KR19990008937A - 박막 트랜지스터형 액정 표시 패널의 구동 방법 - Google Patents

Abstract

본 발명의 박막 트랜지스터형 액정 표시 패널의 구동 방법은, 분할 노광되어 형성된 박막 트랜지스터 어레이층을 갖춘 박막 트랜지스터형 액정 표시 패널에 적용된다. 이 방법은, 박막 트랜지스터 어레이층에 인가되는 데이터 신호가, 각 분할 구역 별로 측정된 게이트와 소오스 사이의 평균 정전 용량에 비례한 전압으로서 인가되게 하는 것이다.

Description

박막 트랜지스터형 액정 표시 패널의 구동 방법

본 발명은 박막 트랜지스터형 액정 표시 패널의 구동 방법에 관한 것이다.

액정 표시 장치는 낮은 소비 전력 및 높은 집적성으로 인해 다양한 분야에 적용된다. 이와 같은 액정 표시 장치에 있어서, 각 액정 셀이 각 박막 트랜지스터(TFT : Thin Film Transistor)를 통하여 구동되는 박막 트랜지스터형 액정 표시 패널이 널리 사용된다.

일반적인 박막 트랜지스터형 액정 표시 패널은, 분할 노광되어 형성된 박막 트랜지스터 어레이층을 갖추고 있다. 도 1에는 일반적인 박막 트랜지스터형 액정 표시 패널(1)의 단면이 도시되어 있다. 도면을 참조하면, 일반적인 박막 트랜지스터형 액정 표시 패널(1)은 하부 글라스 기판(11), 박막 트랜지스터 어레이(12), 화소 전극(13), 액정(14), 공통 전극(15), 색 필터(16) 및 상부 글라스 기판(17)을 포함한다. 여기서 박막 트랜지스터 어레이(12)층은 스테퍼(Stepper)라는 장비로써 소정의 구역 별로 분할 노광된다.

도 2에는 도 1의 패널(1)의 등가 회로가 도시되어 있다. 화소 전극(13)과 공통 전극(15) 사이에는 액정(14)이 존재한다. 박막 트랜지스터(121)의 소오스(Source)는 화소 전극(13)과, 게이트(Gate)는 게이트 전극(Gn)과, 드레인(Drain)은 드레인 전극(Dn)과 연결된다. 드레인 전극(Dn)에는 데이터 전압(Vd)이, 게이트 전극(Gn)에는 게이트 전압(Vg)이, 그리고 공통 전극(15)에는 공통 전압(Vcom)이 인가된다. 박막 트랜지스터(121)가 N-채널 전계 효과 트랜지스터(N-channel Field Effect Transistor)인 경우에는 하이(High) 상태의 게이트 전압(Vg)이, 그리고 P-채널 전계 효과 트랜지스터인 경우에는 로우(Low) 상태의 게이트 전압(Vg)이 인가된다. 박막 트랜지스터 어레이(12)층의 하부에는 접지층이 형성되어, 소정의 접지 전압(Vcs)이 인가된다. 한편, 화소 전극(13)과 게이트 전극(Gn) 사이, 화소 전극(13)과 공통 전극(15) 사이, 화소 전극(13)과 접지 전극 사이에는 정전 용량(Cgs, Cl, Cst)이 형성된다. 소정의 게이트 전압(Vg) 및 접지 전압(Vcs)이 인가된 상태에서 소정의 데이터 전압(Vd) 및 공통 전압(Vcom)이 인가되면, 박막 트랜지스터(121)가 도통되어 화소 전극(13)과 공통 전극(15) 사이에 구동 전압이 인가된다. 이에 따라 해당되는 화소의 액정은 소정 방향으로 배열됨으로써, 백 라이트(back light)가 투과되게 하여 밝아진다. 이때, 해당되는 화소의 투과율은 상기 구동 전압의 실효값 즉, 제곱 평균값에 비례한다.

상기한 바와 같이, 박막 트랜지스터 어레이(12)층은 스테퍼(Stepper)라는 장비로써 소정의 구역 별로 분할 노광됨에 따라, 각 분할 구역 별로 공정상의 편차가 존재한다. 이러한 공정상의 편차는 해상도가 높아질수록 즉, 화소들의 크기가 적어질수록 심해진다. 그럼에도 불구하고, 도 3에 도시된 종래의 구동 방법에서는, 박막 트랜지스터 어레이(12)층의 모든 영역에 걸쳐서 일정한 데이터 전압(Vd)만을 인가하도록 되어 있다. 이와 같은 경우, 각 분할 영역 별로 화소 전극(도 1의 13)과 게이트 전극(도 2의 Gn) 사이의 정전 용량이 다르므로, 데이터 전압(Vp)의 공통 전압(Vcom)에 대한 양극 전압 에너지와 음극 전압 에너지가 균일하지 못하게 된다. 이에 따라, 각 분할 영역 별로 화소의 밝기가 균일하지 못한 현상, 플리커(flicker) 현상, 및 잔상 현상 등이 발생될 수 있다.

본 발명이 이루고자 하는 목적은, 박막 트랜지스터 어레이층의 모든 영역에 대하여, 데이터 전압의 공통 전압에 대한 양극 전압 에너지와 음극 전압 에너지가 균일해질 수 있는 박막 트랜지스터형 액정 표시 패널의 구동 방법을 제공하는 것이다.

도 1은 일반적인 박막 트랜지스터형 액정 표시 패널의 단면도이다.

도 2는 도 1의 등가 회로도이다.

도 3은 종래의 구동 방법에 따라 박막 트랜지스터 어레이층에 인가되는 데이터 전압의 파형도이다.

도 4는 본 발명의 구동 방법에 따라 박막 트랜지스터 어레이층에 인가되는 데이터 전압의 파형도이다.

도 5는 도 4의 구동 방법을 실현시키는 구동 회로의 블록도이다.

도면의 주요 부분에 대한 부호의 설명

1...박막 트랜지스터형 액정 표시 패널, 11...하부 글라스 기판,

12...박막 트랜지스터 어레이, 13...화소 전극,

14...액정, 15...공통 전극,

16...색 필터, 17...상부 글라스 기판,

Dn...드레인 전극, Vd...데이터 전압,

Gn...게이트 전극, Vg...게이트 전압(Vg),

Vcom...공통 전압, Vcs...접지 전압,

Cgs, Cl, Cst...정전 용량.

상기 목적을 이루기 위한 본 발명의 박막 트랜지스터형 액정 표시 패널의 구동 방법은, 분할 노광되어 형성된 박막 트랜지스터 어레이층을 갖춘 박막 트랜지스터형 액정 표시 패널에 적용된다. 이 방법은, 박막 트랜지스터 어레이층에 인가되는 데이터 신호가, 각 분할 구역 별로 측정된 게이트와 소오스 사이의 평균 정전 용량에 비례한 전압으로서 인가되게 하는 것이다.

이에 따라, 박막 트랜지스터 어레이층의 모든 영역에 대하여, 데이터 전압의 공통 전압에 대한 양극 전압 에너지와 음극 전압 에너지를 균일하게 유지시킬 수 있다.

바람직하게는, 상기 박막 트랜지스터 어레이층은 전계 효과 트랜지스터들의 어레이로 되어 있다. 그리고 상기 데이터 신호는 상기 박막 트랜지스터 어레이층의 각 드레인 라인에 인가된다.

이하 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

도 4에는 본 발명의 구동 방법에 따라 박막 트랜지스터 어레이층(12)에 인가되는 데이터 전압(Vd)의 파형이 도시되어 있다. 도 5에는 도 4의 구동 방법을 실현시키는 구동 회로가 도시되어 있다. 도 5를 참조하면, 데이터 신호(DATA), 시프트 클럭 신호(SHIFT CK), 프레임 신호(FRM) 및 래치 클럭 신호(LATCH CK)는 호스트 예를 들어, 노트북 PC(Notebook Personal Computer)로부터 공급받는다. 프레임 신호(FRM)는 화면의 각 프레임의 개시점을 가리키고, 시프트 클럭 신호(SHIFT CK)는 데이터 신호(DATA)가 화면상에서 왼쪽으로부터 오른쪽으로 순차적 이동이 되게 한다. 래치 클럭 신호(LATCH CK)는 입력된 데이터 신호(DATA)를 수평선의 단위로 래치시킨다. 한편, 변조 신호 발생부(53)에서 래치 클럭 신호(LATCH CK)가 분주된 변조 신호(M SIG)는, 액정 표시 패널(1)에 인가되는 데이터 전압(도 2의 Vd)과 공통 전압(도 2의 Vcom)의 극성을 제어한다. 예를 들어, 변조 신호(M SIG)가 하이(High) 상태이면 구동되는 화소의 극성이 플러스(+)로, 로우(Low) 상태이면 마이너스(-)로 되게 한다.

화소 구동부(51)는, 시프트 클럭 신호(SHIFT CK), 프레임 신호(FRM), 래치 클럭 신호(LATCH CK) 및 변조 신호(M SIG)의 제어에 따라, 데이터 신호(DATA)를 액정 표시 패널(1)의 드레인 전극(도 2의 Dn)에 인가한다. 공통 구동부(52)는, 프레임 신호(FRM), 래치 클럭 신호(LATCH CK) 및 변조 신호(M SIG)의 제어에 따라, 공통 전압(도 2의 Vcom)을 액정 표시 패널(1)의 공통 전극(도 1의 15)에 인가한다.

도 4를 참조하면, 박막 트랜지스터 어레이층(12)이 분할 노광에 의하여 형성된 6 영역으로 이루어져 있다. 여기서 각 분할 영역 별로 측정된 화소 전극(도 1의 13)과 게이트 전극(도 2의 Gn) 사이의 평균 정전 용량(도 2의 Cgs의 평균값)은 다음과 같이 비교된다. 즉, [제3 영역의 정전 용량 = 제4 영역의 정전 용량] [제1 영역의 정전 용량 = 제5 영역의 정전 용량] [제2 영역의 정전 용량 = 제6 영역의 정전 용량]이라 가정한다. 여기서 화소 전극(도 1의 13)과 게이트 전극(도 2의 Gn) 사이의 평균 정전 용량(Cgs의 평균값)은 박막 트랜지스터(도 2의 121)의 소오스와 게이트 사이의 평균 정전 용량과 같다.

일반적으로, 데이터 전압(Vp)의 신호는, 공통 전압(Vcom)을 기준으로 양(+)과 음(-)의 극성이 교호하는 펄스 신호들로 되어 있다. 한편, 도 2의 등가 회로에서, 데이터 전압(Vp)의 파형이 왜곡되게 하는 킥백 전압(Kickback voltage)V는 아래의 수학식 1로써 구해진다.

이에 따라, 박막 트랜지스터(도 2의 121)의 소오스와 게이트 사이의 정전 용량이 보다 커진 경우, 데이터 전압(도 2의 Vp) 내에서 작용하는 킥백 전압(V )이 높아진다. 이러한 경우에 데이터 전압(Vp)의 단위 펄스 파형을 살펴 보면, 공통 전압(Vcom)에 대한 양극 전압 에너지가 음극 전압 에너지보다 적게 된다. 이러한 경우, 화소 구동부(도 5의 51)로부터 인가되는 데이터 전압(Vd)을 높임으로써, 공통 전압(Vcom)에 대한 양극 전압 에너지와 음극 전압 에너지를 균일하게 유지시킬 수 있다.

이와 마찬가지로, 박막 트랜지스터(도 2의 121)의 소오스와 게이트 사이의 정전 용량이 보다 적어진 경우, 데이터 전압(도 2의 Vp) 내에서 작용하는 킥백 전압(V )이 낮아진다. 이러한 경우에 데이터 전압(Vp)의 단위 펄스 파형을 살펴 보면, 공통 전압(Vcom)에 대한 양극 전압 에너지가 음극 전압 에너지보다 상대적으로 크게 된다. 이러한 경우, 화소 구동부(도 5의 51)로부터 인가되는 데이터 전압(Vd)을 상대적으로 높임으로써, 공통 전압(Vcom)에 대한 양극 전압 에너지와 음극 전압 에너지를 균일하게 유지시킬 수 있다.

따라서, 각 분할 구역 별 평균 정전 용량(도 2의 Cgs의 평균값)이 상기와 같은 경우, 데이터 전압(Vd)을 다음과 같은 조건으로 인가함으로써, 박막 트랜지스터 어레이(도 1의 12)층의 모든 영역에 대하여, 공통 전압(Vcom)에 대한 양극 전압 에너지와 음극 전압 에너지가 서로 균일해질 수 있다. 즉, 도 4에 도시된 바와 같이, [제3 영역의 데이터 전압 = 제4 영역의 데이터 전압] [제1 영역의 데이터 전압 = 제5 영역의 데이터 전압] [제2 영역의 데이터 전압 = 제6 영역의 데이터 전압]의 관계가 성립하도록 화소 구동부(51)로부터 인가되는 데이터 전압(Vd)을 제어하면 된다. 예를 들어, 가변 저항기 등과 같은 전기적 소자를 사용함으로써 그 실현이 가능하다.

이상 설명된 바와 같이, 본 발명에 따른 박막 트랜지스터형 액정 표시 패널의 구동 방법에 의하면, 박막 트랜지스터 어레이층의 모든 영역에 대하여, 데이터 전압의 공통 전압에 대한 양극 전압 에너지와 음극 전압 에너지가 균일해질 수 있다. 이에 따라, 각 분할 영역 별로 화소의 밝기가 균일하지 못한 현상, 플리커 및 잔상 현상 등을 방지할 수 있다.

본 발명은 상기 실시예에 한정되지 않고, 당업자의 수준에서 그 변형 및 개량이 가능하다.

Claims (3)

1. 분할 노광되어 형성된 박막 트랜지스터 어레이층을 갖춘 박막 트랜지스터형 액정 표시 패널의 구동 방법에 있어서,

   상기 박막 트랜지스터 어레이층에 인가되는 데이터 신호는,

   각 분할 구역 별로 측정된 게이트와 소오스 사이의 평균 정전 용량에 비례한 전압으로서 인가되는 것을 그 특징으로 하는 박막 트랜지스터형 액정 표시 패널의 구동 방법.
2. 제1항에 있어서, 상기 박막 트랜지스터 어레이층은,

   전계 효과 트랜지스터들의 어레이로 된 것을 그 특징으로 하는 박막 트랜지스터형 액정 표시 패널의 구동 방법.
3. 제2항에 있어서, 상기 데이터 신호는,

   상기 박막 트랜지스터 어레이층의 각 드레인 라인에 인가되는 것을 그 특징으로 하는 박막 트랜지스터형 액정 표시 패널의 구동 방법