JP2007033741A - 電気光学装置、駆動方法および電子機器 - Google Patents

電気光学装置、駆動方法および電子機器 Download PDF

Info

Publication number
JP2007033741A
JP2007033741A JP2005215458A JP2005215458A JP2007033741A JP 2007033741 A JP2007033741 A JP 2007033741A JP 2005215458 A JP2005215458 A JP 2005215458A JP 2005215458 A JP2005215458 A JP 2005215458A JP 2007033741 A JP2007033741 A JP 2007033741A
Authority
JP
Japan
Prior art keywords
scanning lines
pixel
display mode
voltage
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005215458A
Other languages
English (en)
Other versions
JP4810910B2 (ja
Inventor
Katsunori Yamazaki
克則 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Sanyo Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Epson Imaging Devices Corp filed Critical Sanyo Epson Imaging Devices Corp
Priority to JP2005215458A priority Critical patent/JP4810910B2/ja
Publication of JP2007033741A publication Critical patent/JP2007033741A/ja
Application granted granted Critical
Publication of JP4810910B2 publication Critical patent/JP4810910B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 部分表示モードから全画面表示モードに移行したときに、部分表示モードにお
いて表示を行っていた画素の領域と、非表示であった画素の領域とで表示品位に差が生じ
ることを抑える。
【解決手段】 部分表示モードの場合、表示画素の領域にかかる1、2、3、4行目の走
査線を、1フレームの期間に所定の順番で選択するとともに、選択した走査線に対し、1
水平走査期間(1H)だけ選択電圧Vddを印加し、j列目のデータ線に対し、画素の階調
に応じたデータ信号Xjを供給する一方、非表示画素の領域にかかる5、6、7、…、1
2行目の走査線を、4垂直走査期間において1回で、1回当たり4水平走査期間(4H)
にわたって選択電圧Vddを印加し、j列目のデータ線に対し、画素をオフ表示とさせる電
圧Vcのデータ信号Xjを供給する。
【選択図】 図3

Description

本発明は、部分表示モードから全画面表示モードに移行したときの表示品位の低下を抑
える技術に関する。
携帯電話やPDA(個人向情報端末)などの携帯型電子機器では、電池駆動が原則であ
るので、低消費電力であることの要求が強い。このため、携帯型電子機器において、表示
装置として用いられる液晶装置などの電気光学装置にも、低消費電力であることが強く求
められている。
そこで、走査線とデータ線との交差に対応して画素がマトリクス状に配列するアクティ
ブマトリクス型の電気光学装置に、画素のすべてを用いて表示を行う全画面表示モードと
、一部の画素だけを用いて表示を行うとともに他の画素を非表示とする部分表示モードと
の2つの動作モードを持たせて、例えば操作時には全画面表示モードとし、非操作時には
部分表示モードとして、低消費電力化を図る試みがなされている。
この試みにおいて、全画面表示モードから部分表示モードに移行する際、非表示とする
画素をオフ表示とし(液晶素子の両端電圧を所定値以下とし)、この後、非表示とする画
素の領域にかかる走査線の選択を停止させる技術が提唱されている(特許文献1参照)。
この技術によれば、非表示となる画素による残像現象の発生を抑えられるとともに、非表
示とする画素への書き込みが停止するので、その分、低消費電力化が図られる、と考えら
れた。
特開2002−221944号公報
しかしながら、上記技術では、全画面表示モードに復帰したときに、部分表示モードに
おいて表示を行っていた画素の領域と、非表示であった画素の領域とで表示品位に差が生
じる傾向がある、といった問題が発生した。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、全画面
表示モードにおける表示品位に差が生じることを防止した電気光学装置、駆動方法および
電子機器を提供することにある。
アクティブマトリクス型の電気光学装置は、トランジスタ等のスイッチング素子を用い
て画素をスイッチングする構成をいうが、このスイッチング素子の特性が、ゲート電圧の
印加期間に応じてシフトする場合がある。詳細には、図7に示されるように、ゲート電圧
の印加期間が長くなるにつれて、Vg(ゲート電圧)−Id(ドレイン電流)特性が右方向
にシフトする場合がある。このVg−Id特性が右方向にシフトすると、ドレイン電流が低
下、すなわちオン抵抗が増大して、画素への書き込みがしにくくなる。なお、このような
上記Vg−Id特性のシフト現象は、スイッチング素子が特にアモルファス型の薄膜トラン
ジスタである場合に顕著にみられる。
一方、上記技術によれば、走査線に印加される電圧の条件は、全画面表示モードでは全
走査線にわたって等しいのに対し、部分表示モードでは、表示画素の領域にかかる走査線
では選択電圧が印加される一方、非表示画素の領域にかかる走査線では選択電圧が印加さ
れないので、両走査線で互いに異なることになる。このため、全画面表示モードと部分表
示モードとを切替可能とした場合に、上記技術を採用すると、部分表示モードにおいて表
示画素の領域にかかる走査線の方が非表示画素の領域にかかる走査線よりもゲート電圧の
印加期間が長くなる結果、部分表示モードにおいて表示画素の領域となる走査線にゲート
が接続されたスイッチング素子は、非表示画素の領域となる走査線にゲートが接続された
スイッチング素子よりも、上記Vg−Id特性が右方向にシフトすることになる。
したがって、部分表示モードにおいて表示を行う画素のスイッチング素子と、部分表示
モードにおいて非表示となる画素のスイッチング素子とでは、上記Vg−Id特性が、製造
時から時間を経ることによって相違することになるので、表示品位に差が生じることにな
る、と考えられる。
このように表示品位に差が生じないようにするためには、上記Vg−Id特性が、部分表
示モードにおける表示画素の領域と非表示画素の領域とで、ほぼ同じようにシフトするよ
うに、スイッチング素子におけるゲート電圧の印加期間を調整すれば良いはずである。
ただし、部分表示モードにおいて、走査線を全画面表示モードと同じように選択して、
非表示画素をオフ状態に書き込む構成では、上記Vg−Id特性をほぼ同じようにシフトさ
せることができるものの、部分表示モードの最大の目的である低消費電力を図ることがで
きなくなる。
そこで、本発明者は、部分表示モードにおいて、複数フレームでみたときに、非表示画
素の領域にかかる走査線にも、表示画素の領域にかかる走査線と同じ、または、それ以上
のデューティ比で電圧が印加される構成を案出した。
詳細には、複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、
画素容量と、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチン
グ素子とを有し、前記画素容量は、前記スイッチング素子がオンしたときにデータ線に供
給されたデータ信号に応じた階調となる画素を備え、前記複数の画素を用いて表示を行う
全画面表示モードと、前記複数の走査線のうち、一部の走査線に対応する画素を用いて表
示を行うとともに、残りの走査線に対応する画素を非表示とする部分表示モードとを有す
る電気光学装置であって、前記全画面表示モードの場合、前記複数の走査線を所定の順番
で選択するとともに、選択した走査線に対し、前記スイッチング素子をオン状態とさせる
選択電圧を印加する一方、前記部分表示モードの場合、前記複数の走査線のうち前記一部
の走査線を、1フレームの期間に所定の順番で選択するとともに、選択した走査線に前記
選択電圧を印加し、前記残りの走査線に、複数フレームにおいて前記一部の走査線が選択
される期間以外の期間であって、前記一部の走査線に前記選択電圧が印加される期間の総
和以上の期間連続して、前記スイッチング素子をオン状態とさせる電圧を印加する走査線
駆動回路と、前記全画面表示モードの場合に、前記走査線に前記選択電圧が印加されたと
き、前記データ線に画素の階調に応じたデータ信号を供給する一方、前記部分表示モード
の場合に、前記一部の走査線に前記選択電圧が印加されたとき、前記データ線に画素の階
調に応じたデータ信号を供給し、前記残りの走査線に前記スイッチング素子をオン状態と
させる電圧が印加されたとき、前記データ線に画素をオフ表示とさせるデータ信号を供給
するデータ線駆動回路と、を備える構成を案出した。本発明によれば、部分表示モードに
おいて、非表示画素の領域にかかる走査線である残りの走査線への書込周期は、表示画素
の領域にかかる走査線である一部の走査線への書込周期よりも長くなるので、その分低消
費電力化を図ることができるととともに、スイッチング素子のVg−Id特性が、部分表示
モードにおける表示画素の領域と非表示画素の領域とで、ほぼ同じようにシフトさせるこ
とが可能となる。
本発明において、前記部分表示モードの場合、前記走査線駆動回路が、前記残りの走査
線に、前記複数フレームにおいて前記一部の走査線に前記選択電圧が印加される期間の総
和と等しい期間だけ連続して、前記スイッチング素子をオン状態とさせる電圧を印加する
構成や、前記残りの走査線に、前記複数フレームにおいて前記一部の走査線に前記選択電
圧が印加される期間の総和よりも長い期間連続して、前記スイッチング素子をオン状態と
させる電圧として前記選択電圧よりも低い電圧を印加する構成が好ましい。
さらに、本発明において、前記部分表示モードの場合、前記走査線駆動回路は、前記残
りの走査線に、前記スイッチング素子をオン状態とさせる電圧を、同時に印加する構成が
望ましい。
特に、本発明は、前記スイッチング素子が、アモルファス・シリコン型のトランジスタ
である場合、Vg−Id特性のシフトが顕著である同トランジスタに極めて有効となる。
本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、さらには、当
該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置10は、表示パネル100、データ線駆動回路
250、走査線駆動回路350および制御回路400を含む。このうち、表示パネル10
0では、12行の走査線311が行(X)方向に延在する一方、10列のデータ線211
が列(Y)方向に延在するように、それぞれ設けられている。
画素116は、12行の走査線311と10列のデータ線211との交差に対応して、
それぞれ配列している。したがって、本実施形態では、画素116が縦12行×横10列
でマトリクス状に配列することなる。なお、この配列はあくまでも説明のための便宜上に
過ぎず、本発明を、この配列に限定する趣旨ではない。
画素116の詳細な構成について説明する。図2は、画素116の電気的な構成を示す
図であり、i行及びこれに隣接する(i+1)行と、j列及びこれに隣接する(j+1)
列との交差に対応する2×2の計4画素分の構成が示されている。なお、i、(i+1)
は、画素116が配列する行を一般的に示す場合の記号であって、本実施形態では1以上
12以下の整数であり、j、(j+1)は、画素116が配列する列を一般的に示す場合
の記号であって、本実施形態では1以上10以下の整数である。
図2に示されるように、各画素116は、画素容量118と、スイッチング素子として
機能するとともにnチャネルであってアモルファス型の薄膜トランジスタ(Thin Film Tr
ansistor:以下単に「TFT」と略称する)241とを有する。
ここで、各画素116については互いに同一構成なので、i行j列に位置するもので代
表させて説明すると、当該i行j列の画素116において、TFT241のゲートはi行
目の走査線311に接続される一方、そのソースはj列目のデータ線211に接続され、
そのドレインは画素容量118の一端たる画素電極231に接続されている。
また、画素容量118の他端は共通電極111に接続されている。この共通電極111
は、図1に示されるように全ての画素116にわたって共通であって、時間的に一定の電
圧LCcomが印加されている。
表示パネル100は、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合
わせた構成となっており、この間隙に液晶が挟持されている。また、素子基板には、走査
線311や、データ線211、画素電極231およびTFT241が形成されて、この電
極形成面が、対向基板に設けられた共通電極111と対向する。
したがって、本実施形態において、画素容量118は、画素電極231と共通電極11
1とが液晶を介して互いに対向することによって生じる容量で表されることになる。
画素容量118では、電界が画素電極231および共通電極111の間で保持電圧に応
じた強さで発生し、このため、液晶の配向状態が変化する。このため、偏光子(図示省略
)を通過する光量は、当該電圧実効値に応じた値となる。
本実施形態において、画素容量118で保持される電圧実効値は、画素電極231およ
び共通電極111の差電圧で定まるので、i行j列の画素を目的の階調とするには、i行
目の走査線311に選択電圧を印加して、TFT241を導通(オン)状態とさせるとと
もに、j列目のデータ線211の電圧を、i行j列の画素の階調に応じた値とすれば良い
ことになる。
なお、本実施形態では説明の便宜上、当該電圧実効値がゼロに近ければ、光の透過率が
最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少
して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
説明を再び図1に戻すと、制御回路400は、制御信号Cntの供給によって、走査線駆
動回路350およびデータ線駆動回路250による表示パネル100の走査を制御する。
また、制御回路400は、当該走査制御に必要なモード信号PDを、走査線駆動回路35
0およびデータ線駆動回路250に供給する一方、画素容量118の書込極性を指定する
極性指示信号POLを、データ線駆動回路250に供給する。
走査線駆動回路350は、1、2、3、…、12行目の走査線に対し、制御信号Cntお
よびモード信号PDにしたがって、走査信号Y1、Y2、Y3、…、Y12を供給するも
のである。
ここで、走査信号Y1、Y2、Y3、…、Y12は、本実施形態においてHレベルに相
当する選択電圧VddまたはLレベルに相当する非選択電圧(保持電圧)Vssをとる。なお
、この非選択電圧Vssは、実際には電圧ゼロであって、電圧基準の接地電位Gndである。
また、走査信号について、特に行を特定しないで一般的に説明する場合にはYiと表記す
る。
次に、データ線駆動回路250は、縦12行×横10列のマトリクス配列に対応した記
憶領域(図示省略)を有し、各記憶領域では、それぞれ対応する画素116の階調値(明
るさ)を指定する階調データDaが記憶される。なお、階調データDaは、図示しない上位
装置から供給され、表示内容に変更が生じた場合には、対応する記憶領域に記憶された階
調データDaが書き換えられる構成となっている。
さらに、データ線駆動回路250は、当該記憶領域に記憶された階調データDaの1行
分と、モード信号PDと、極性指示信号POLとに応じてデータ信号X1、X2、X3、
…、X10を生成して、1、2、3、…、10列目のデータ線211に供給する。
なお、データ信号X1、X2、X3、…、X10について、特に列を特定しないで一般
的に説明する場合にはXjと表記する。
次に、電気光学装置10の動作について説明する。図3は、全画面表示モードと部分表
示モードとにおける電気光学装置10の動作を説明するための走査信号や、データ信号等
の波形を示す図である。
図において、モード信号PDは、全画面表示モードであれば、1垂直走査期間(1F)
の全域にわたってLレベルとなる一方、部分表示モードであれば、1垂直走査期間(1F
)のうち、表示画素の領域にかかる走査線311が選択される期間ではLレベルとなり、
非表示画素の領域にかかる走査線311が選択される期間ではHレベルとなる。
したがって、モード信号PDは、全画面モードであるか、部分表示モードであるかを指
定するとともに、部分表示モードを指定する場合には、表示画素および非表示画素の領域
にかかる走査線311をも指定することになる。
なお、本実施形態では、全画面表示モードであれば、図4(a)に示されるように、縦
12行×横10列の画素116のすべてによって表示を行う一方、部分表示モードであれ
ば、図4(b)に示されるように、1〜4行目の走査線311にかかる画素の領域(ハッ
チング領域)だけを表示に用い、他の画素については非表示にするものとする。したがっ
て、本実施形態においてモード信号PDは、部分表示モードであれば、1垂直走査期間(
1F)のうち、表示画素となる1〜4行目の走査線311が選択される期間だけLレベル
となり、他の走査線311については非表示画素の領域にかかるので、Hレベルとなる。
また、極性指示信号POLは、Hレベルであれば、画素容量118に対して画素電極2
31を高位側とした書き込み(正極性書込)を指定し、Lレベルであれば画素電極231
を低位側とした書き込み(極性書込)を指定する信号であり、本実施形態では、図3に示
されるように、1垂直走査期間(1F)内では、1水平走査期間(1H)毎に極性反転す
るとともに、隣接する1垂直走査期間同士において同一の水平走査期間に着目しても極性
反転の関係にある。したがって、本実施形態では、走査線毎に書込極性が反転する走査線
反転(行反転)となるが、本発明をこれに限定する趣旨ではない。
なお、このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を
防止するためである。
動作表示モードが全画面表示モードである場合、走査線駆動回路350は、図3に示さ
れるように、1垂直走査期間(1F)にわたって、1行ずつ走査線311を順番に1水平
走査期間(1H)毎に選択するとともに、選択走査線311への走査信号をHレベルに相
当する電圧Vddとし、それ以外の非選択走査線311への走査信号をLレベルに相当する
電圧Vssとする。
また、データ線駆動回路250は、全画面表示モードである場合に、走査線駆動回路3
50によってi行目の走査線311に選択電圧Vddが印加されるとき(走査信号YiがH
レベルになるとき)、事前に当該i行目の走査線311に位置する1〜10列の画素1行
分の階調データDaを記憶領域から読み出すとともに、極性指示信号POLで正極性書込
が指定されていれば、電圧Vcを基準に、階調データDaで指定された電圧だけ高位側のア
ナログ信号に変換する一方、負極性書込が指定されていれば、電圧Vcを基準に、階調デ
ータDaで指定された電圧だけ低位側のアナログ信号に変換して、それぞれ走査信号Yi
がHレベルとなるのに合わせて、1、2、3、…、10列目のデータ線211にデータ信
号X1、X2、X3、…、X10を一斉に供給する。
ここで、電圧Vcとは、書込極性の基準であり、本実施形態では、共通電極111に印
加される電圧LCcomに一致しているが、後述する理由により、電圧LCcomが電圧Vcよ
りも若干低位側に設定される場合がある。
なお、図3は、列を特定しないで、j列目のデータ信号Xjにおける電圧波形の例を示
している。
全画面表示モードにおいて、i行目の走査信号YiがHレベルになると、当該i行目の
画素116におけるTFT241がオン状態となるので、例えば当該i行目であってj列
目に位置する画素電極231には、データ信号Xjが印加される。このため、当該i行j
列の画素116は、データ信号Xjの電圧に応じた階調、すなわち、当該i行j列の画素
に対応する階調データDaで指定された階調となる。このような画素電極231へのデー
タ信号の印加(画素への書き込み)は、当該i行目の1〜10列の画素について同時並行
的に実行される。
さらに、全画面表示モードでは、画素への書き込みが、1、2、3、…、12行目に対
して順番に実行される結果、1垂直走査期間において、目的とする1枚の画像(1フレー
ムの画像)が表示されることになる。
次に、動作表示モードが部分表示モードである場合、走査線駆動回路350は、図3に
示されるように、各垂直走査期間において、表示画素の領域にかかる1、2、3、4行目
の走査線311を順番に1水平走査期間(1H)毎に選択して、選択した走査線への走査
信号をHレベルとするが、非表示画素の領域にかかる5、6、7…、12行目の走査線3
11については、4垂直走査期間(4F)につき1回、4行目の走査線311を選択した
直後に、1水平走査期間の4倍である4水平走査期間(4H)にわたって同時に選択して
、それらの走査信号Y5、Y6、Y7、…、Y12をHレベルに相当する電圧Vddとする
。なお、部分表示モードである場合に、走査線駆動回路350は、非選択走査線311へ
の走査信号をLレベルに相当する電圧Vssとする点については、全画面表示モードと同様
である。
また、データ線駆動回路250は、部分表示モードである場合に1、2、3、4行目の
走査線311に選択電圧Vddが印加されるとき(走査信号Y1、Y2、Y3、Y4のいず
れかがHレベルになるとき)、事前に選択走査線311に位置する1〜10列の画素1行
分の階調データDaを記憶領域から読み出すとともに、極性指示信号POLで正極性書込
が指定されていれば、電圧Vcを基準に、階調データDaで指定された電圧だけ高位側のア
ナログ信号に変換する一方、負極性書込が指定されていれば、電圧Vcを基準に、階調デ
ータDaで指定された電圧だけ低位側のアナログ信号に変換して、1、2、3、…、10
列目のデータ線211にデータ信号X1、X2、X3、…、X10を一斉に供給する。
一方、データ線駆動回路250は、部分表示モードである場合に5、6、7、…、12
行目の走査線311に選択電圧Vddが印加されるとき(走査信号Y5〜Y12のいずれか
がHレベルになるとき)、記憶領域に記憶された階調データDaとは関係なく、1、2、
3、…、10列目のデータ線211に、電圧Vcのデータ信号X1、X2、X3、…、X
10を一斉に供給する。
なお、部分表示モードである場合に、すべての走査信号がLレベルとなる期間が存在す
るが、この期間において、データ線駆動回路250は、データ信号X1、X2、X3、…
、X10の供給動作を停止する。
部分表示モードにおいて、表示画素の領域にかかる走査信号Y1、Y2、Y3、Y4が
順番にHレベルになると、1、2、3、4行目の画素については、それぞれデータ信号が
書き込まれる。このため、1、2、3、4行目の画素については、それぞれ階調データD
aで指定された階調となる表示が行われる。
一方、非表示画素にかかる走査信号Y5、Y6、Y7、…、Y12が同時にHレベルに
なると、5、6、7、…、12行目の画素について、ノーマリーホワイトモードにおいて
オフ表示である電圧Vcが書き込まれる。このため、5、6、7、…、12行目の画素に
ついて、強制的に白色表示、すなわち、オフ表示となる。
本実施形態では、部分表示モードにおいて、表示画素の領域にかかる走査線311と、
非表示画素の領域にかかる走査線311とでは、4垂直走査期間(4F)を1周期として
みた場合に選択電圧Vddが印加される期間が互いに同一である。このため、両領域におけ
るTFT241のVg−Id特性は、同じ量でシフトすることになるので、両領域において
、表示品位に差が生じることはない。
また、非表示画素の領域にかかる5、6、7…、12行目の走査線311については、
4垂直走査期間(4F)につき1回で、1回当たり4水平走査期間(4H)にわたって同
時に選択しているので、当該選択期間における垂直走査周波数は、実質的に低減し、その
分、低消費電力化を図ることも可能となる。
なお、上述した実施形態では、部分表示モードにおいて、非表示画素の領域にかかる走
査線を選択するときに、表示画素の領域に係る走査線と同じ選択電圧Vddを印加する構成
としたが、その印加期間が長いことに鑑みれば、その選択電圧は、低くても十分にオフ表
示とさせる電圧Vcを書き込むことが可能である。そこで、図5に示されるように、部分
表示モードにおいて、非表示画素の領域にかかる走査線を選択するときに、選択電圧Vdd
よりも低い電圧Vdd'を印加する構成としても良い。ここで、電圧Vdd'は、TFT241
をオン状態とさせるのに十分なゲート電圧であることはもちろんである。
このような電圧Vdd'を印加すると、電圧が低くなる分、走査線311の寄生容量や、
走査信号がとりうる電圧を供給する電源回路等で、消費される電力を抑えることが可能と
なる。
部分表示モードにおいて、非表示画素の領域にかかる走査線を選択するときに、電圧V
dd'を印加すると、ゲート電圧が小さくなる分、TFT241へのストレスが少なくなる
ので、特性のシフト量が、表示画素の領域のTFTに比べて小さくなる場合がある。この
場合には、電圧Vdd'を印加する期間を、特性のシフト量が同等となるように、4水平走
査期間(4H)よりも長い期間にわたって連続して印加する構成とすれば良い(図5参照
)。
また、実施形態において、部分表示モードにおいて、表示画素の領域にかかる最後4行
目の走査線の選択後に、非表示画素の領域にかかる走査線を選択したが、この選択につい
ては、表示画素の領域にかかる走査線の選択と重複しなければいつでも良い。また、必ず
しも、非表示画素の領域にかかる走査線を全部同時に選択する必要もない。
さらに、部分表示モードにおいて、非表示画素の領域にかかる走査線を選択する期間を
4垂直走査期間につき1回で、1回当たり4水平走査期間以上としたが、2以上のm垂直
走査期間につき1回で、1回あたりm水平走査期間以上としても良い。
また、TFT241では、そのゲート・ドレイン間の寄生容量に起因して、オンからオ
フ時にドレイン(画素電極231)の電位が低下する現象(プッシュダウン、突き抜け、
フィールドスルーなどと呼ばれる)が発生する。
液晶の劣化を防止するために、画素容量118を交流駆動することが原則であるので、
共通電極111に対して高位側(正極性)と低位側(負極性)とを交互に書き込みをする
が、このときの高位側電圧と低位側電圧との中間電圧Vcを電圧LCcomに一致させた状態
で、交互書き込みをすると、プッシュダウンのために、画素容量118の電圧実効値が、
負極性書込の方が正極性書込よりも大きくなってしまう。このため、正極性・負極性の交
互書き込みをしても画素容量の電圧実効値が互いに等しくなるように、共通電極111に
印加する電圧LCcomを、データ信号の振幅基準である電圧Vcよりも若干低下させて設定
する場合がある。
また、オフ時におけるTFT241を介した画素容量118からの電荷リークの影響を
少なくするために、蓄積容量を画素毎に別途設けても良い。
実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとし
たが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。
なお、ノーマリーブラックモードにおいて、画素のオフ表示とは、画素の黒色表示を意味
する。
さらに、R(赤)、G(緑)、B(青)の3画素、または、4原色以上の画素で1ドッ
トを構成して、カラー表示を行うとしても良い。
上述した実施形態では、同一画素についての書込極性の変更周期を1垂直走査期間(1
フレーム)としたが、その理由は、上述したように画素容量118に対して直流成分の印
加を防止するためなので、その反転については2以上のフレーム周期としても良い。
表示パネル100は透過型に限られず、反射型や、両者の中間的な半透過半反射型であ
っても良い。さらに、TN型に限られず、STN型やなど、分子の長軸方向と短軸方向と
で可視光の吸収に異方性を有する染料(ゲスト)を一定の分子配列の液晶(ホスト)に溶
解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良
い。くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電
圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向(ホメオト
ロピック配向)の構成や、いわゆるIPS(面内スイッチング方式、FSSを含む)方式
としても良い。
さらに、本発明では、電気光学装置として液晶表示装置に限られず、全画面表示モード
と部分表示モードとを有するものであれば、例えばEL(Electronic Luminescence)素
子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマデ
ィスプレイなどにも適用可能である。
次に、上述した実施形態に係る電気光学装置10を表示装置として有する電子機器につ
いて説明する。図6は、実施形態に係る電気光学装置10を用いた携帯電話1200の構
成を示す斜視部である。
この図に示されるように、携帯電話1200は、複数の操作ボタン1202のほか、受
話口1204、送話口1206とともに、上述した電気光学装置10を備えるものである
。この電気光学装置では、操作ボタン1202を操作するような使用時には全画面表示モ
ードに、それ以外の待ち受け時には部分表示モードに、それぞれ動作モードを切り替える
ことによって低消費電力化を図ることが可能となる。
なお、電気光学装置10のうち、表示パネル100以外の構成要素については電話器に
内蔵されるので、外観としては現れない。
電気光学装置10が適用される電子機器としては、図6に示される携帯電話の他にも、
デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型(またはモ
ニタ直視型)のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、
ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備え
た機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した
電気光学装置10が適用可能であることは言うまでもない。そして、いずれの電子機器に
おいても、低消費電力を図るとともに、表示品位に差が発生するのを抑えることが可能と
なる。
本発明の実施形態に係る電気光学装置の構成を示す図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置における信号波形を示す図である。 同電気光学装置の表示の一例を示す図である。 同電気光学装置の変形例に係る信号波形を示す図である。 同電気光学装置を適用した携帯電話を示す図である。 同電気光学装置におけるスイッチング素子(TFT)の特性を示す図である。
符号の説明
10…電気光学装置、111…共通電極、116…画素、211…データ線、231…
画素電極、241…TFT、250…データ線駆動回路、311…走査線、350…走査
線駆動回路、400…制御回路、1200…携帯電話

Claims (7)

  1. 複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、画素容量と
    、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチング素子とを
    有し、前記画素容量は、前記スイッチング素子がオンしたときにデータ線に供給されたデ
    ータ信号に応じた階調となる画素を備え、
    前記複数の画素を用いて表示を行う全画面表示モードと、前記複数の走査線のうち、一
    部の走査線に対応する画素を用いて表示を行うとともに、残りの走査線に対応する画素を
    非表示とする部分表示モードとを有する電気光学装置であって、
    前記全画面表示モードの場合、前記複数の走査線を所定の順番で選択するとともに、選
    択した走査線に対し、前記スイッチング素子をオン状態とさせる選択電圧を印加する一方

    前記部分表示モードの場合、前記複数の走査線のうち前記一部の走査線を、1フレーム
    の期間に所定の順番で選択するとともに、選択した走査線に前記選択電圧を印加し、前記
    残りの走査線に、複数フレームにおいて前記一部の走査線が選択される期間以外の期間で
    あって、前記一部の走査線に前記選択電圧が印加される期間の総和以上の期間連続して、
    前記スイッチング素子をオン状態とさせる電圧を印加する走査線駆動回路と、
    前記全画面表示モードの場合に、前記走査線に前記選択電圧が印加されたとき、前記デ
    ータ線に画素の階調に応じたデータ信号を供給する一方、
    前記部分表示モードの場合に、前記一部の走査線に前記選択電圧が印加されたとき、前
    記データ線に画素の階調に応じたデータ信号を供給し、前記残りの走査線に前記スイッチ
    ング素子をオン状態とさせる電圧が印加されたとき、前記データ線に画素をオフ表示とさ
    せるデータ信号を供給するデータ線駆動回路と、
    を備えることを特徴とする電気光学装置。
  2. 前記部分表示モードの場合、前記走査線駆動回路は、
    前記残りの走査線に、前記複数フレームにおいて前記一部の走査線に前記選択電圧が印
    加される期間の総和と等しい期間だけ連続して、前記スイッチング素子をオン状態とさせ
    る電圧を印加する
    ことを特徴とする請求項1に記載の電気光学装置。
  3. 前記部分表示モードの場合、前記走査線駆動回路は、
    前記残りの走査線に、前記複数フレームにおいて前記一部の走査線に前記選択電圧が印
    加される期間の総和よりも長い期間連続して、前記スイッチング素子をオン状態とさせる
    電圧として前記選択電圧よりも低い電圧を印加する
    ことを特徴とする請求項1に記載の電気光学装置。
  4. 前記部分表示モードの場合、前記走査線駆動回路は、
    前記残りの走査線に、前記スイッチング素子をオン状態とさせる電圧を、同時に印加す

    ことを特徴とする請求項2または3に記載の電気光学装置。
  5. 前記スイッチング素子は、アモルファス・シリコン型のトランジスタである
    ことを特徴とする請求項1に記載の電気光学装置。
  6. 複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、画素容量と
    、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチング素子とを
    有し、前記画素容量は、前記スイッチング素子がオンしたときのデータ線に供給されたデ
    ータ信号に応じた階調となる画素を備え、
    前記複数の画素を用いて表示を行う全画面表示モードと、前記複数の走査線のうち、一
    部の走査線に対応する画素を用いて表示を行うとともに、残りの走査線に対応する画素を
    非表示とする部分表示モードとを有する電気光学装置の駆動方法であって、
    前記全画面表示モードの場合、
    前記複数の走査線を所定の順番で選択するとともに、選択した走査線に対し、前記スイ
    ッチング素子をオン状態とさせる選択電圧を印加し、前記データ線に対し、画素の階調に
    応じたデータ信号を供給し、
    前記部分表示モードの場合、前記複数の走査線のうち前記一部の走査線を、1フレーム
    の期間に所定の順番で選択するとともに、選択した走査線に対し、前記選択電圧を印加し
    、前記データ線に対し、画素の階調に応じたデータ信号を供給する一方、
    前記残りの走査線に、複数フレームにおいて前記一部の走査線が選択される期間以外の
    期間であって、前記一部の走査線に前記選択電圧が印加される期間の総和以上の期間連続
    して、前記スイッチング素子をオン状態とさせる電圧を印加し、前記データ線に対し、画
    素をオフ表示とさせるデータ信号を供給する
    ことを特徴とする電気光学装置の駆動方法。
  7. 請求項1乃至5のいずれかに記載の電気光学装置を備える
    ことを特徴とする電子機器。
JP2005215458A 2005-07-26 2005-07-26 電気光学装置、駆動方法および電子機器 Expired - Fee Related JP4810910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005215458A JP4810910B2 (ja) 2005-07-26 2005-07-26 電気光学装置、駆動方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005215458A JP4810910B2 (ja) 2005-07-26 2005-07-26 電気光学装置、駆動方法および電子機器

Publications (2)

Publication Number Publication Date
JP2007033741A true JP2007033741A (ja) 2007-02-08
JP4810910B2 JP4810910B2 (ja) 2011-11-09

Family

ID=37793101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005215458A Expired - Fee Related JP4810910B2 (ja) 2005-07-26 2005-07-26 電気光学装置、駆動方法および電子機器

Country Status (1)

Country Link
JP (1) JP4810910B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232401A (ja) * 2010-04-23 2011-11-17 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置、および電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136893A (ja) * 1989-12-28 1992-05-11 Thomson Consumer Electron Sa マトリクス型lcdパネルのアドレス方法
JPH04180014A (ja) * 1990-11-15 1992-06-26 Seiko Epson Corp 液晶表示装置
JP2001051643A (ja) * 1999-06-02 2001-02-23 Sony Corp 表示装置およびその駆動方法
JP2001242818A (ja) * 2000-02-28 2001-09-07 Nec Corp 表示装置、携帯用電子機器および表示装置の駆動方法
JP2001343928A (ja) * 2000-03-30 2001-12-14 Sharp Corp 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP2002032059A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002175058A (ja) * 2000-12-08 2002-06-21 Toshiba Corp 液晶表示装置
JP2003248468A (ja) * 2001-12-18 2003-09-05 Sharp Corp 表示装置およびその駆動方法
JP2003308055A (ja) * 2003-02-17 2003-10-31 Sharp Corp 走査信号線駆動回路及び画像表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04136893A (ja) * 1989-12-28 1992-05-11 Thomson Consumer Electron Sa マトリクス型lcdパネルのアドレス方法
JPH04180014A (ja) * 1990-11-15 1992-06-26 Seiko Epson Corp 液晶表示装置
JP2001051643A (ja) * 1999-06-02 2001-02-23 Sony Corp 表示装置およびその駆動方法
JP2001242818A (ja) * 2000-02-28 2001-09-07 Nec Corp 表示装置、携帯用電子機器および表示装置の駆動方法
JP2001343928A (ja) * 2000-03-30 2001-12-14 Sharp Corp 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP2002032059A (ja) * 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2002175058A (ja) * 2000-12-08 2002-06-21 Toshiba Corp 液晶表示装置
JP2003248468A (ja) * 2001-12-18 2003-09-05 Sharp Corp 表示装置およびその駆動方法
JP2003308055A (ja) * 2003-02-17 2003-10-31 Sharp Corp 走査信号線駆動回路及び画像表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232401A (ja) * 2010-04-23 2011-11-17 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置、および電子機器

Also Published As

Publication number Publication date
JP4810910B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
US8456400B2 (en) Liquid crystal device and electronic apparatus
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
JP4415393B2 (ja) 駆動回路、液晶装置、電子機器、および液晶装置の駆動方法
JP4985020B2 (ja) 液晶装置、その駆動方法および電子機器
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
US20050253778A1 (en) Method and system for driving dual display panels
JP4277891B2 (ja) 電気光学装置、駆動回路および電子機器
TW200919435A (en) Electro-optical device, driving circuit, and electronic apparatus
JP2007058158A (ja) 電気光学装置、電気光学装置の駆動方法、および電子機器
JP4449784B2 (ja) 電気光学装置、駆動方法および電子機器
JP2007047349A (ja) 電気光学装置、駆動方法および電子機器
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
JP4432694B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2011232568A (ja) 電気光学装置及び電子機器
US20040196242A1 (en) Active matrix-type display device and method of driving the same
JP2007171323A (ja) 電気光学装置、その駆動方法および電子機器
JP2009020213A (ja) 電気光学装置、駆動回路および電子機器
JP4569367B2 (ja) 電気光学装置、駆動方法および電子機器
JP2002014321A (ja) 表示装置およびそれを備えた電子機器
US20060284809A1 (en) Display panel
JP4810910B2 (ja) 電気光学装置、駆動方法および電子機器
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
JP2011013420A (ja) 電気光学装置、その駆動方法および電子機器
JP4650133B2 (ja) 電気光学装置、駆動方法および電子機器
JP2010044295A (ja) 電気光学装置、その駆動方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110808

R150 Certificate of patent or registration of utility model

Ref document number: 4810910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees