JP2003150126A - 表示駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の課題は、液晶表示パネル等を用いて
インターレース映像信号によるＴＶ信号を表示する場合
において、比較的簡単な構成により良好の表示品位を得
ることである。 【解決手段】 ＬＣＤのソース線に信号電圧を印加する
ソースドライバにおいて、４ラッチ方式のサンプルホー
ルド回路３０を用いる。サンプルホールド回路３０は、
サンプルホールドコンデンサＣ_SH１・Ｃ_SH２の組と、Ｃ
_SH３・Ｃ_SH４の組とで水平走査期間毎に交互にインター
レース表示信号をサンプリングし、順次増幅器４０に出
力する。スイッチＳＷ５は、差動増幅器５０の反転入力
端子５１と、増幅器４０の出力端子４２もしくは1/2Ｖ_D
電圧端子６０と、の接続を、また、スイッチＳＷ６は、
非反転入力端子５２と、出力端子４２もしくは1/2Ｖ_D電
圧端子６１と、の接続を、切換制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネル等
を駆動する表示駆動装置に関する。

【０００２】

【従来の技術】近年では、平面表示装置として、様々な
タイプの液晶ディスプレイ（ＬＣＤ）が開発されてい
る。中でも、ドットマトリックスＬＣＤ、すなわち複数
の画素を行列状に配置した液晶ディスプレイが注目を集
めている。ドットマトリックスＬＣＤでは、単純マトリ
ックス方式とアクティブマトリックス方式が良く知られ
ており、１画素に割り当てられる駆動時間（デューテ
ィ）が高く、比較的高いコントラストの画像表示を可能
とするアクティブマトリックス方式が多く利用されてい
る。

【０００３】一般的なアクティブマトリックス方式の液
晶表示パネルは、対向するガラス基板と、カラーフィル
タと、バックライトと、を主に具備している。一方のガ
ラス基板には、水平方向に走査線（ゲート線）が、垂直
方向に信号線（ソース線）が、それぞれ配列され、ま
た、ゲート線とソース線の交点近傍にスイッチング素子
を介して画素電極が配置されている。他方のガラス基板
には、共通電極とカラーフィルタが形成されている。ま
た、ガラス基板間には液晶が充填され、ゲート線・ソー
ス線から供給される信号（電圧）に応じて画素電極と共
通電極間の液晶の配列を変化させ、バックライトから入
射される光の透過量を制御している。さて、アクティブ
マトリックス方式では、画素電極への電圧印加を、スイ
ッチング素子により選択的に行っている。スイッチング
素子としては、薄膜トランジスタ（ＴＦＴ）を用いるこ
とが一般的である。

【０００４】図７は、薄膜トランジスタを用いた液晶表
示パネルの基本構成を示す図である。同図によれば、ゲ
ート線７０とソース線７１との交点に該当する位置に、
ＴＦＴ（薄膜トランジスタ）７２と、画素容量７３と、
補助容量７４と、が配置されている。画素容量７３は、
画素電極７３ａと共通電極７３ｂとを有し、その間に液
晶が充填されている。補助容量７４は、補助容量電極７
４ａと７４ｂとを有する。なお、ＴＦＴ７２のゲート電
極Ｇはゲート線７０に接続され、ソース電極Ｓはソース
線７１に接続され、ドレイン電極Ｄは画素容量７３の画
素電極７３ａと、補助容量７４の補助容量電極７４ａと
に接続されている。

【０００５】ゲート線７０に順次パルス電圧（走査信
号）を印加すると、これに接続されるＴＦＴ７２のゲー
ト電極Ｇに電圧がかかり、ＴＦＴ７２のソース電極Ｓ・
ドレイン電極Ｄ間にチャネルが形成される。同時に、ソ
ース線７１から信号電圧が印加されると、ＴＦＴ７２の
ソース・ドレイン間に電流が流れ、画素容量７３および
補助容量７４に電荷が蓄積される。１ラインの走査が終
了し、ＴＦＴ７２のゲートにかかる電圧が中断される
と、ＴＦＴ７２がオフ状態となり、ソース・ドレイン間
の電流の流れが止まり、画素容量７３および補助容量７
４に電荷が保持される。画素電極と共通電極に挟まれた
液晶は、画素容量７３に充電された電荷により電圧が印
加されて配列が変化する。このように、ＴＦＴをスイッ
チング素子として、画素にかかる電圧を制御している。

【０００６】すなわち、ゲート線に電圧が印加されてい
る最中にソース線に電圧が印加されると、そのゲート線
とソース線の交点に該当する画素容量に電荷が蓄積され
る。このとき、ゲート線に印加する電圧の振幅を一定に
すれば、各画素容量に蓄積される電荷量は、ソース線に
印加された電圧により定まることとなる。換言すれば、
各画素からの光の透過量は、ソース線の電圧により決定
される。

【０００７】ところで、ソース線への電圧印加を制御す
るソースドライバには様々なタイプのものがあるが、そ
の１つにアナログ信号の表示を実行させるアナログソー
スドライバがある。このアナログソースドライバは、例
えばコンデンサによってアナログ信号をラッチするサン
プルホールド回路を有し、このサンプルホールド回路に
ラッチ（サンプリング）され、保持（ホールド）された
アナログ信号を所定のタイミングでソース線に供給す
る。なお、一般に、アナログソースドライバでは、２ラ
ッチ式のサンプルホールド回路が用いられる場合が多
い。すなわち、２つのコンデンサを有し、１のコンデン
サにラッチ（ホールド）された信号を走査中のゲート線
上の画素に出力している間に、次のゲート線上の画素に
対する信号を他方のコンデンサにラッチ（サンプリン
グ）する。このように、常に次に走査するゲート線上の
画素に出力するアナログ信号をサンプリングしている。

【０００８】

【発明が解決しようとする課題】近年では、ＴＶ信号を
ＬＣＤによって表示する試みが成されている。ＴＶ信号
には、ＮＴＳＣ方式やＰＡＬ方式などがあるが、例え
ば、ＮＴＳＣ方式では、１／３０秒毎に５２５本の走査
線（ゲート線）信号を送信している。通常、この１／３
０秒毎に表示される画像をフレームという。一般的にＴ
Ｖ信号はインターレース方式により放送されており、１
フレームの画像を走査線の偶数ラインの信号と奇数ライ
ンの信号とに分けて発信している。すなわち、１フレー
ムの時間を半分に分けた１／６０秒（これをフィールド
という）毎に偶数ライン・奇数ラインの信号をそれぞれ
送信し、１のフィールドと次のフィールドを合わせて１
フレームの画像としている。

【０００９】さて、走査線数が２２０〜２４０本の液晶
パネルを用いた場合には、ＮＴＳＣ方式などの有効走査
線数のおよそ半分の走査線数しか持たないため、１フィ
ールドのＴＶ信号のみで１画面を構成する駆動が可能と
なる。しかし、走査線数が４４０〜４８０本の液晶パネ
ルにＴＶ信号を表示する場合には、１フィールドの情報
では半分の走査線分の情報しかない。したがって、フル
ライン駆動を行うには、例えば、フレームメモリを用い
て全走査線の情報を記憶してフルライン表示をするか、
通常のブラウン管テレビ（ＣＲＴ）と同様に飛越走査
（インターレース走査）を行うこととなる。フレームメ
モリを用いて描画する方法によれば、１フレーム毎の画
像をむらなく表示できるため、表示状態は良好となり得
るが、液晶表示装置としての構成要素が増加し、コスト
増加・消費電力増加などの問題が生じる。

【００１０】一方、飛越走査の方法によれば、フィール
ド毎に受信する信号をそのまま偶数ライン・奇数ライン
に分けて表示することとなる。すなわち、従来の２ラッ
チ方式のアナログソースドライバでは、例えば、偶数の
フィールドにおいて、一方のコンデンサにより偶数ライ
ンの信号をラッチし、他方のコンデンサにより次の偶数
ラインの信号をラッチし、奇数ラインを非表示状態とし
て順次偶数ラインの走査を行う。この場合、上下に隣接
する表示／非表示のラインが１フィールド毎に反転する
ため、画面がちらついて見える（フリッカ）恐れがあ
る。

【００１１】また、一般にＬＣＤでは交流駆動を行う必
要があり、１フィールド毎に液晶印加電圧の極性を反転
させている。図８は、ＴＦＴ―ＬＣＤの駆動波形の一例
を示す図であり、信号電圧Ｖ_S（ソース線に印加する電
圧）と、ゲート線電圧Ｖ_Gと、画素電極の電位Ｖ_Pと、の
波形を示している。同図によれば、信号電圧Ｖ_Sは、1/2
Ｖ_Dを中心として１フィールド毎に極性を反転してい
る。ここで、共通電極の電位Ｖ_COMは信号電圧Ｖ_Sの中心
電位1/2Ｖ_Dに設定されているものとする。液晶印加電圧
は画素電極の電位Ｖ_Pと共通電極の電位Ｖ_COMとの電位差
となる。さて、画素電極の電位Ｖ_Pは、ＴＦＴがオン状
態のとき（すなわち、ゲート線電圧Ｖ_GがＨIレベルのと
き）に信号電圧Ｖ_Sと等しくなるが、ＴＦＴがオフ（す
なわち、ゲート線電圧Ｖ_GがＬｏｗレベル）となった直
後に電位がフィールドスルー電圧ΔＶだけ減少すること
が知られている。このフィールドスルー電圧ΔＶはＴＦ
Ｔのゲート−ドレイン間の寄生容量の影響によるもので
ある。したがって、反転時と非反転時とで、画素電極の
電位Ｖ_Pが信号電圧Ｖ_Sの中心電圧1/2Ｖ_Dに対して非対称
な波形になってしまう。液晶は、印加電圧に応答して配
列を変化させるものであるが、図８に示すように画素電
極の電位Ｖ_Pが共通電極の電位Ｖ_COMに対して非対称的な
波形を示せば、１フィールド毎に各画素の明暗が変動す
るため、フリッカが生じる。

【００１２】そこで、共通電極電位Ｖ_COMを上記ΔＶに
対応する電圧だけ下げて画素電極電位Ｖpの非対称性を
緩和させるとともに、１フィールド毎に信号電圧の極性
を反転させるだけでなく、１走査線毎の信号電圧の極性
を反転させて表示している。この場合、各画素はフリッ
カを生じていても、上下に配列される走査線の極性反転
により画面全体では空間的な積分効果により画素毎のフ
リッカの影響が相殺され、フリッカが目立たなくなる。

【００１３】しかし飛越走査により表示する場合には、
表示・非表示のラインが常に隣合わせに存在するために
上記積分効果が減少する上に、１フィールド毎に偶数ラ
インと奇数ラインとを交互に表示することに起因し、各
画素の極性反転は１フレームの周期で行われることとな
る。そのため、各画素の明暗の時空間的な反転周期が遅
くなり、フリッカを低減させることができない。

【００１４】本発明の課題は、液晶表示パネル等を用い
てインターレース映像信号によるＴＶ信号を表示する場
合において、比較的簡単な構成により良好の表示品位を
得ることである。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、複数の信号線と複数の走査線を備え、該信号線及び
該走査線の各交点近傍にマトリクス状に配列された表示
画素を備える表示パネルを駆動する表示駆動装置におい
て、第１から第４のラッチ回路を有するサンプルホール
ド回路を、前記各信号線に対応する各出力線毎に備え、
外部入力されるインターレース映像信号に基づく水平走
査期間毎に反転される表示信号を、前記サンプルホール
ド回路の第１および第２のラッチ回路の組と、第３およ
び第４のラッチ回路の組とが、水平走査期間毎に交互に
サンプリングして保持するサンプリング手段と、第１か
ら第４のラッチ回路が保持した前記表示信号を、１水平
走査期間の半分の期間毎に、交互に反転して前記各出力
線に出力する表示信号出力手段と、を備えることを特徴
とする。

【００１６】この請求項１に記載の発明によれば、イン
ターレース映像信号に基づく水平走査期間毎に反転され
る表示信号を、１水平走査期間毎に、２つのラッチ回路
によってサンプリングする。すなわち、第１・第２のラ
ッチ回路によって水平走査方向に対する１の表示信号を
サンプリングし、第３・第４のラッチ回路によって次の
表示信号をサンプリングする。そして、各ラッチ回路に
ラッチした表示信号を、１水平走査期間の半分の期間毎
に、交互に反転して出力する。

【００１７】したがって、インターレース方式のＴＶ信
号を表示する場合においても、液晶ディスプレイにおけ
る隣合う２本の走査ラインに対して同じ表示信号に基づ
く表示を行わせ、フルライン表示をさせることができ
る。このため、全ての画素の表示が１フィールド毎に成
され、１フレーム毎に表示／非表示状態を繰り返す従来
の飛越走査の方法と異なり画面のちらつき感を減少さ
せ、表示品位を向上させることができる。

【００１８】なお、カラーの液晶ディスプレイでは、赤
青緑の各色のカラーフィルタを個々の画素の開口部分と
一対一対応で配列させているものが一般的であるが、そ
の各色の配列には様々なパターンがある。例えば、デル
タ配列やストライプ配列、モザイク配列などがよく知ら
れている。デルタ配列やモザイク配列では、隣合う走査
ライン上で各色がずれて配置されている。係る場合にお
いて、同じ組内の２つのラッチ回路に表示信号を同時に
ラッチさせると、隣合う走査ラインに同色画素のずれ分
だけずれた画像を表示させることとなる。

【００１９】そこで、請求項２に記載の発明のように、
請求項１に記載の表示駆動装置において、前記サンプリ
ング手段において、前記各組の各ラッチ回路は、前記表
示パネルの、隣接する走査線における前記表示画素の配
列に対応する時間間隔をおいてサンプリング動作を行う
こととしてもよい。このように、同一組内の２つのラッ
チ回路に表示信号をラッチするタイミングを、隣接走査
線における表示画素の配列に対応するタイミングとする
ことにより、表示画素の配列に合わせた表示を行うこと
ができる。

【００２０】また、請求項３に記載の発明のように、請
求項１または２に記載のソースドライバにおいて、前記
表示信号出力手段は、差動増幅器と、前記差動増幅器の
反転入力端子および非反転入力端子に対する、前記サン
プルホールド回路出力信号および基準電圧信号の接続を
交互に切り換える切換回路と、を更に備え、前記切換回
路は、前記表示信号の水平走査期間毎に、１水平走査期
間の半分の期間ずれたタイミングで切換制御されること
としてもよい。

【００２１】この請求項３に記載の発明によれば、サン
プルホールド回路の第１から第４のラッチ回路にラッチ
された表示信号を出力線に出力する際に、差動増幅器に
よって基準電圧を基準として反転する信号に変換する。
その際、反転／非反転信号が交互に出力されるように切
換回路の切換タイミングを設定すれば、１走査ライン毎
に極性を反転させた表示を実現させることができる。し
たがって、１フィールド毎のＴＶ信号をフルライン表示
すると共に、ライン反転駆動をさせて、フリッカを目立
たなくさせることが可能となる。

【００２２】請求項４に記載の表示駆動装置は、請求項
１乃至３記載の表示駆動装置において、更に、前記表示
パネルの前記各走査線に、１水平走査期間の半分の期間
毎に、順次走査信号を印加する走査信号印加手段を備え
ることを特徴とする。

【００２３】この請求項４に記載の発明によれば、表示
パネルの各走査線に、１水平走査期間の半分の期間毎に
順次走査信号を印加することにより、インターレース映
像信号に基づく表示を行う際に、容易にフルライン表示
を行うことが可能となる。

【００２４】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。本実施の形態では、イン
ターレース方式のＴＶ信号をＴＦＴ―ＬＣＤに表示する
場合について説明する。その際、１フィールドの情報に
基づいてフルライン表示をさせる。具体的には、２本の
ゲート線に対して同じ信号に基づく表示を行うことによ
ってフルライン表示を実現する。例えば、偶数フィール
ドにおいては、奇数ラインを非表示状態とせずに、偶数
ラインに表示する信号に基づく表示を行わせる。このよ
うな表示を実現するために、本発明は、４つのラッチ回
路を有するサンプルホールド回路を用いることでフルラ
イン表示を行う。更に、本発明は、１ゲート線毎に極性
を反転（ライン反転）させて表示することを特徴として
いる。以下に、その実現方法について詳細に説明する。

【００２５】図１は、本実施の形態における液晶表示駆
動装置１の構成例を示す概略構成図である。同図によれ
ば、液晶表示駆動装置１は、タイミングジェネレータ１
０と、ビデオＩ／Ｆ１１と、ゲートドライバ１２と、ソ
ースドライバ１３と、液晶表示パネル２０と、を主に具
備する。

【００２６】液晶表示パネル２０は、ゲートドライバ１
２およびソースドライバ１３から供給される信号に応答
して画像を表示するものであって、ここでは、アクティ
ブマトリックス駆動をするＴＦＴ―ＬＣＤ（薄膜トラン
ジスタタイプの液晶ディスプレイ）を用いる場合を例に
説明する。ＴＦＴ―ＬＣＤは、薄膜トランジスタ（ＴＦ
Ｔ）と、液晶画素とをガラス基板上に配列させたディス
プレイであり、対向するガラス基板と、カラーフィルタ
と、バックライトと、を主に具備する。前述のように、
対向する一方のガラス基板には、ソース線とゲート線が
配置され、その各交点近傍にＴＦＴを介して画素電極が
配置されている。また、他方のガラス基板には共通電極
とカラーフィルタが形成されている。

【００２７】カラーフィルタは、画素容量の有効表示領
域（開口部分）に対して赤（Ｒ）、緑（Ｇ）、青（Ｂ）
の各色が一対一で対応するように配置される。カラーフ
ィルタのＲＧＢ配列パターンには様々な種類があるが、
本実施の形態では、デルタ配列を用いることとする。図
２は、デルタ配列パターンを示す図である。同図に示す
ように、デルタ配列では、１行目と２行目とでＲＧＢの
並びがそれぞれ１．５画素づつずれて配置される。この
デルタ配列は自然画の表示に適しているため、ＴＶ信号
の表示においては通常このデルタ配列が用いられてい
る。

【００２８】タイミングジェネレータ１０は、ビデオＩ
／Ｆ１１から供給される水平、垂直同期信号Ｈ、Ｖに基
づいて、水平制御信号および垂直制御信号を生成して、
ゲートドライバ１２とソースドライバ１３とに出力す
る。また、反転制御信号ＦＲＰを生成してビデオＩ／Ｆ
１１に供給する。

【００２９】ビデオＩ／Ｆ１１は、外部から入力される
映像信号よりＲＧＢ信号を抽出し、タイミングジェネレ
ータ１０から供給される反転制御信号ＦＲＰに基づい
て、図３に示すように、水平走査期間毎に極性が反転す
るようにされた反転ＲＧＢ信号を生成してソースドライ
バ１３に印加する。

【００３０】ゲートドライバ１２は、液晶表示パネル２
０上の個々のゲート線に対して順次走査信号（ゲート線
電圧Ｖ_G）を印加する。具体的には、シフトレジスタを
有し、タイミングジェネレータ１０から入力される垂直
制御に基づいて液晶表示パネル２０のゲート線１本毎に
走査信号を順次印加する。なお、本実施の形態では、ゲ
ートドライバ１２は、１水平走査期間に、ゲート線２本
に対して順次走査信号を印加する。

【００３１】ソースドライバ１３は、液晶表示パネル２
０上の個々のソース線に対して信号電圧Ｖ_Sを印加する
ものであって、後述するように、ソース線の数と同数の
サンプルホールド回路３０と、増幅器４０と、差動増幅
器５０とを有する。具体的には、ソースドライバ１３
は、ビデオＩ／Ｆ１１から入力される反転ＲＧＢ信号を
所定のタイミングでサンプルホールド回路３０にラッチ
すると共に、所定のタイミングでサンプルホールド回路
３０に記憶した信号を対応するソース線に出力する。な
お、信号をラッチし、また、出力するタイミングは、タ
イミングジェネレータ１０から入力される水平制御信号
に基づいて決定する。

【００３２】図３は、本実施の形態におけるソースドラ
イバ１３の駆動制御に係わるタイミングチャートの一例
を示す図である。ここで、Ｔ_Hは映像信号の１水平走査
期間である。反転ＲＧＢ信号はビデオＩ／Ｆ１１から供
給される信号であり、１水平走査期間毎に極性が反転さ
れる。図３における、HCNT信号と、＋ON信号と、−ON信
号はタイミングジェネレータ１０により生成されて供給
される水平制御信号の一部であってHCNT信号は、水平走
査期間毎に極性が反転する信号である。すなわち、HCNT
信号は、２Ｔ_Hを１周期とする信号である。＋ON信号
は、HCNT信号と等しい周期および等しい波形の信号であ
って、HCNT信号に対して＋１／４周期だけタイミングが
ずれた信号である。−ON信号も同様に、HCNT信号と等し
い周期および波形を持つ信号であり、HCNT信号に対して
−１／４周期だけタイミングがずれた信号である。

【００３３】次いで、SP1信号〜SW4b信号はソースドラ
イバ１３において、後述するサンプルホールド回路３
０、増幅器４０、および差動増幅器５０の動作を制御す
るために生成される制御信号であって、後述する各スイ
ッチを動作させるための信号である。ここで、SP1信号
およびSP2信号は、後述する個々のサンプルホールド回
路３０が反転ＲＧＢ信号をラッチするタイミングを指示
するパルス信号である。ソースドライバ１３は、ビデオ
Ｉ／Ｆ１１から入力される反転ＲＧＢ信号を、順次各サ
ンプルホールド回路３０にラッチさせるが、１水平走査
期間に２本ほゲート線を走査して表示するため、１水平
走査期間において、２つのサンプルホールド回路３０に
反転ＲＧＢ信号をラッチする。このために、サンプルホ
ールド回路３０の１つ１つに対してそれぞれSP1信号お
よびSP2信号を生成する。なお、SP1信号とSP2信号は以
下のような理由によりタイミングを所定量だけ異ならせ
ている。

【００３４】本実施の形態では、インターレース信号を
用いてフルライン表示を行うため、隣合う２つのゲート
線（偶数ライン・奇数ライン）に対して等しい信号に基
づいた表示させる。ただし上述の通り、デルタ配列のカ
ラーフィルタを採用するため、隣合うゲート線上の各画
素（各色）が１．５画素づつずれて配置されている。さ
て、サンプルホールド回路３０は、ビデオＩ／Ｆ１１か
ら入力される、赤、緑、青、各色のアナログ反転信号の
中から、適当な位置の信号を抽出してラッチ回路にサン
プリングするが、このとき、１のゲート線上の画素に対
する信号と、次のゲート線上の画素に対する信号とを同
じタイミングでサンプリングしたのでは、いずれか一方
のゲート線上にてラッチした信号が本来表示すべき位置
から１．５画素分ずれた位置に表示されることとなる。
すなわち、ライン毎に画像がずれてしまう。そこで、ラ
ッチタイミングが各ゲート線毎の画素位置に対応したタ
イミングとなるように、SP1信号とSP2信号のタイミング
を設定する。すなわち、SP1信号、SP2信号のパルス幅
は、１画素分の信号をラッチする期間（Ｔ_S）であっ
て、SP2信号のタイミングをSP1信号のタイミングよりも
１．５画素分、すなわち、１．５×（Ｔ_S）だけ遅らせ
るように設定する。

【００３５】図４は、本実施の形態における、サンプル
ホールド回路３０と、増幅器４０と、差動増幅器５０の
構成の一例を示す図である。サンプルホールド回路３０
は、４つのラッチ回路を有する。個々のラッチ回路ｎ
は、サンプルホールドコンデンサＣ_SHｎと、Ｃ_SHｎへの
入力を制御するスイッチＳＷｎaと、Ｃ_SHｎからの出力
を制御するスイッチＳＷｎbとから構成されている（ｎ
＝１，２，３，４）。

【００３６】増幅器４０は、ボルテージ・フォロワとし
て構成され、増幅率は１であってバッファとして用いら
れ、非反転入力端子４１がサンプルホールド回路３０に
接続され、サンプルホールド回路３０から入力される信
号を増幅して出力端子４２に出力する。

【００３７】差動増幅器５０は、反転入力端子５１、非
反転入力端子５２、および出力端子５３を備え、反転入
力端子５１は抵抗R2を介して出力端子５３と接続される
とともに、抵抗R1を介してスイッチＳＷ５に接続され
る。非反転入力端子５２は、抵抗R2を介して1/2Ｖ_D電圧
に接続されるとともに、抵抗R1を介してスイッチＳＷ５
に接続される。また、出力端子５３は液晶表示パネル２
０上の各ソース線に接続され、信号電圧Ｖ_Sを出力す
る。反転入力端子５１に接続されるスイッチＳＷ５は、
反転入力端子５１を、増幅器４０の出力端子４２か、1/
2Ｖ_D電圧の印加端子６０の何れかに接続させるための切
り換えスイッチである。同様に、非反転入力端子５２に
接続されるスイッチＳＷ６は、非反転入力端子５２を、
増幅器４０の出力端子４２か、1/2Ｖ_D電圧の印加端子６
１の何れかに接続させるための切り換えスイッチであ
る。ここに、電圧1/2Ｖ_Dは、出力端子５３から出力され
る信号電圧Ｖ_Sの中心電圧である。

【００３８】さて、図４に示す差動増幅器５０によれ
ば、抵抗R1とR2を（R1＝R2）とすれば、差動増幅器５０
の出力Ｖ_Oは、 Ｖ_O＝（非反転入力信号−反転入力信号）＋1/2Ｖ_D …（１） となる。ここで、スイッチＳＷ５、６を切り換えて、非
反転入力端子５２が増幅器４０の出力端子４２と接続さ
れているときには、反転入力＝1/2Ｖ_Dとなり、差動増幅
器５０の出力Ｖ_Oは、 Ｖ_O＝非反転入力信号 …（２） となる。一方、スイッチＳＷ５、６を切り換えて、反転
入力端子５１が増幅器４０の出力端子４２と接続されて
いる場合には、非反転入力＝1/2Ｖ_Dとなり、差動増幅器
５０の出力Ｖ_Oは、 Ｖ_O＝Ｖ_D−反転入力信号 …（３） となる。すなわち、スイッチＳＷ５とＳＷ６を切り換え
ることにより、差動増幅器５０の出力Ｖ_Oは1/2Ｖ_Dを中
心とした信号となる。

【００３９】以下に、図３と図４を用いて、各スイッチ
の切り換え動作に基づくフルライン表示動作ついて説明
する。まず、サンプルホールド回路３０の駆動について
説明する。ビデオＩ／Ｆ１１から入力される反転ＲＧＢ
信号は、ＳＷ1a〜4a信号（図３参照）がＨＩの期間に該
当するサンプルホールドコンデンサＣ_SHｎにラッチされ
る。換言すれば、ＳＷｎa信号がＨＩの期間に、ラッチ
回路ｎのスイッチＳＷｎaが閉じて、Ｃ_SHｎに信号が蓄
えられる。ここで、ＳＷｎa信号は、HCNT信号およびSP
1,SP2信号に対して、次の関係式を満たす信号である。 ＳＷ1a＝HCNT AND SP1 …（４） ＳＷ2a＝HCNT AND SP2 …（５） ＳＷ3a＝￣HCNT AND SP1 …（６） ＳＷ4a＝￣HCNT AND SP2 …（７） ここで、￣は、信号の反転を意味する。

【００４０】これにより、SP2信号のタイミングはSP1信
号のタイミングよりも１．５画素分遅れているため、Ｃ
_SH２は、Ｃ_SH１よりも１．５画素分遅れたタイミングで
信号をサンプリングすることとなる。同様に、Ｃ_SH４
は、Ｃ_SH３よりも１．５画素分遅れたタイミングで信号
をサンプリングする。また、Ｃ_SH１・Ｃ_SH２とＣ_SH３・
Ｃ_SH４は、水平走査期間毎に交互に反転ＲＧＢ信号をサ
ンプリングすることとなる。

【００４１】なお、ここで、各Ｃ_SH１〜４に蓄積される
信号は、ビデオＩ／Ｆ１１から入力される反転ＲＧＢ信
号であるため、Ｃ_SH１・２に蓄積される信号と、Ｃ_SH３
・４に蓄積される信号は、それぞれ極性が反転してい
る。例えば、Ｃ_SH１・２に反転信号が蓄積された場合に
は、Ｃ_SH３・４には非反転信号が蓄積されることとな
る。

【００４２】また、Ｃ_SHｎにラッチされた信号は、ＳＷ
ｎb信号（図３参照）がＨＩの期間に増幅器４０に供給
される。換言すれば、ＳＷｎb信号がＨＩの期間にスイ
ッチＳＷｎbが閉じて、対応するＣ_SHｎに蓄えられた信
号が増幅器４０に出力される。ここで、ＳＷｎb信号
は、HCNT信号および＋ON,−ON信号に対して、次の関係
式を満たす信号である。 ＳＷ1b＝HCNT AND （＋ON信号） …（８） ＳＷ2b＝HCNT AND （−ON信号） …（９） ＳＷ3b＝HCNT AND （＋ON信号） …（１０） ＳＷ4b＝HCNT AND （−ON信号） …（１１） 式（８）〜（１１）によれば、図３のタイミングチャー
トに示すように、２Ｔ_Hの周期で、スイッチＳＷ1bから
ＳＷ4bへと順にＴ_H／２期間毎にスイッチが閉じる。し
たがって、各Ｃ_SH１〜４に蓄積された信号は、２Ｔ_Hの
周期で順に増幅器４０に出力されることとなる。

【００４３】続いて、差動増幅器５０の駆動について説
明する。スイッチＳＷ５・ＳＷ６は、＋ON信号と−ON信
号に対応して切り換えられる。図５は、＋ON信号がＨＩ
の期間の接続状態を示す図である。同図に示すように、
＋ON信号がＨＩのときには、スイッチＳＷ５を電圧1/2
Ｖ_Dの印加端子６０に接続し、スイッチＳＷ６を増幅器
４０の出力端子４２に接続する。すなわち、＋ON信号が
ＨＩのとき、サンプルホールド回路３０から出力される
信号は、非反転入力端子５２に入力されることとなる。
したがって、サンプルホールド回路３０から出力される
信号は式（２）で表され、差動増幅器５０により極性が
反転されることなく出力される。

【００４４】図６は、−ON信号がＨＩの期間の接続状態
を示す図である。同図に示すように、−ON信号がＨＩの
ときには、スイッチＳＷ５を増幅器４０の出力端子４２
に接続し、スイッチＳＷ６を電圧1/2Ｖ_Dの印加端子６１
に接続する。すなわち、−ON信号がＨＩのとき、サンプ
ルホールド回路３０から出力される信号は、反転入力端
子５１に入力されることとなる。したがって、サンプル
ホールド回路３０から出力される信号は式（３）で表さ
れ、差動増幅器５０によって極性が反転されて出力され
る。

【００４５】さて、このように＋ON信号と−ON信号に応
答してスイッチＳＷ５・ＳＷ６の接続を切り換えること
によって、次のような出力信号を得ることができる。以
下に、Ｃ_SH１・２が反転ＲＧＢ信号の反転信号を蓄積
し、Ｃ_SH３・４が非反転信号を蓄積した場合を例に説明
する。

【００４６】Ｃ_SH１に蓄えられた反転信号は、図３のタ
イミングチャートに示すように、HCNT信号がＬＯで且つ
−ON信号がＨＩのとき増幅器４０に出力される。−ON信
号がＨＩであるから増幅器４０の出力端子４２は、非反
転入力端子５２と接続される。したがって、差動増幅器
５０の出力端子５３からは、Ｃ_SH１に記憶されたままの
反転信号が出力される。一方、Ｃ_SH２に蓄えられた反転
信号は、HCNT信号がＬＯで且つ＋ON信号がＨＩのとき増
幅器４０に出力される。＋ON信号がＨＩであるから増幅
器４０の出力端子４２は、反転入力端子５１と接続され
る。したがって、差動増幅器５０の出力端子５３から
は、Ｃ_SH２に記憶された信号を反転したもの、すなわち
非反転信号が出力される。

【００４７】Ｃ_SH３に蓄えられた非反転信号は、HCNT信
号が負で且つ＋ON信号がＨＩのとき増幅器４０に出力さ
れる。＋ON信号がＨＩであるから増幅器４０の出力端子
４２は、反転入力端子５１と接続される。したがって、
差動増幅器５０の出力端子５３からは、Ｃ_SH３に記憶さ
れた信号を反転したもの、すなわち反転信号が出力され
る。一方、Ｃ_SH４に蓄えられた非反転信号は、HCNT信号
が負で且つ−ON信号がＨＩのとき増幅器４０に出力され
る。−ON信号がＨＩであるから増幅器４０の出力端子４
２は、非反転入力端子５２に接続される。したがって、
差動増幅器５０の出力端子５３からは、Ｃ_SH４に記憶さ
れた信号の極性、すなわち非反転信号が出力される。こ
のように、ソース線に出力する信号を１ライン毎に反転
させて出力させることができる。

【００４８】以上のように、４つのラッチ回路を具備す
るサンプルホールド回路を用いて反転ＲＧＢ信号を２ラ
イン分づつサンプリングすると共に、差動増幅器５０を
用いて随時信号を反転させる。このことによって、ＴＦ
Ｔ―ＬＣＤによってインターレース方式のＴＶ信号を表
示する場合であっても、１フィールド毎のフルライン表
示を可能とするだけでなく、１ライン毎に反転すること
により、フリッカのない比較的見やすい画面を表示させ
ることが可能となる。

【００４９】なお、上記実施の形態で説明した詳細な部
分は、上記内容に限定されるものではなく、適宜変更可
能である。また、本実施の形態では、ＲＧＢがデルタ配
列されたカラーフィルタを用いる場合を例に説明した
が、これに限定する必要はなく、例えば、モザイク配列
やストライプ配列など、他の配列形式を用いてもよいこ
とは勿論である。なお、モザイク型とは、ＲＧＢの色の
並びが１ライン毎に１画素づつずれた構成になっている
ものであり、この場合には、SP1信号に対するSP2信号の
時間遅れを１画素分に設定するとよい。また、ストライ
プ型とは、ＲＧＢの各色の並びが全てのラインで一致し
ており、ＲＧＢの各色が画面の縦方向に直線的に並ぶ構
成になったものである。この場合には、SP1信号とSP2信
号の２種類を生成する必要はなく、第１のラッチ回路と
第２のラッチ回路にそれぞれ同時に信号をラッチすると
よい。

【００５０】

【発明の効果】本発明によれば、インターレース映像信
号に基づく表示を行う場合に、表示信号を、第１および
第２のラッチ回路の組と、第３および第４のラッチ回路
の組とで、水平走査期間毎に交互にサンプリングし、第
１から第４のラッチ回路が保持した表示信号を、差動増
幅器を用いて、１水平走査期間の半分の期間毎に、交互
に反転して前記各出力線に出力する。

【００５１】したがって、インターレース方式のＴＶ信
号を液晶ディスプレイに表示する場合において、構成要
素を増大させることなく、すなわち、フレームメモリな
どを装備することなく、フルライン表示するとともに、
ライン反転表示を実現させることができる。これによ
り、各画素の極性反転周期を１フィールド間隔にして、
フリッカを目立たなくさせることができる。

【図面の簡単な説明】

【図１】液晶表示駆動装置の構成例を示す概略構成図で
ある。

【図２】デルタ配列のカラーフィルタの一例を示す図で
ある。

【図３】本発明に係る液晶表示駆動装置の実施形態にお
けるソースドライバの駆動制御に係わるタイミングチャ
ートの一例を示す図である。

【図４】本発明に係る液晶表示駆動装置の実施形態にお
けるサンプルホールド回路、増幅器、差動増幅器の接続
構成例を示す図である。

【図５】差動増幅器において、＋ON信号がＨＩのときの
接続状態を示す図である。

【図６】差動増幅器において、−ON信号がＨＩのときの
接続状態を示す図である。

【図７】液晶パネルの構成例を示す図である。

【図８】ＴＦＴ−ＬＣＤの駆動波形の一例を示す図であ
る。

【符号の説明】

１ 液晶表示駆動装置 １０ タイミングジェネレータ １１ ビデオＩ／Ｆ １２ ゲートドライバ １３ ソースドライバ ２０ 液晶表示パネル ３０ サンプルホールド回路 ４０ 増幅器 ５０ 差動増幅器

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｌ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ Ｆターム(参考） 2H093 NA41 NB16 NB23 NC11 NC16 NC23 NC26 ND01 ND10 ND39 ND54 NE10 5C006 AA01 AA22 AC26 AC29 AF22 BB16 BB21 BC03 BC13 BF04 BF11 BF24 BF25 FA23 5C058 AA09 BA02 BA09 BB06 BB09 BB15 BB22 5C080 AA10 BB05 CC03 DD06 DD18 FF11 GG08 JJ02 JJ03 JJ04 KK43

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数の信号線と複数の走査線を備え、該信
   号線及び該走査線の各交点近傍にマトリクス状に配列さ
   れた表示画素を備える表示パネルを駆動する表示駆動装
   置において、 第１から第４のラッチ回路を有するサンプルホールド回
   路を、前記各信号線に対応する各出力線毎に備え、外部
   入力されるインターレース映像信号に基づく水平走査期
   間毎に反転される表示信号を、前記サンプルホールド回
   路の第１および第２のラッチ回路の組と、第３および第
   ４のラッチ回路の組とが、水平走査期間毎に交互にサン
   プリングして保持するサンプリング手段と、 第１から第４のラッチ回路が保持した前記表示信号を、
   １水平走査期間の半分の期間毎に、交互に反転して前記
   各出力線に出力する表示信号出力手段と、を備えること
   を特徴とする表示駆動装置。
2. 【請求項２】前記サンプリング手段において、 前記各組の各ラッチ回路は、前記表示パネルの、隣接す
   る走査線における前記表示画素の配列に対応する時間間
   隔をおいてサンプリング動作を行うことを特徴とする請
   求項１記載の表示駆動装置。
3. 【請求項３】前記表示信号出力手段は、 差動増幅器と、 前記差動増幅器の反転入力端子および非反転入力端子に
   対する、前記サンプルホールド回路出力信号および基準
   電圧信号の接続を交互に切り換える切換回路と、 を更に備え、 前記切換回路は、前記表示信号の水平走査期間毎に、１
   水平走査期間の半分の期間ずれたタイミングで切換制御
   されることを特徴とする請求項１または２記載の表示駆
   動装置。
4. 【請求項４】前記表示駆動装置は、 更に、前記表示パネルの前記各走査線に、１水平走査期
   間の半分の期間毎に、順次走査信号を印加する走査信号
   印加手段を備えることを特徴とする請求項１乃至３記載
   の表示駆動装置。