JP2002531876A - アクティブマトリクス液晶表示装置 - Google Patents

アクティブマトリクス液晶表示装置

Info

Publication number
JP2002531876A
JP2002531876A JP2000585713A JP2000585713A JP2002531876A JP 2002531876 A JP2002531876 A JP 2002531876A JP 2000585713 A JP2000585713 A JP 2000585713A JP 2000585713 A JP2000585713 A JP 2000585713A JP 2002531876 A JP2002531876 A JP 2002531876A
Authority
JP
Japan
Prior art keywords
column
display element
display
row
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000585713A
Other languages
English (en)
Inventor
イェー エドワーズ マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002531876A publication Critical patent/JP2002531876A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 液晶表示素子の行列アレイ(10)を具え、各表示素子は行走査回路(30)及びデータ信号を供給する列駆動回路(35)にそれぞれ接続された行及び列アドレス導体群(14,16)によりアドレスされるスイッチングデバイス(12)を有し、列駆動回路は、一つの列導体と関連するその出力が、隣の列アドレス導体にデータ信号を供給する前又は間、高インピーダンス状態になるように動作し得るタイプのもであるアクティブマトリクス液晶表示装置において、このような動作の結果として不所望な表示アーチファクトが発生するのを回避するために、表示素子と関連する列導体(16)をその表示素子電極(18)の縁の内側に位置するように配置して容量結合効果を減少させる。このような列導体の配置は、マルチプレックス形の列駆動回路を使用するとき、及び表示素子電極がスイッチングデバイス及びアドレス導体群を覆う中間絶縁層上に支持されているタイプの表示装置に特に有利である。

Description

【発明の詳細な説明】
【０００１】 （発明の技術分野） 本発明は、液晶表示素子の行列アレイを具え、各表示素子は関連するスイッチ
ングデバイスに接続された表示素子電極を具え、更にこれらの表示素子に接続さ
れ、これらの表示素子に選択信号及びデータ信号を供給する行アドレス導体群及
び列アドレス導体群と、選択信号を行アドレス導体群に供給する行駆動回路と、
それぞれの出力からデータ信号を列アドレス導体群に供給する回路であって、一
つの列アドレス導体と関連するその出力が、隣の列アドレス導体にデータ信号を
供給する前又は間、高インピーダンスになるように動作する列駆動回路とを具え
るアクティブマトリクス液晶表示装置に関するものである。
【０００２】 （従来の技術） データグラフィック又はビデオ情報表示用に好適なアクティブマトリクス液晶
表示装置が公知である。このような表示装置及びその一般的な駆動方法はＵＳ−
Ａ５１３０８２９に開示されている。これらの装置では、行列配置の表示素子電
極をＴＦＴ(薄膜トランジスタ)形態のスイッチングデバイス及び行及び列アドレ
ス導体群と一緒に第１基板上に設け、透明共通電極を支持する第２基板を第１基
板から離して配置し、ＬＣ(液晶)材料を両基板の間に設け、各表示素子を個々の
表示素子電極と、共通電極の対向部分と、それらの間のＬＣ材料とで構成してい
る。各表示素子電極は関連するＴＦＴのドレイン電極に接続されている。各表示
素子のＴＦＴを行及び列アドレス導体の一つに接続し、一行の表示素子の全ＴＦ
Ｔのゲートを一つの行アドレス導体に接続し、一列の表示素子の全ＴＦＴのソー
スを一つの列アドレス導体に接続している。各表示素子電極は関連する行及び列
導体の交点に隣接して位置し、これらの導体はこの電極の２つの隣接する辺に沿
って延在する。隣の行及び列導体がこの電極の他の辺に沿って隣接するため、各
表示素子電極は隣接する行導体及び列導体の対で限界される。行アドレス導体群
に接続された行駆動回路が行導体を走査し、選択(ゲート)信号を各行導体に順次
に供給して各行の表示素子のＴＦＴをターンオンさせるとともに、列導体群に接
続された列駆動回路が行駆動回路による走査と同期してデータ信号を列導体に供
給し、これにより選択された行の表示素子をそれぞれのＴＦＴを経て関連する列
導体のデータ信号の値に依存するレベルに充電して所要の表示出力を発生させる
。このように各行をそれぞれの行アドレス期間に個別に駆動して１フィールド期
間中に１表示画像を形成し、連続するフィールド期間において表示素子のアレイ
を同様に繰り返しアドレスする。
【０００３】 製造上の都合及びコンパクト化の都合のために、いくつかの表示装置、特にポ
リシリコンＴＦＴを使用する表示装置においては、行及び／列駆動回路をＴＦＴ
を支持する基板上の表示素子アレイの周辺部に集積しており、この集積には表示
素子アレイのアクティブマトリクス回路に使用されるのと同一規模の電子技術を
使用し、これらの駆動回路の回路（同様にＴＦＴ、導体ライン等を含む）をアク
ティブマトリクス回路と同時に製造している。これにより、別個に製造された駆
動回路を使用しこれを基板上の表示素子アレイのアドレス導体に相互接続する必
要がなくなる。ＴＦＴの性能の制限及びＴＦＴを使用する際に可能な回路の種類
の制限のために、列駆動回路は通常簡単なマルチプレックス回路の形態で与えら
れ、種々の例がＳＩＤ９２ダイジェスト、第609-612頁のＹ．西島等の論文「Ful
ly Integrated Poly-Si TFT CMOS Drivers for Self-Scanned Light Valve」及
びＳＩＤ９５ダイジェスト、第81-84頁のＳ．東等の論文「A 1.8-in Poly-Si TF
T-LCD for HDTV Projectors with a 5-V fully Integrated Driver」に開示され
ている。このような回路は頭書に記載したように動作する。それらの一般的な動
作は、アナログビデオ情報(データ)をビデオ入力ラインからマルチプレックスス
イッチを経て表示装置の対応するグループ又はブロックの列アドレス導体に順次
に転送するマルチプレックス技術に基づいている。ビデオ情報は複数のビデオ入
力ラインに同時に供給され、マルチプレックススイッチを経て対応する数の列ア
ドレス導体に転送される。行アドレス(ビデオライン)期間中に、各グループの列
導体が順に充電され、最後に表示装置の全列導体が入力ラインのビデオ情報のレ
ベルに対応するレベルに充電される。一つのグループの列導体が充電されると、
関連するマルチプレックススイッチが開き、これらの列導体が高インピーダンス
になり、印可された電圧が列導体キャパシタンスに維持され、次のグループが充
電される。回路はこのように動作して、全てのグループを順次に充電するととも
に、各行の表示素子をそれぞれの行アドレス期間で順に駆動する。
【０００４】 集積マルチプレックス形列駆動回路は表示装置の製造の簡単化に関し有利であ
るが、装置の動作中に表示素子アレイから得られる表示出力に問題が生起し得る
ことが確かめられた。アレイ内の所定の列がそれらの表示輝度に誤りを示し、例
えば灰色領域の表示時に、表示画像内に可視垂直線として現われる均一性の欠如
を示す。
【０００５】 本発明の目的は、マルチプレックス回路のように動作する列駆動回路使用する
種類のアクティブマトリクス表示装置において、上述した不所望な表示出力アー
チファクトの問題を解消又はある程度軽減することにある。
【０００６】 （発明の概要） 本発明は、頭書に記載した種類のアクティブマトリクス液晶表示装置において
、表示素子と関連する列アドレス導体をその表示素子電極の縁の内側に位置する
ように配置したことを特徴とする。列アドレス導体は表示素子電極の中央近くに
位置させるのが好ましい。列アドレス導体をこのように配置する結果として、可
視垂直線の形態の不所望な表示アーチファクトが少なくとも相当程度減少するこ
とが確かめられた。
【０００７】 本発明は、マルチプレックス形の列駆動回路を使用する際に生ずるこれらの表
示アーチファクトの原因の認識に基づくものである。慣例の表示素子レイアウト
では、特定の表示素子と関連する列アドレス導体が該表示素子電極の一つの垂直
縁又は辺に沿って延在し、隣の列の表示素子と関連する隣の列アドレス導体が前
記表示素子電極の反対側の垂直縁に沿って延在する。従って、各列導体は一行内
の隣り合う２つの表示素子電極の間をこれらの電極の対向縁に沿って延在する。
このため隣り合う２つの列アドレス導体の間を電極を介して間接的に結合するキ
ャパシタンスがかなり大きくなり得る。列導体の対を互いに隣接して設け、表示
素子電極の列を列導体対の両側に設け、一方の列の電極が一方の列導体によりア
ドレスされ、他方の列の電極が他方の列導体によりアドレスされる別のレイアウ
トの場合には、２つの列導体間の直接容量結合が生起し得る。このような間接又
は直接キャパシタンスの存在は、一つのグループの第１列導体の電圧が列駆動回
路の動作中に充電されるとき、その電圧変化をこのキャパシタンスを経て、先に
アドレスされたグループの最後の列導体に結合し得るので、前記最後の列導体に
設定された電圧を妨害することを意味する。その結果として各グループの最後の
列導体の電圧にエラーを生じ、表示画像内に可視垂直線を発生する。この問題は
、例えばＵＳ−Ａ−５６４１９４及びＥＰ−Ａ−０６１７３１０に開示されてい
る高アパーチュア形の表示装置において特に顕著である。このタイプの表示装置
では、表示素子電極が基板上のＴＦＴ及び行及び列アドレス導体群を具えるアク
ティブマトリクス回路を覆う絶縁層上に支持され、且つ実効アパーチュアを増大
するために表示素子電極の一部分が２つの隣り合う列アドレス導体（及び行アド
レス導体）とオーバラップするよう配置されている。このようなオーバラップの
結果として、列アドレス導体と表示素子電極の隣接部分との間にかなり大きなキ
ャパシタンスが存在する。列アドレス導体を表示素子電極に対して本発明のよう
に配置することにより、隣り合う列アドレス導体間の容量結合の程度が大きく減
少する。これらの高アパーチュア形の表示装置では、表示素子電極が絶縁層上に
、アクティブマトリクス回路と異なるレベルに支持されるので、列導体を表示素
子電極の下側に、この電極の縁のすぐ近くではなく縁の内側に、例えばほぼ中心
に配置することが容易にできる。
【０００８】 表示素子電極にＩＴＯのような透明導電材料を使用し透過モードで動作する表
示装置の場合には、行及び列導体が透明材料ではなく金属のような不透明材料か
らなるとき、電極の内側に列導体を設けることにより実効画素アパーチュアが減
少する。しかし、反射性表示素子電極を有する反射形表示装置の場合には、列導
体をこのように電極の下側に配置するとアパーチュアに何の影響も与えない。
【０００９】 既知の表示装置の隣り合う列の表示素子電極の間を延在する列アドレス導体は
、それらが金属からなる場合、遮光体としても作用し、金属行アドレス導体と相
俟って個々の表示素子を縁どる表示コントラスト向上用ブラックマトリクスを構
成する。本発明の表示装置の列アドレス導体はもはや表示素子列の間の空隙を占
めないため、これらの空隙を遮蔽して表示コントラストが低下するのを防止する
のが望ましい。好適実施例では、不透明材料の表示素子蓄積キャパシタ電極を用
いてこれらの空隙を遮蔽する。行メタライゼーション層又は他の層、例えば他の
基板上のブラックマトリクスを用いるような他の方法も可能である。
【００１０】 本発明は、マルチプレックス形ではないが、同様に一つの列導体と関連する出
力が、隣の列導体にデータ信号が供給される前又は供給中に、高インピーダンス
になるよう動作する列駆動回路を用いる表示装置においても同様な問題が生ずる
ので、このような表示装置にも有利に使用することができる。
【００１１】 （好適実施例の説明） 本発明アクティブマトリクス表示装置の実施例を添付図面を参照して、一例と
して以下に説明する。各図は一定の寸法比で描いてなく、所定の寸法を拡大し、
他の寸法を縮小してある。全図を通して同一又は類似の部分には同一の参照番号
を用いた。 図1は、液晶表示素子１０の行列アレイを具える通常の構成のアクティブマト
リクス液晶表示装置の簡略回路図を示す。各表示素子はスイッチングデバイスと
して作用する関連するＴＦＴ１２を具え、これらの表示素子は行及び列アドレス
導体群１４及び１６によりアドレスされる。ここには図を簡単とするために数個
の表示素子しか示してないが、実際には、数百行及び数百列の表示素子が存在し
得る。ＴＦＴ１２のドレインをそれぞれの行及び列アドレス導体の交点に隣接し
て位置する各自の表示素子電極１８に接続するとともに、各行の表示素子１０と
関連する全てのＴＦＴのゲートを同一の行アドレス導体に接続し、各列の表示素
子と関連する全てのＴＦＴのソースを同一の列アドレス導体１６に接続する。行
及び列アドレス導体群１４及び１６、ＴＦＴ１２、及び画素電極１８はすべて、
例えばガラス製の同一の絶縁基板２５上に支持され、種々の導電性、絶縁性及び
半導電性の層の堆積及びフォトリソグラフィパターニングを用いる既知の薄膜技
術を用いて同時に製造される。アレイ内の全ての表示素子に共通の連続透明電極
を支持する第２のガラス基板(図示せず)を基板２５から離して配置し、両基板を
表示素子アレイの周囲で封止するとともにスペーサで離間させて封止空間を形成
し、その中に液晶材料を封入する。各表示素子電極１８は共通電極の対向部分及
びそれらの間の液晶材料と一緒に光変調表示素子を構成する。
【００１２】 この装置の構造及び動作は、例えばＵＳ−Ａ−５１３０８２９に開示されてお
り、その内容がここに含まれているものとする。走査(ゲート)信号が行駆動回路
３０(例えばディジタルシフトレジスタを具える)により各行アドレス導体１４に
順に供給され、データ信号が列駆動回路３５により、ゲート信号と同期して、列
導体１６に供給される。各行導体にゲート信号が供給されると、この行導体に接
続されたＴＦＴ１２がターンオンして、それぞれの表示素子を関連する列導体に
存在するデータ信号のレベルに従って充電させる。一行の表示素子が各自の行ア
ドレス期間（例えば供給されるビデオ信号のライン期間に相当する）にアドレス
された後に、それらの関連するＴＦＴが、ゲート信号の終了時に、フィールド期
間の残部の期間中ターンオフして、これらの表示素子を電気的に絶縁し、供給電
荷を保持して表示出力をこれらの表示素子が次のフィールド期間において再びア
ドレスされるまで維持させる。
【００１３】 透過動作モードでは、表示素子電極１８はＩＴＯのような透明導電材料からな
り、各表示素子は、装置の一方の側、例えば基板２５にバックライトから供給し
得る光をデータ信号に従って変調するように作用し、アレイ内の全ての行の表示
素子をアドレスすることにより形成される表示画像を反対側から見ることができ
る。反射動作モードでは、表示素子電極１８は金属のような反射導電材料からな
り、装置の前方から共通電極を支持する基板を経て入射する光が各表示素子内の
ＬＣ材料により変調され、反射性表示素子電極で反射されて前記基板を経て前方
に戻され、それらの表示状態に応じて、装置の前方で見ることができる表示画像
を発生する。
【００１４】 アレイの典型的な部分内の表示素子電極及び行及び列アドレス導体の物理的配
置の一例を図２に図式的に示す。ＴＦＴ１２は図を明瞭にするために省略してあ
る。個々の表示素子電極１８をＰn,mで示し、ｎ及びｍはそれらの行及び列番号
を示す。従って、電極Ｐn,mは関連する行導体Ｒnと列導体Ｃmとによりアドレス
され、電極Ｐn,m+1は行導体Ｒnと列導体Ｃm+1とによりアドレスされ、電極Ｐn+1
,mは行導体Ｒn+1と列導体Ｃmとによりアドレスされ、以下同様である。ＴＦＴは
例えば当該表示素子と関連する行及び列導体の交点に隣接して位置する。
【００１５】 この特定の例では、表示装置構造は高アパーチュア形である。この目的のため
に、表示素子電極１８を、基板上に支持されたアドレス導体群及びＴＦＴを具え
るアクティブマトリクス回路上に配置された、窒化珪素のような絶縁材料層又は
ポリイミド又はレジストのような有機材料の絶縁材料層の上に支持するとともに
、図２に示すように、それらの対向する垂直縁（辺）において隣り合う列導体１
６と部分的にオーバラップするとともに、それらの上縁及び底縁において隣り合
う行導体１４と部分的にオーバラップするように延在させる。従って、各列導体
は２つの隣り合う表示素子列の間で表示素子電極の一部分とオーバラップするこ
と明らかである。各表示素子電極１８は絶縁層の下に位置する関連するＴＦＴの
ドレインに、絶縁層に形成した接点孔(図示せず)を経て接続される。各表示素子
電極１８は隣の電極から行及び列導体の上方で小さな空隙により分離される。こ
のタイプの構造の例はＵＳ−Ａ−５６４１９７４及びＥＰ−Ａ−０６１７３１０
に開示されており、詳細についてはこれらを参照されたい。
【００１６】 透過モードで動作し、アドレス導体が不透明金属からなるものとすると、表示
素子のアパーチュアは隣り合う行導体対及列導体対により限界される区域にほぼ
対応する。反射モードでは、アパーチュアは電極１８の面積に対応する。
【００１７】 この特定の表示装置では、更に、製造上及び簡単化の都合上、行及び列駆動回
路３０及び３５を、個別の構成素子として製造し、それらの出力を行及びアドレ
ス列導体に接続する電気相互接続手段を設ける必要がないように、表示素子、Ｔ
ＦＴ及び行及び列アドレス導体を具えるアクティブマトリクスアレイと同時に一
緒に、同一の薄膜技術を用いて基板２５上に集積化する。集積駆動回路は公知で
あり、それらの例が上述した文献に開示されている。通常、ポリシリコン技術が
使用されるが、場合によってはアモルファスシリコン技術を使用することもでき
る。集積列駆動回路３５に関しては、この回路は簡単なマルチプレックス回路の
形で与えられるのが最も普通である。これらの回路の一般的な動作は、アナログ
ビデオ情報を１以上のビデオ入力ラインから表示装置の１以上の列アドレス導体
の対応するグループに順次に転送するマルチプレックス技術に基づいている。ビ
デオ情報はマルチプレックススイッチを経て転送され、これらのスイッチはＮＭ
ＯＳ ＴＦＴ、ＰＭＯＳ ＴＦＴ又はＣＭＯＳ 転送ゲートからなるものとする
ことができる。それぞれの列導体と関連するマルチプレックス回路の出力を構成
するこれらのスイッチはグループ単位で駆動され、一つのグループのスイッチが
ターンオンされると、対応する列がそれぞれのビデオラインの電圧レベルに充電
される。これらのスイッチがターンオフされると、列導体上の電圧が列導体のキ
ャパシタンス及びこれらの列導体に接続し得る追加の蓄積キャパシタにより保持
される。１ビデオライン期間中に、各グループのマルチプレックススイッチが順
にターンオンされ、全ての列の表示素子がビデオ情報に従って充電される。
【００１８】 図３はマルチプレックス列駆動回路の一部分を簡略化した線図で示す。この比
較的簡単な例では、３つのビデオ入力ラインＶ１，Ｖ２及びＶ３が存在し、マル
チプレックススイッチ３６が３個一組のグループに配置され、それらの出力がそ
れぞれの連続する列アドレス導体に接続される。列駆動回路内の制御回路３７（
シフトレジスタを具え、マルチプレックス回路と一緒に基板２５上に集積しても
しなくても良い）は制御信号Ｇ１、Ｇ２、Ｇ３等を用いて各グループのマルチプ
レックススイッチを順次に選択するため、ビデオライン期間の終了時に、アレイ
内の全ての列が充電される。Ｇ１が高レベルになると、最初の３つのマルチプレ
クサスイッチ３５が閉じ、最初の３列Ｓ１，Ｓ２及びＳ３がビデオラインＶ１，
Ｖ２及びＶ３の電圧レベルにそれぞれ充電される。Ｇ１が低レベルになると、最
初の３つのマルチプレクサスイッチが開き、列Ｓ１，Ｓ２及びＳ３がビデオライ
ンから切離される。このときこれらの列の電圧は列キャパシタンスに保持される
。次に、制御信号Ｇ２が高レベルになると、第２グループの３つの列Ｓ４，Ｓ５
及びＳ６がこのときビデオラインに存在する電圧に充電される。マルチプレクサ
回路の動作はこのように続き、各グループの列が連続的に充電され、最終的にア
レイ内の全ての列導体が充電される。
【００１９】 マルチプレックス列駆動回路を用いるこの既知のタイプの表示装置の動作では
、規則正しい間隔の可視垂直線の形態の表示アーチファクトを生ずる問題がある
。これらのアーチファクトは、列駆動回路の動作状態において電圧が特定の列導
体に反意図的に容量的に結合され、これらの列導体と関連する表示素子の電圧、
従ってそれらの出力輝度にエラーを生ずることにより発生する。特に、このよう
な容量結合は、この慣例の表示素子の構成では列アドレス導体１６が表示素子電
極１８の隣り合う列の間を通ることに起因する。その結果として、列アドレス導
体と隣り合う表示素子電極との間にかなりのキャパシタンスが存在する。これは
、特に、表示素子電極が列導体と部分的にオーバラップする高アパーチュア形の
表示素子レイアウトの場合である。
【００２０】 この不所望な効果を、更に、アレイ内の少数の表示素子に対する近似等価回路
を示す図４について説明するとともに、図３の回路の動作状態における所定の電
圧波形の例を示す図５について説明する。この表示装置の各表示素子は多数のキ
ャパシタンスを含み、それらのいくつかが図４に示されている。Ｃ１ 及びＣ２ は表示素子電極１８と２つの隣り合う列導体１６との間のキャパシタンスを表わ
す。Ｃ３は表示素子キャパシタンスを表わし、このキャパシタンスは液晶キャパ
シタンスと表示素子蓄積キャパシタの組合せとすることができる。Ｃ４は列導体
のキャパシタンスを表わし、このキャパシタンスは列導体と行導体との間のキャ
パシタンスと、列導体と表示アレイの共通電極との間のキャパシタンスとを含む
。他のキャパシタンスも存在し、上記の効果に寄与し得るが、明瞭のため図４か
ら省略されている。
【００２１】 列電圧エラーのソースは例えば列導体Ｓ２におけるビデオ情報の変化の影響を
考察することにより明らかになる。この電圧変化はキャパシタＣ２を経て表示素
子キャパシタＣ３に結合され、表示素子電圧に変化を生ぜしめる。列導体Ｓ１の
電圧が列駆動回路により維持されていない場合、即ち関連する列駆動出力が高イ
ンピーダンスであり、列導体Ｓ１がフローティングである場合には、この表示素
子電圧の変化が更にキャパシタＣ１を経て列導体Ｓ１に結合され得る。この、一
つの列導体から隣の列導体への電圧変化の結合は結合係数Ｋcにより示すことが
できる。第１の列導体の電圧がΔＶだけ変化すると、この電圧変化により第２の
列導体に発生する電圧変化はＫcΔＶで与えられる。
【００２２】 この効果は更に図３及び図５を参照して説明することもできる。ここでは説明
を簡単とするために、表示アレイは均一領域、例えば灰色領域を表示するように
駆動され、且つビデオ情報駆動電圧の極性の行反転が使用されるとともに、列駆
動回路３５が３つのビデオ入力ラインを有するものとする。同様の効果が他の反
転方法に対しても、異なる数のビデオ入力ラインを有する回路に対しても、表示
ビデオ情報がもっと複雑である場合にも発生する。図５において、Ｇ１，Ｇ２及
びＧ３はグループマルチプレクサスイッチ３６に供給される制御波形であり、こ
れらの制御波形はこれらのスイッチをターンオンする電圧信号を含む。Ｓ１−Ｓ
９は最初の９本の列導体に現われる電圧波形である。表示装置は均一灰色領域を
表示するので、３つのビデオラインＶ１−Ｖ３に供給される電圧波形は図５に示
すように同一である。これらの信号の極性は各ビデオライン周期（Ｔl）後ごと
に反転する。列駆動回路内の制御回路３７が制御信号Ｇ１，Ｇ２及びＧ３を用い
て各グループのマルチプレクサスイッチを選択して、ビデオライン周期Ｔlの終
了時に表示装置内の全ての列が充電されるようにする。Ｇ１が高レベルになると
、最初の３つのマルチプレクサスイッチ３６が閉じ、第１グループの３つの列導
体Ｓ１，Ｓ２及びＳ３がそれぞれのビデオラインの電圧レベルに充電される。Ｇ
１が低レベルに戻ると、列Ｓ１，Ｓ２及びＳ３と関連する駆動回路出力が高イン
ピーダンスになる。その直後にＧ２が高レベルになって第２グループが選択され
ると、このとき列導体Ｓ４の電圧が変化するので、この変化が第３列の表示素子
の表示素子電極（図３にノードp3で示す）に減衰された振幅で結合される。この
表示素子電圧の変化は、更に、先にアドレスされたグループ内の列導体Ｓ３に結
合される。これは、この導体がこのときビデオラインから切離されているためで
ある。その結果として、図５のＳ３に対する電圧波形に示すように、列電圧にエ
ラーが生ずる。この電圧変化は更に表示素子ノードp2を経て列導体Ｓ２にも結合
され、次いでノードP1を経て列導体Ｓ１にも結合される。しかし、結合される信
号の大きさは各結合段ごとに係数Ｋcだけ減少する。これがため、表示画像の均
一性に最も重大なのは列導体Ｓ３の電圧のエラーである。
【００２３】 第２グループの３つの列の充電が終了すると、信号Ｇ２が低レベルになり、第
２グループのマルチプレクサスイッチがターンオフする。Ｇ３が高レベルになっ
て第３グループの列が充電されると、列導体Ｓ７の電圧の変化が列導体Ｓ６に結
合され、列導体Ｓ６の電圧にエラーを生ずる。この効果はアレイ内の各グループ
の列に対し同様に生じるため、一般に、各マルチプレクサグループの最終列が大
きな電圧エラーを受ける。一種のクロストークであるこのエラーは、表示画像内
にマルチプレクサグループの幅に対応するピッチの可視垂直線として現われる。
列駆動回路３５が、例えば単一のビデオラインを有する場合には、前記影響は分
離された垂直線として現われないで、一表示素子から隣の表示素子へのビデオ情
報のクロストークとして現われる。
【００２４】 これらの表示アーチファクトを除去又は少なくともかなり減少させるために、
本発明では表示素子電極に対する列アドレス導体の位置を変更する。図６は、本
発明表示装置の一実施例の表示素子アレイの主要部分内の表示素子のレイアウト
を線図的に示す。この図を図２と比較すると、列アドレス導体１６はもはや表示
素子電極１８の隣り合う列の間を通さないで、関連する表示素子電極の側縁から
これらの電極の中心の方へ離して位置させる。このようにすると、各列アドレス
導体１６は関連する表示素子電極の列の中心軸、即ち中央に沿って、又は近接し
てこれらの電極の垂直側縁と平行に垂直方向に（列方向に）延在する。ここでも
、実際にはＴＦＴが行及び列導体の交点の近くにおいてそれぞれの表示素子電極
の下側に配置されているが図を明瞭にするために省略されている。電極１８に対
する列電極１６のこの変更配置は、電極１８がアドレス導体群及びＴＦＴより高
いレベルに物理的に設けられ、且つこれらの素子を覆う絶縁層の上に支持される
ことを考えると、達成が簡単である。従来と同様に、各電極１８を隣り合う行導
体１４と部分的にオーバラップさせて増大したアパーチュアを得る。同一行内の
隣り合う電極の対向する垂直縁の間の空隙は従来と同一のままにすることができ
る。
【００２５】 図７は代表的な表示素子１０を具える表示装置の一部分の行方向の断面図であ
り、表示素子電極は関連するＴＦＴ１２、列導体１６及び行導体（見えない）を
具えるアクティブマトリクス回路を覆う絶縁中間層２８上に支持され、中間層２
８に形成された接点孔を経てＴＦＴのドレインに接続されることを示している。
【００２６】 このような列導体の位置変更はＣ２（図４）の値を大きく減少する効果を奏す
る。列導体を電極の中心近くに位置させる結果として、表示素子電極と隣の列導
体との間のキャパシタンスＣ２が大きく減少する。表示素子電極とそれ自身の列
導体との間のキャパシタンスＣ１は不変のままにするができ、またレイアウトの
詳細に応じて増大させることもできる。キャパシタンスＣ１ 及びＣ２ は一つの
列から隣の列への信号の結合路を与えるので、その結合度はＣ１ 及びＣ２ の値
に依存し、この構成により達成されるキャパシタンスＣ２の大幅な減少は結合度
の著しい減少をもたらし、従って上述した不所望なアーチファクトの著しい軽減
又は除去により表示画質の著しい改善をもたらす。
【００２７】 最適な利点を得るには、列導体をその関連する列の電極１８の中心に沿って延
在させて両隣の列の電極からできるだけ遠く離れるようにするのが好ましい。し
かし、ある程度の利点を得るには、列電極を中心から離すも依然として電極の垂
直縁の内側に位置するように配置することもできる。例えば、水平走査方向が左
から右に固定されている場合には、列導体を次にアドレスされる表示素子電極列
から更に遠く離れて位置するように中心垂直軸の左側に位置させることができる
。何らかの理由のために、例えばＴＦＴを表示素子列の中心線から離して位置さ
せるのが望ましい場合には、列導体を列内の隣り合う表示素子電極の間の空間内
でＴＦＴと接続するように導くことができる。構成の容易化のためには全ての列
導体を表示素子電極列に対し同一に位置させるのが好ましいが、各グループの最
終列導体、例えばＳ３はその列内の表示素子電極の中心の左側に配置してこの列
内の表示素子に対するＣ２の値を更に減少させることができる。
【００２８】 図６を再び参照し、図２の構成と比較すると、行内の隣り合う電極１８の対向
する垂直縁の間の空隙は、列導体１６が不透明材料からなるものとしても、列導
体１６により遮蔽されずに開いたままであることが認められる。表示のコントラ
ストの低下を避けるために、これらの空隙をふさぐのが望ましい。ＴＦＴ ＬＣ
表示装置では、各表示素子ごとに、例えば図１に破線２９で示すように、表示素
子キャパシタンスと並列に接続された蓄積キャパシタを設けるのが通例であり、
この目的を達成する一つの簡単な方法は、図８に示すように、このような蓄積キ
ャパシタをアレイ内の表示素子に設けるときに、蓄積キャパシタ電極を用いてこ
れらの空隙を遮蔽するものである。図８につき説明すると、図８の構造は、列方
向に延在する不透明（金属）電極４０が設けられ、これらの電極の各々が絶縁層
の下において隣り合う列導体１６の対の間のほぼ中央に位置するとともに隣り合
う電極１８の列の間の空隙の真下に位置する点を除いて、基本的には図６に示す
ものと同一である。電極４０の各々は電極１８の重複縁部と、それらの間の絶縁
層部分とともに各ＬＣ表示素子キャパシタンスと並列の蓄積キャパシタを形成し
、各表示素子に蓄積された電圧の維持を援助する。この目的のための電極４０は
固定の電位に維持され、従って不所望な容量性結合効果に寄与しない。
【００２９】 これらの空隙を遮蔽するために行導体メタライゼーション層又は他の層を使用
する等の他の方法を使用することもできる。 列アドレス導体１６が金属からなる場合には、これらの列導体を表示素子電極
の側縁の内側に配置すると、表示装置が透過モードで動作する場合には表示素子
のアパーチュアがある程度減少する。導体をＩＴＯのような透明導電材料で形成
すれば、アパーチュアは事実上不変である。反射モードで動作する表示装置に対
してはこのような列導体の配置はアパーチュアに何の影響も与えない。
【００３０】 カラー表示装置では、カラーフィルタ素子が慣例の方法で他の基板上に支持さ
れ、この場合にはビデオ入力ラインＶ１，Ｖ２及びＶ３が各別の色、赤、緑及び
青のビデオ情報成分を搬送し、アレイ内の隣接する列が赤、緑及び青情報を表示
するように構成される。
【００３１】 本発明は、表示素子電極が絶縁層上に、アクティブマトリクス回路の上方に支
持された一種の表示装置構造に関連して説明したが、例えばＵＳ−Ａ−５１３０
８２９に記載されているような、電極１８がＴＦＴ及びアドレス導体群と同一の
レベルに、横方向に配置された他のタイプの表示装置構造にも適用することがで
きる。
【００３２】 ビデオ信号をビデオ入力ライン（例えばＶ１，Ｖ２及びＶ３）に供給する列駆
動回路の部分及び制御信号Ｇ１，Ｇ２及びＧ３等をマルチプレクサスイッチに供
給する制御回路３７は基板２５上に集積しないで、別個に形成し、基板上のマル
チプレックス回路に接続することもできる。
【００３３】 更に、少なくとも列駆動回路のマルチプレックス回路はアクティブマトリクス
回路と同一の基板上に完全に集積するのが特に好都合であるが、列駆動回路のこ
の部分及び同様に行駆動回路は個別の素子として製造し、例えばチップオングラ
ス技術を用いてアクティブマトリクス回路と電気的に相互接続することができる
こと勿論である。
【００３４】 以上の説明を読めば、他の種々の変更が当業者に明かである。このような変更
はアクティブマトリクスＬＣ表示装置及びその構成部分の分野において既知であ
ってここに記載した特徴の代わりに使用し得る、又は加えて使用し得る他の特徴
も含むことができる。
【図面の簡単な説明】
【図１】 アクティブマトリクスＬＣ表示装置の簡略回路図である。
【図２】 高アパーチュア形の既知のアクティブマトリクスＬＣ表示装置の典型
的な部分における表示素子電極及び行及び列アドレス導体のレイアウトを線図的
に示す。
【図３】 図１の表示装置の列駆動回路及び表示素子アレイの一部分の回路を線
図的に示す。
【図４】 図１の表示装置の表示素子アレイの一部分の等価回路を示す。
【図５】 図１の表示装置の動作状態における代表的な駆動波形を示す。
【図６】 本発明表示装置の第１の実施例に基づく表示素子電極及び行及び列ア
ドレス導体の配置を線図的に示す。
【図７】 図６の表示装置の一部分の略断面図である。
【図８】 本発明表示装置の第２の実施例に基づく表示素子電極、行及び列アド
レス導体及び蓄積キャパシタ電極の配置を線図的に示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６４２ ６４２Ａ 3/36 3/36 (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 2H092 GA17 GA25 GA29 GA59 JA26 JB07 JB33 JB54 JB56 JB62 JB69 NA01 NA07 NA23 PA06 PA09 2H093 NA16 NA43 NC12 NC16 NC34 NC35 ND15 ND22 ND36 NE03 5C006 BB16 BC03 BC06 BC12 BC20 EB05 FA22 5C080 AA10 BB05 DD05 EE28 FF11 JJ03 JJ04 JJ05 5C094 AA09 AA48 AA53 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA07 EA10 EB02 FA01 FB12 FB15

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 液晶表示素子の行列アレイを具え、各表示素子は関連するスイッ
    チングデバイスに接続された表示素子電極を具え、更にこれらの表示素子に接続
    され、これらの表示素子に選択信号及びデータ信号を供給する行及び列アドレス
    導体群と、選択信号を行アドレス導体群に供給する行駆動回路と、それぞれの出
    力からデータ信号を列アドレス導体群に供給する回路であって、一つの列アドレ
    ス導体と関連するその出力が、隣の列アドレス導体にデータ信号を供給する前又
    は間、高インピーダンスになるように動作する列駆動回路とを具えるアクティブ
    マトリクス液晶表示装置において、表示素子と関連する列アドレス導体がその表
    示素子電極の縁の内側に位置するように配置されていることを特徴とするアクテ
    ィブマトリクス表示装置。
  2. 【請求項２】 列アドレス導体が表示素子電極の中心近くに位置することを特徴
    とする請求項１記載のアクティブマトリクス表示装置。
  3. 【請求項３】 表示素子電極がアドレス導体群を覆う絶縁層上に支持されている
    ことを特徴とする請求項１又は２記載のアクティブマトリクス表示装置。
  4. 【請求項４】 列駆動回路が表示素子電極のアレイ及びアドレス導体群を支持す
    る基板上に集積されたマルチプレックス回路を具えることを特徴とする請求項１
    記載のアクティブマトリクス表示装置。
  5. 【請求項５】 隣り合う表示素子電極列の間の空隙が不透明材料で遮蔽されてい
    ることを特徴とする請求項１、２又は３に記載のアクティブマトリクス表示装置
    。
  6. 【請求項６】 前記空隙の各々を遮蔽する不透明材料が、列内の表示素子電極と
    部分的に重なり合い、これと相俟って該表示素子列に対し蓄積キャパシタを構成
    する金属電極であることを特徴とする請求項５記載のアクティブマトリクス表示
    装置。
JP2000585713A 1998-11-27 1999-11-10 アクティブマトリクス液晶表示装置 Pending JP2002531876A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9825868.4A GB9825868D0 (en) 1998-11-27 1998-11-27 Active matrix liquid crystal display devices
GB9825868.4 1998-11-27
PCT/EP1999/008634 WO2000033133A1 (en) 1998-11-27 1999-11-10 Active matrix liquid crystal display devices

Publications (1)

Publication Number Publication Date
JP2002531876A true JP2002531876A (ja) 2002-09-24

Family

ID=10843050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000585713A Pending JP2002531876A (ja) 1998-11-27 1999-11-10 アクティブマトリクス液晶表示装置

Country Status (7)

Country Link
US (1) US6411272B1 (ja)
EP (1) EP1049955B1 (ja)
JP (1) JP2002531876A (ja)
KR (1) KR100655773B1 (ja)
DE (1) DE69937945T2 (ja)
GB (1) GB9825868D0 (ja)
WO (1) WO2000033133A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316590A (ja) * 2006-03-16 2007-12-06 Au Optronics Corp ピクセル構造および液晶ディスプレイパネル

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE302429T1 (de) * 2000-03-14 2005-09-15 Koninkl Philips Electronics Nv Flüssigkristallanzeigevorrichtung mit mitteln zur temperaturkompensation der betriebsspannung
GB0014074D0 (en) * 2000-06-10 2000-08-02 Koninkl Philips Electronics Nv Active matrix array devices
AU2002354445A1 (en) * 2001-12-07 2003-06-17 Sharp Kabushiki Kaisha Display apparatus using bidirectional two-terminal element and display apparatus manufacturing method
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
US7265299B2 (en) * 2004-03-04 2007-09-04 Au Optronics Corporation Method for reducing voltage drop across metal lines of electroluminescence display devices
US7057786B2 (en) * 2004-05-10 2006-06-06 Ciencia, Inc. Electro-optic array interface
US6982819B2 (en) * 2004-05-10 2006-01-03 Ciencia, Inc. Electro-optic array interface
FR2890759B1 (fr) * 2005-09-09 2007-11-02 Thales Sa Afficheur matriciel a cristaux liquides du type a matrice active
TWI524324B (zh) * 2014-01-28 2016-03-01 友達光電股份有限公司 液晶顯示器
CN107195280B (zh) * 2017-07-31 2020-12-29 京东方科技集团股份有限公司 一种像素电压补偿方法、像素电压补偿系统和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255339A (ja) * 1988-08-22 1990-02-23 Matsushita Electric Ind Co Ltd 反射型アクティブマトリックスアレイ
JPH06308533A (ja) * 1993-04-22 1994-11-04 Nec Corp 液晶表示装置
JPH0922024A (ja) * 1995-07-07 1997-01-21 Sony Corp 液晶表示装置
JPH09101532A (ja) * 1995-10-06 1997-04-15 Denso Corp 反射型液晶表示装置
JPH1096926A (ja) * 1996-09-20 1998-04-14 Sanyo Electric Co Ltd 液晶表示装置
JPH10253988A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8602698A (nl) * 1986-10-28 1988-05-16 Philips Nv Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze.
GB2245741A (en) 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
JP2812851B2 (ja) 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
US6100951A (en) * 1996-09-30 2000-08-08 U.S. Philips Corporation Thin-film switching elements for electronic devices and a method of manufacturing the same
US5808706A (en) * 1997-03-19 1998-09-15 Samsung Electronics Co., Ltd. Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
GB9825314D0 (en) * 1998-11-20 1999-01-13 Koninkl Philips Electronics Nv Active matrix liquid crystal display devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0255339A (ja) * 1988-08-22 1990-02-23 Matsushita Electric Ind Co Ltd 反射型アクティブマトリックスアレイ
JPH06308533A (ja) * 1993-04-22 1994-11-04 Nec Corp 液晶表示装置
JPH0922024A (ja) * 1995-07-07 1997-01-21 Sony Corp 液晶表示装置
JPH09101532A (ja) * 1995-10-06 1997-04-15 Denso Corp 反射型液晶表示装置
JPH1096926A (ja) * 1996-09-20 1998-04-14 Sanyo Electric Co Ltd 液晶表示装置
JPH10253988A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007316590A (ja) * 2006-03-16 2007-12-06 Au Optronics Corp ピクセル構造および液晶ディスプレイパネル
JP4690349B2 (ja) * 2006-03-16 2011-06-01 友▲達▼光電股▲ふん▼有限公司 ピクセル構造および液晶ディスプレイパネル

Also Published As

Publication number Publication date
DE69937945D1 (de) 2008-02-21
KR100655773B1 (ko) 2006-12-12
DE69937945T2 (de) 2009-01-02
EP1049955B1 (en) 2008-01-09
US6411272B1 (en) 2002-06-25
EP1049955A1 (en) 2000-11-08
GB9825868D0 (en) 1999-01-20
KR20010034373A (ko) 2001-04-25
WO2000033133A1 (en) 2000-06-08

Similar Documents

Publication Publication Date Title
US5491347A (en) Thin-film structure with dense array of binary control units for presenting images
US6703994B2 (en) Active matrix array devices
KR100654120B1 (ko) 전기광학장치 및 전자기기
KR100628937B1 (ko) 능동 매트릭스 액정 디스플레이 장치
JPH04233516A (ja) アクティブマトリクス液晶表示装置
JP4635139B2 (ja) 能動マトリックス液晶ディスプレイデバイス
JP2002531876A (ja) アクティブマトリクス液晶表示装置
KR20090069218A (ko) 액티브 매트릭스 디스플레이용 화소 설계
EP1116207B1 (en) Driving of data lines in active matrix liquid crystal display
EP1116209A1 (en) Active matrix array devices with reduced non-uniformities across multiplexed electrode groups
KR100686503B1 (ko) 전기 광학 장치 및 전자기기
US6191830B1 (en) Electro-optical display having split storage capacitor structure for series capacitance
JP2003308055A (ja) 走査信号線駆動回路及び画像表示装置
KR20010033795A (ko) 액정표시장치
JP3411496B2 (ja) 画像表示装置
JPH05273593A (ja) 液晶表示装置
WO2001018780A1 (en) Active matrix liquid crystal display devices
JPH0359594A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427