JPS62191832A - 駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の分野〕 本発明は、光学変調素子、特に強誘電性液晶素子の駆動
装置に関するものである。

〔従来技術〕

フラット舎パネル彎ディスプレイーデバイスの開発は、
現在世界中で活発に行なわれている。、その中でも、液
晶を用いたディスプレイは１小規模な分野では、完全に
社会に定着したと考えられるが、ＣＲＴに置き替わりう
るような高解像度をもち、しかも、大画面のものは。

従来の液晶方式（例えばＴＮやＤＳＭなど）では非常に
困難であった。

この様な、液晶素子の欠点を改善するものとして、双安
定性を有する液晶素子の使用が、クラーク（ｃ１ａｒｋ
）およびラガウエル（Ｌａｇｓ　ｒｗａ　１１）により
提案されている（特開昭５６−１０７２１６号公報、米
国特許第４３６７９２４号明細書等）、双安定性を有す
る液晶としては、一般に、カイラルスメクチックＣ相（
ＳｍＣ１″）又はＨ相（ＳｍＨ”　）を有する強誘電性
液晶が用いられる。この液晶は電界に対して第１の光学
的安定状態と第２の光学安定状態からなる双安定状態を
有し、従って前述のＴＮ型の液晶素子とは異なり、例え
ば一方の電界ベクトルに対して第１の光学的安定状態に
液晶が配向し、他方の電界ベクトルに対しては第２の光
学的安定状態に液晶が配向される。またこの型の液晶は
、加えられる電界に応答して、極めて速やかに上記２つ
の安定状態のいずれかを取り、且つ電界の印加のないと
きはその状態を維持する性質を有する。このような性質
を利用することにより、上述した従来のＴＮ型素子の問
題点の多くに対して、かなり木質的な改善が得られる。

〔発明が解決しようとする問題点〕

強誘電性液晶素子は、英国公開明細書第２１４１２７９
号公報などに開示されている様に、１択的に正極性の電
圧信号と負極性の電圧信号を画素毎に印加することによ
ってスイッチングすることができるが、このために信号
電極群への書込み信号が同一の走査位相内に正極性信号
と負極性信号を有している。

従って、一般に強誘電性液晶素子の駆動回路は、従来の
ＴＮ型液晶素子の駆動回路と比較して複雑な回路構成を
必要としているため、数多くのＩＣ回路を必要とし、さ
らに駆動用ＩＣ回路の数が多くなることから、これと強
誘電性液晶素子との接続点数も多くなり、高価なものと
なる傾向があった。

〔問題点を解決するための手段〕及び〔作用〕本発明の
目的は、前述の欠点を解消した駆動装置、特に強誘電性
液晶素子に適した簡略な回路構成の駆動装置を提供する
ことにある。

すなわち、本発明は電界に対して第１の安定状態と第２
の安定状態を示す光学変調物質を備えた素子に接続され
た走査側駆動回路と信号側駆動回路とを有する駆動装置
において、前記信号側駆動回路が。

（ｉ）（ａ、）走査信号と同期して印加させる第１の電
圧信号であって、基準電位に対して一方の極性をもつ第
１の電圧信号を発生させる第１の信号発生回路及び（ｂ
、）走査信号と同期して印加させる第２の電圧信号であ
って、基準電位に対して他方の極性をもつ第２の電圧信
号を発生させる第２の信号発生回路を有する駆動信号発
生部。

（ｉｉ）（ａ、）直列−並列変換回路及び（ｂ、）複数
のスイッチング素子を複数のブロックに分割し、各ブロ
ック毎のスイッチング素子をコントロール線で共通に接
続した回路であって、前記直列−並列変換回路からの出
力信号を各ブロック毎に振り分けるマトリクス回路を有
するタイミング信号発生部。

（ｉｉ）タイミング信号発生部からの信号に応じて前記
第１の電圧信号と第２の電圧信号を切り替えて、信号電
極群に選択的に第１の電圧信号と第２の電圧信号を印加
する切り替え回路部と。

を有している駆動装置に特徴を有している。

〔実施例〕

以下１本発明の実施例を図面に従って説明する。

本発明の駆動法で用いる光学変調物質としては、加えら
れる電界に応じて少なくとも第１の光学的安定状態（例
えば明状態を形成するものとする）と第２の光学的安定
状態（例えば暗状態を形成するものとする）とのいずれ
かを取る、すなわち電界に対する双安定状態を有する物
質、特にこのような性質を有する液晶が用いられる。

本発明の駆動法で用いる事ができる双安定性を有する液
晶としては、強誘電性を有するカイラルスメクチック液
晶が最も好ましく、そのうちカイラルスメクチックＣ相
（ＳｍＣ’）、Ｈ相（ＳｍＨ’）　、Ｉ相（ＳｍＩ’）
、Ｆ相（ＳｍＦ’）やＧ相（ＳｍＣ’）の液晶が適して
いる。この強誘電性液晶については、°４ルΦジュルナ
ール・師フイジイク・ルーチル（”ＬＥＪＯＵＲＮＡＬ
　　ＤＥ　　ＰＨＹＳＩＱＵＥ　　ＬＥＴＴＥＲ”）第
３６巻（Ｌ−６９）１９７５年の［フェロエレクトリッ
ク・リキッド・クリスタルスＪ　　（ｒＦｅｒｒｏｅ　
１ｅｃｔｒｉｃ　　Ｌｉｇｕｉｄ　　Ｃｒｙｓｔａｌｓ
’）；　“アプライド拳フイジイツクス・レターズ（”
Ａｐｐｌｉｅｄ　　　Ｐｈｙｓｉｃｓ　　　Ｌｅｔｔｅ
ｒｓ”）第３６巻、第１１号、１９８０年の「サブミク
ロ・セカンド・バイスティプル・エレクトロオプティッ
ク・スイッチング・イン・リキッド・クリスタルスＪ　
　（ｒｓｕｂｍｉｃｒｏ　　５ｅｃｏｎｄ　　Ｂ１５ｔ
ａｂｌｅ　　Ｅｌｅｃｔｒｏｏｐｔｉｃ　　Ｓｗｉｔｃ
ｈｉｎｇｉｎ　　Ｌｉｑｕｉｄ　　Ｃｒｙｓｔａｌｇ」
）；°“固体物理”上６　（１４１）１９８１　ｒ液晶
」等に記載されており、本発明ではこれらに開始された
強誘電性液晶を用いることができる。

より具体的には、本発明法に用いられる強誘電性液晶化
合物の例としては、デシロキシベンジリデン−ｙ−アミ
ノ−２−メチルブチルシンナメート（ＤＯＢＡＭＢＣ）
、ヘキシルオキシベンジリデン−ｙ−アミノ−クロロプ
ロピルシンナメート　（ＨＯＢＡＣＰＣ）および４−〇
−（２−メチル）−ブチルレゾルシリチン−４′−オク
チルアニリン（ＭＢＲＡ８）等が挙げられる。

これらの材料を用いて、素子を構成する場合、液晶化合
物がＳｍＣ″、ＳｍＨ’、ＳｍＩ’　、ＳｍＦ’　、Ｓ
ｍＧ″となるような温度状態に保持する為、必要に応じ
て素子をヒーターが埋めｊ♂まれた銅ブロック等により
支持することができる。

第１２図は、強誘電性液晶セルの例を模式的に描いたも
のである。１ｌｌａと１１１ｂは、Ｉｎ２Ｏ３、Ｓ　ｎ
０２やＩＴＯ（インジウム−ティン−オキサイド）等の
透明ＴｒＬ極がコートされた基板（ガラス板）であり、
その間に液晶分子層１１２がガラス面に爪直になるよう
配向したＳｍＣ’相の液晶が封入されている。太線で示
した線１１３が液晶分子を表わしており、この液晶分子
１１３は、その分子に直交した方向に双極子モーメント
ＣＰ上）１１４を有している。基板１１１ａと１ｌｌｂ
上の電極間に一定の閾値以上の電圧を印加すると、液晶
分子１１３のらせん構造がほどけ、双極子モーメント（
Ｐ上）１１４はすべて電界方向に向くよう、液晶分子１
１３の配向方向を変えることができる。液晶分子１１３
は細長い形状を有しており、その長軸方向と短軸方向で
屈折率異方性を示し、従って例えばガラス面の上下に互
いにクロスニコルの位置関係に配置した偏光子を置けば
、電圧印加極性によって光学特性が変わる液晶光学変調
素子となることは、容易に理解される。さらに液晶セル
の厚さを充分に薄くした場合（例えば１浜）には、第１
３図に示すように電界を印加していない状態でも液晶分
子のらせん構造が消失しく非らせん構造）、その双極子
モーメントＰａ又はｐｂは上向き（１２４ａ）又は下向
き（１１４ｂ）のどちらかの配向状態をとる。このよう
なセルに第１３図に示す如く一定の閾値以上の極性の異
なる電界ＥａはＥｂを付与すると、双極子モーメント電
界Ｅａ又はＥｂの電界ベクトルに対応して上向き１２４
ａ又は下向き１２４ｂと向きを変え、それに応じて液晶
分子は第１の安定状態１２３ａ　（明状態）か或いは第
２の安定状態１２３ｂ　（暗状態）の何れか一方に配向
する。

この様な強誘電性液晶を光学変調素子として用いること
の利点を２つある。第１に応答速度が極めて速いこと、
第２に液晶分子の配向が双安定性を有することである。

第２の点を例えば第１２図によって説明すると、電界Ｅ
ａを印加すると液晶分子は第１の安定状態１２３ａに配
向するが、この状態は電界を切ってもこの第１の安定状
％　ｌ　２３　ａが維持され、又、逆向きの電界Ｅｂを
印加すると、液晶分子は第２の安定状態１２３ｂに配向
してその分子の向きを変えるが、やはり電界を切っても
この状態に保ち、それぞれの安定状態でメモリー機能を
有している。又、与える電界Ｅａが一定の閾値を越えな
い限りそれぞれの配向状態にやはり維持されている。こ
のような応答速度の速さと、双安定性が有効に実現され
るには、セルとしては出来るだけ薄い方が好ましく、一
般的には０．５ｗ〜２０μ、特に１に〜５ルが適してい
る。この種の強１誘電性液晶を用いたマトリクス電極構
造を有する液晶−電気光学装置は、例えばクラークとラ
ガバルにより、米国特許第４３６７９２４号明細書で提
案されている。

第１図は、強誘電性液晶素子の駆動装置を示すブロック
図である。すなわち５強誘電性液晶パネル１１の駆動部
は、走査側駆動回路１２と信号側駆動回路１３が設けら
れ、走査側駆動回路１２はｉ３図に示す走査信号ｓ　１
　、　ｓ２゜−一一一一一を出力し、信号側駆動回路１
３は第３図に示す情報信号Ｄ１、Ｄ　２−−−−−一を
出力することができる。この走査側駆動回路１２と信号
側駆動回路１３は、それぞれアドレス・デコーダ１４に
よってそのアドレスが決定され己。又、コラム・データ
１６はＣＰＵ１５によって制御されて、信号側駆動回路
１３に出力する。

第２図は中間に光学変調物質として強誘電性液晶化合物
が挟まれたマトリクス電極構造を有するパネル２１の模
式図である。２２は走査電極群でありＳＬからＳｍまで
のｍ木、２３は信号電極群でありＤｌからＤｎまでのｎ
木のマトリクスとなっている。走査電極群１２はＳｔか
らＳ２、Ｓ　３−−−−−−Ｓ　ｍと順次選択される。

また、各走査信号が選択されたとき信号電極群１３のＤ
ｌからＤｎには映像情報に応じた信号が出力される。今
例として第２図で５１とＤｉの交点の画素を強誘電性液
晶の第２の安定状態に基づく表示状態である「黒」　（
図中“Ｂ　”に相当）、ＳｌとＤ２の交点の画素を強誘
電性液晶の第１の安定状態に基づく表示状態である「白
」　（図中の“Ｗ”に相当）、またＳ２−ＤＩ交点及び
Ｓ２−Ｄ２交点を共に「黒」とした場合のＳｌ、Ｓ２、
Ｄｌ、Ｄ２の信号を第３図に示す、第３図から明らかな
様に１選択された走査線Ｓ１Ｆの画素に時間１−２−３
の内、時間２で黒信号Ｂと白信号Ｗが信号電極群２３か
ら選択的に印加されて、ｌ走査線Ｓｌ上の画素への書込
みが完了する２時間１では、走査線５ｔ）＝（７）全画
素に第１の閾（ｒ１電圧Ｖｔｈ１を越える３■が印加さ
れて、全画素が強誘電性液晶の第１の安定状態に基づく
「白」の表示状態とされ１時間２で忠信りＢが印加され
た画素には第２の閾値電圧Ｖｔｈ２を越える一３Ｖが印
加されて強誘電性液晶の第２の安定状態に基づく「黒」
の表示状態に反転し、一方向信号Ｗが印加された画素に
は第２の閾値電圧Ｖｔ　ｈ２以下の一■が印加されて時
間１での「白」の表示状態がそのまま保持される。又１
時間３で印加される±Ｖの信号は、時間２で書込まれた
画素の表示状態を換えない信号で、１つの画素に連続し
て印加された情報信号（例えば１つの画素に信号電極か
ら連続して白信号Ｗが印加される場合）によって惹起こ
るクロストーク発生を防止することができる。この際、
時間３で印加する信号は、時間２で印加する信号の逆極
性信号（基準電位に対して）とすることが好ましい。

従って、前述した時間２で１ラインの画素の書込み状態
が決定され、この時間２を含む時間１−２−３を行毎に
順次行なうことによって１画面の書込みを行なうことが
できる。又１強誘電性液晶の第１の安定状態（白）を与
える第１の閾値電圧ＶｔｈｌとＶ、！−（７）間で３Ｖ
＞Ｖｔ　ｈｌ＞Ｖの関係があり、第２の安定状態（黒）
を与える第２の閾値電圧Ｖｔ　ｈ２との間で一３ｖ＜Ｖ
ｔｈ２＜−Ｖの関係がある。

この様に、強誘電性液晶パネルでは、同一の走査信号位
相である時間２内で、それぞれ極性の異なる「白」信号
Ｗ（−Ｖ）と「黒」信号Ｂ（＋Ｖ）が選択的に信号電極
群２らに印加されることになる。

以下、説明を簡略化するために１時間２で信号電極群に
選択的に印加＋Ｖ倍信号「黒」信号、−Ｖ信号を「白」
信号という。

第４図は、前述した情報信号ＤＩ、Ｄ２、−一一一一一
を発生する駆動装置のブロック図である。この駆動装置
は「白」信号Ｗと「黒」信号Ｂを発生する駆動信号発生
部４１と、情報に応じて「白」信号と「黒」信号の何れ
か１つに切り替えるタイミング信号を発生するタイミン
グ信号発生部４２と、「白」パスラインと「黒」パスラ
インからの信号を１つの信号に選択する切り替え回路部
４３が設けられている。

駆動信号発生部４１は、第７図（Ａ）に示す「黒」信号
波形（Ａ）で発生する「黒」信号発生回路４１１と第７
図の（Ｆ）に示す「白」信号波形（Ｆ）を発生する「白
」信号発生回路４１２が配置され、それぞれ「黒」パス
ライン４１３と「白」パスライン４１４に接続されてい
る。この２本のパスライン４１３と４１４は、それぞれ
切り替え回路部４３に接続されている。第５図は、「黒
」信号発生回路４１１と「白」信号発生回路４１２の具
体的な回路を表わしている。クロック４０からの基本ク
ロックが分周器５１を通してシフトレジスタ５２（ＬＳ
１６４）に入力される。この時のタイミングチャートを
第６図に示す。

切り替えのタイミング信号を発生するタイミング信号発
生部４２は、入力された映像信号をシリアル→パラレル
変換して、第７図の（Ｄ）に示される一走査ライン分の
情報信号（Ｄ）とするシフトレジスタ４２１などの直列
−並列変検回路、情報信号（Ｄ）を時分割駆動するマト
リクス回路４２２、マトリクス回路４２２からの出力信
号を揃えるトランスファー−ゲート回路４２３などのへ
ファー回路と反転回路Ｉｎｌ。

Ｉ　ｎ　２−−−−−−を備えている。

本発明で用いるシフ］・レジスタ４２１としては、第９
図に示すダイナミックシフトレジスタを用いることがで
きる。このダイナミックシフトレジスタは、第９図に示
す様にインバータを組み込んだもので、入力信号として
、例えば映像信号が人力信号Ｖｉｎとして入力された時
、このＶｉｎに対するクロック０１、クロック０２．１
点、１１点（初段出力；”１ｓｔ　　ｂｉｔｏ　ｕ　ｔ
　”に相当）■点と■点（二段目の出力；”　２　ｎ　
ｄ　　ｂ　ｉ　ｔ　　ｏ　ｕ　ｔ　”　＋、：相昌）ノ
各タイミングを第１０図に示す。第１０図によれば、入
力された映像信号がクロックＯの１周期毎に次段ヘシフ
トしていることが判る０図中のクロック０は、第４図の
りａツク４０に相当し、クロック０２は：５９図から判
る様にこれをイン／ヘートしたものである。

本発明ではシフトレジスタ４２１の動作周波数がパネル
２１の走査周波数（フレーム周波数）と画素数によって
一義的に決まるため、素子数の多いスタティックシフト
レジスタを用いるよりも、少ない素子数で、しかも高速
動作に適した上述のダイナミックシフトレジスタを用い
ることが望ましい、第９図に示すシフトレジスタの点線
の枠内がシフトレジスタの第１ブロツク９１を表わし、
Ｖｏは電源電圧、ＶｓはＯポルト（グランド状態）を表
わしている。各ブロック内の付加（ＪＬｏａｄ））ラン
ジスタ９２と駆動用（ｄｒｔｕｅ）トランジスタ９３，
９４及び９５は、それぞれ半導体としてアモルファスシ
リコン、ポリシリコン、ＣｄＳｅやＺｎＳｅなどの薄膜
半導体を用いることができる。

本発明で用いるマトリクス回路４２２は、第４図で明ら
かにし、そのタイミングチャートを第１１図に示してい
る。以下、かかるマトリクス回路４２２の説明を簡略に
するために、信号側の総ビット数（信号線数）ｎを１６
（Ｄｉ、Ｄ　２−−−−−−Ｄ　ｌ　６　）とし１分割
数４（ブロック数；４）とした例に従って説明する。

マトリクス回路４２２は、１６ビツトを４ビツトずつ４
つのブロック（ブロック１．２．３４）に分割し、それ
ぞれ各ブロック毎に共通のコントロール線４２４　（４
２４ａ、４２４ｂ。

４２４ｃ　、４２４ｄ）を配線したスイッチング素子４
２５　（４２５ａｌ　〜ａ４，４２５ｂｌ　〜ｂ４．４
２５ｃ　１−Ｇ４，４２５ｄｌ〜ｄ４）が配置されてい
る。

本発明では、前述したスイッチング素子４２５にＭＯＳ
又はＭＩＳ−電界効果型トランジスタ、特に薄膜トラン
ジスタを用いることができる。従って、コントロール線
４２４は、それぞれ薄膜トランジスタのゲートに共通に
接続することができる。

各ブロック内のスイッチングトランジスタ素子４２５の
ソースにはそれぞれシフトレジスタ４２１の出力段にマ
トリクス状に接続されている０例えば、シフトレジスタ
４２１の初段出力はブロック１のトランジスタ４２５ａ
ｌ、ブロック２のトランジスタ４２５ｂｌ、ブロック３
のトランジスタ４２５ｃｌ及びブロック４のトランジス
タ４２５　ｄ　ｌと共通に接続され、同様にシフトレジ
スタ４２１の二段目、三段目及び四段目の出力はそれぞ
れのブロック内のトランジスタ（４２５ａ２．４２５ｂ
２．４２５ｃ２．４２５ｄ２）、（４２５ａ３．４２５
ｂ３．４２５ｃ３．４２５ｄ３）、（４２５ａ４．４２
５ｂ４，４２５ｃ４，４２５ｄ４）と共通に接続されて
いる。又、各ブロック内のトランジスターのゲートは、
前述した様にコントロール線４２４ａ−ｄで共通に接続
され、端子Ｇ１、Ｇ２、Ｇ３及びＧ４から第１１図に示
すゲートオンパルスが順次印加される。又、各スイッチ
ングトランジスタ４２５のドレイン端子は、各ビット毎
にトランスファーφゲート回路４２３に接続されている
。

ｉｌ１図は、シフトレジスタ４２１へのクロツク４０を
１基に、シフトレジスタ４２１の出力タイミング、コン
トロール線（Ｇ　ｌ、Ｇ２、Ｇ３．Ｇ４）のタイミング
、ラッチパルスとｉ−１番目及びｉ番目の走査線の出力
タイミングを示している０図中の“Ｌｏｏ　（ロウ・レ
ベル）と“”Ｈ”（ハイ・レベル）は、ｉ番目の走査線
選択時の信号切り奸えタイミングの論理レベルを表わし
ている。

第１１図に示す様に、走査線５ｔ−１が選択されてから
次の走査線Ｓｉが選択されるまでの時間を１水平走査期
間（ＩＨ）とし、このＩＨ内で一走査線分の映像信号を
シリアル−パラレル変換し、ラッチをかけるのであるが
、シフトレジスタ４２１の出力を図示する如くのタイミ
ングで振り分けられる。この場合、 の　。ツク　の時間内で、シフトレジスタ４２１からの
パラレル信号（図中、初段出力信号〜第４段目の出力信
号）を１ブロツク内に転送するために、コントロール線
の１つであるＧ１をＯＮ状態とし、次の、ノロツク の時間では、シフトレジスタ４２１からのパラレル信号
を次のブロックに転送するために次のコントロール線で
あるＧ２をＯＮ状態とする。

これを最後のブロック（図中のブロック４）まで繰り返
した後、トランスファー・ゲート回路４２３でラッチ・
パルス（ｃ）を印加する。この一連の操作により、−走
査線分の快報信号に応じたタイミング信号が得られる。

第７図の（Ｅ）に示されるトランスファｍ−ゲート４２
３から出力されたタイミング信号（Ｅ）は、それぞれ切
り替え信号を発生する回路として機能するインバーター
Ｉ　ｎｖｌ　、　Ｉ　ｎｖ２、−−−−−−に入力され
る。すなわち、トランスファｍ−ゲート４２３からの信
号（Ｅ）が゛Ｈパ　（ハイ・レベル、　　ＩＩ　Ｉ　Ｉ
Ｉを表わす）の時、切り替え回路部４３のトランジスタ
Ｔｒ１　、Ｔｒ３゜−−−−−−＋　Ｔ　ｒ　２　ｎ　
−ｔ　（ｎ　；信号線数）力選択され、「白」信号波形
（Ｆ）が信号電極に印加され、トランスファー・ゲート
４２３からの信号（Ｅ）が“Ｌ”　（ロウ・レベル；“
０°”を表わす）の時、切り与え回路部４３のトランジ
スタＴｒ２　、Ｔｒ４、−−−−−−、Ｔｒ２ｎが選択
され、「黒」信号波形（Ａ）が信号電極に印加される。

この時の信号線Ｄ１に印加される時系列波形を第７図の
Ｄｉに示す。

前述した「黒」信号波形（Ａ）、「白」信号波形（Ｆ）
、ラッチ・パルス（ｃ）、シフトレジスタ４２１からの
信号（Ｄ）、トランスファー・ゲート４２３からの信号
（Ｅ）、信号線Ｄｌへの出力信号ＤＩ、走査信号Ｓｌ、
Ｓ２、−一一一一一及び基体クロックの、タイミングチ
ャートが第７図に示されている。

第８図（Ａ）は、信号反転器として機能するインバータ
Ｉ　ｎ　１　、　Ｉ　ｎ２、−−−−−−の等価回路を
表わしており、第８図（Ｂ）そのレイアウトを示す平面
図で、第８図（ｃ）はこの回路の入力に対する出力を表
わしている。第８図（Ａ）におけるｖｓＳはＯポルト（
グランド状態）で、ＶＯＯは電源電圧である。インバー
タは、トランスファーΦゲート４２３からの出力信号（
Ｅ）を付加（ｌｏａｄ）、トランジスタ８１と駆動用（
ｄｒｉｖｅ））ランジスタ８２で制御することによって
、切り替えタイミング信号Ｖｏｖｔを出力することがで
きる。付加トランジスタ８１は、ゲート８１１とソース
８１２がコンタクトホール８１３を通してショート状態
となっており、又そのドレイン８１４はコンタクトホー
ル８１５を通して駆動用トランジスタ８２のソース８２
１と接続状態となっている。

駆動用トランジスタ８２は、そのゲート８２２に信号（
Ｅ）が印加され、ドレイン８２３がＶｓｓに接続されい
る。尚、第８図（Ｂ）中の斜線部は、アモルファス噛シ
リコン、ポリシリコン、ＣｄＳｅやＺｎＳｅなどの薄膜
半導体部を表わしている。

本発明の駆動装置では、前述した切り替え回路部４３で
用いたトランジスタＴｒ１　、Ｔｒ２゜−−一−−−タ
イミング信号発生部４２で用いたトランジスタＴ　ｒ　
１　、　Ｔ　ｒ　２、−−−−−一タイミング信号発生
部４２↑用いたインバータＩｎｖ、１゜Ｉ　ｎｖ　、　
２、−−−−−−−　、　　トランスファｍ−ゲート４
２３、シフトレジスタ４２１やマトリクス回路４２２の
スイッチングトランジスタは、ＭＯＳ又はＭＩＳ−ＦＥ
Ｔトランジスタで構成されることができるため、これら
のトランジスタをアモルファス番シリコン、ポリシリコ
ン。

ＣｄＳｅやＺｎＳｅなどの半導体材ネ４を１枚のガラス
基板上に薄膜トランジスタとして形成することができる
。従って、本発明では強誘電性液晶パネル２１を構成し
ている１枚のガラス基板上に切り替え回路部４３、切り
替え信号発生部４２、「黒」パスライン４３と「白」パ
スライン４１４を形成し、外部回路として「黒」信号発
生回路４１１．ｒ白Ｊ信号発生回＆！！４１２とクロッ
ク４０を用いることによって、部品点数や結線点数の少
ない表示装置を作成することが可能である。

又、本発明では、１枚のガラス基板上に切り替え回路８
８４３とタイミング信号発生部４２を設け、これと強誘
電性液晶素子とをワイヤー、ポンディング法や異方性導
電接着剤を用いる方法によって接続することも可能であ
る。

本発明の具体的例における駆動袋δでは、マトリクス回
路４２２としてビット数１６の信号線、分割数４の例で
示したが、本発明では信号線のビット数及びその分割数
に限定されるものではない。

〔発明の効果〕

本発明によれば、信号側駆動回路で用いるスイッチング
・トランジスタの総数を減少させることができる。具体
的には、第４図に示す様に、切り替え回路部４３で一信
号線当り２素子、タイミング信号発生部で用いたインバ
ータ１個当り２素子、トランスファ一番ゲート回路４２
３で１素子及びダイナミック・シフトレジスター出力当
り６素子が含まれ、合計−信号線当り１１個のスイッチ
ングトランジスタ素子が含まれている。そこで、第２図
に示すセルがｍ＝　ｎ　＝　１．０００のマトリクスＴ
ｒ！極で構成されていた場合、信号側駆動回路では（２
＋２＋ｌ＋６）Ｘｉ　、０００＝１１．０００個の素子
を必要とすることになる。すなわち、ｌ　ｌＸｎ個のス
イッチングトランジスタを必要としている。

これに対し、本発明では、ｎビットの信号線をに分割す
ると、６　ｎ　Ｘ　（１＋　　ｙ　）個のスイッチング
トランジスタで回路を構成することができる０例えば、
前述の例に従うとｎ＝１．０００　、ｈ＝４であるので
、スイッチングトランジスタの総数は７５００個で済む
ことになる。しかも、本発明では正極性信号と負極性信
号といった異なる極性の電圧信号で書込む方式が適用さ
れる素子、特に強誘電性液晶素子に対して簡単な回路構
成の駆動装置を提供することができ、このため駆動装置
に使用するＩＣ回路の数を低減することができ、表示装
置の低コスト化を可能にすることができる。

【図面の簡単な説明】

第１図は、本発明で用いる表示装置を示すブロック図で
ある。第２図は、強誘電性液晶パネルの平面図である。 第３図は、強誘電性液晶パネルに印加する信号波形を表
わす説明図である。第４図は、本発明の駆動装置を表わ
すブロック図である。第５図は、本発明の駆動装置で用
いた駆動波形発生部の回路を表わす説明図で、第６図は
そのタイミングチャートを表わす説明図である。第７図
は、本発明の駆動装置におけるタイミングチャートを表
わす説明図である。第８図（Ａ）はインバータの等価回
路を示す説明図で、第８図ＣＢ）はそのレイアウトを示
す平面図で、第８図（ｃ）はインバータの入力と出力特
性を示す説明図である。第９図は、本発明の駆動装置で
用いたダイナミックシフトレジスタの等価回路を示す説
明図で、第１０図はそのタイミングチャートを示す説明
図である。第１１図は、マトリクス回路４２２のタイミ
ングチャートを示す説明図である。第１２図及び第１３
図は、本発明で用いた強誘電性液晶素子を模式的に示す
斜視図である。 ？３４８号１槽１≠ Ｄ　Ｉ　　Ｄ２　０３０４　Ｄ５　　、、、０７７−Ｖ ！爪そ之ｉμｍ ＶＯｕｔマし」「

Claims (1)

1. 【特許請求の範囲】 １、電界に対して第１の安定状態と第２の安定状態を示
   す光学変調物質を備えた光学変調素子に接続された走査
   側駆動回路と信号側駆動回路とを有する駆動装置におい
   て、前記信号側駆動回路が、 （ｉ）（ａ．）走査信号と同期して印加させる第１の電
   圧信号であって、基準電位に対して一方の極性をもつ第
   １の電圧信号を発生させる第１の信号発生回路及び（ｂ
   ．）走査信号と同期して印加させる第２の電圧信号であ
   って、基準電位に対して他方の極性をもつ第２の電圧信
   号を発生させる第２の信号発生回路を有する駆動信号発
   生部、 （ｉｉ）（ａ）直列−並列変換回路及び（ｂ）複数のス
   イッチング素子を複数のブロックに分割し、各ブロック
   毎のスイッチング素子をコントロール線で共通に接続し
   た回路であって、前記直列−並列変換回路からの出力信
   号を各ブロック毎に振り分けるマトリクス回路を有する
   タイミング信号発生部、 （ｉｉｉ）タイミング信号発生部からの信号に応じて前
   記第１の電圧信号と第２の電圧信号を切り替えて、信号
   電極群に選択的に第１の電圧信号と第２の電圧信号を印
   加する切り替え回路部と を有していることを特徴とする駆動装置。 ２、前記タイミング信号発生部が（ａ．）直列−並列変
   換回路、（ｂ．）前記マトリクス回路及び（ｃ）バッフ
   ァー回路を有している特許請求の範囲第１項記載の駆動
   装置。 ３、前記タイミング信号発生部が（ａ．）直列−並列変
   換回路、（ｂ．）前記マトリクス回路、（ｃ）バッファ
   ー回路及び（ｄ）反転回路を有している特許請求の範囲
   第１項記載の駆動装置。 ４、前記直列−並列変換回路がダイナミック・シフトレ
   ジスタである特許請求の範囲第２項又は第３項記載の駆
   動装置。 ５、前記ダイナミック・シフトレジスタのトランジスタ
   部が電界効果型トランジスタによって形成されている特
   許請求の範囲第４項記載の駆動装置。 ６、前記電界効果型トランジスタが薄膜トランジスタで
   ある特許請求の範囲第５項記載の駆動装置。 ７、前記薄膜トランジスタが半導体膜としてアモルファ
   ス、シリコン、ポリシリコン、ＣｄＳｅ又はＺｎＳｅの
   薄膜を備えている特許請求の範囲第６項記載の駆動装置
   。 ８、前記スイッチング素子が電界効果型トランジスタに
   よって形成されている特許請求の範囲第１項記載の駆動
   装置。 ９、前記電界効果型トランジスタが薄膜トランジスタで
   ある特許請求の範囲第８項記載の駆動装置。 １０、前記薄膜トランジスタが半導体膜としてアモルフ
   ァス・シリコン、ポリシリコン、ＣｄＳｅ又はＺｎＳｅ
   の薄膜を備えている特許請求の範囲第９項記載の駆動装
   置。 １１、前記光学変調素子を構成している少なくとも一方
   の基板上に、前記切り替え回路部、前記タイミング信号
   発生部と前記駆動信号発生部からのバス・ラインとが設
   けられている特許請求の範囲第１項記載の駆動装置。 １２、前記光学変調物質が強誘電性液晶である特許請求
   の範囲第１項記載の駆動装置。 １３、前記強誘電性液晶がカイラルスメクチック液晶で
   ある特許請求の範囲第１２項記載の駆動装置。 １４、前記強誘電性液晶がらせん構造を消失させたカイ
   ラルスメクチック液晶である特許請求の範囲第１２項記
   載の駆動装置。