JP3981252B2 - 画像表示パネル及び画像表示パネルを有する画像ビューア - Google Patents
画像表示パネル及び画像表示パネルを有する画像ビューア Download PDFInfo
- Publication number
- JP3981252B2 JP3981252B2 JP2001172668A JP2001172668A JP3981252B2 JP 3981252 B2 JP3981252 B2 JP 3981252B2 JP 2001172668 A JP2001172668 A JP 2001172668A JP 2001172668 A JP2001172668 A JP 2001172668A JP 3981252 B2 JP3981252 B2 JP 3981252B2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- diode
- image display
- polycrystalline
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Description
【０００１】
【発明の属する技術分野】
本発明は特に低コストで製造が可能な、液晶或いは有機発光ダイオードを用いた画像表示装置の画像表示パネル及び画像ビューアに関する。
【０００２】
【従来の技術】
以下、図７を用いて従来の技術を説明する。
【０００３】
図７は、従来例の例えば低温多結晶Ｓｉ−ＴＦＴ液晶を用いた画像表示パネル１５０の構成図である。画素領域１０５には液晶容量１０２と低温多結晶Ｓｉ−ＴＦＴからなる画素スイッチ１０１を有する画素１００がマトリクス状に配置され、画素スイッチ１０１のゲートはゲート線１０３を介してゲート線シフトレジスタ１０６に接続されている。また画素スイッチ１０１のドレインは信号線１０４を介してＤＡ変換器１０７に接続され、ＤＡ変挽器１０７にはラッチ回路１０８からの出力信号が、ラッチ回路１０８には水平シフトレジスタ１０９からの出力信号が、それぞれ入力している。ゲート線シフトレジスタ１０６、ラッチ回路１０８、水平シフトレジスタ１０９には、それぞれゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３からの信号がそれぞれレベルシフト回路１１１を介して入力し、また各レベルシフト回路１１１には、高電圧入力端子１２４から供給された高電圧が印加している。レベルシフト回路１１１は、前記入力端子１２１〜１２３に入力した例えば５Ｖ以下の低電圧信号をレジスタ１０６，１０９とラッチ回路１０８の動作に必要な例えば１３Ｖの高電圧に昇圧する回路である。この他にもラッチ回路１０８には、画像信号データ入力端子１２５からの信号線が入力している。以上の要素はガラス基板等の絶縁基板上に構成されている。なおここでは、カラーフィルタや周辺駆動回路等、画像表示パネル１５０以外の画像表示装置に必要な一般的な構成は、その説明を省略する。
【０００４】
以下、前記従来例の動作を説明する。水平シフトレジスタ入力端子１２３から入力し、レベルシフト回路１１１によって高電圧入力端子１２４から供給された高電圧に対応した高電圧振幅信号に変換された水平シフト信号は、水平シフトレジスタ１０９を駆動する。水平シフトレジスタ１０９はラッチ回路１０８を所定のタイミングで駆動し、画像信号データ入力端子１２５から入力された画像信号をラッチ回路１０８内の第１ラッチ回路に順次ラッチする。１水平画素数分に対応する画像信号がラッチ回路１０８内の第１ラッチ回路にラッチされると、ラッチ回路入力端子１２２から入力しレベルシフト回路１１１によって高電圧振幅信号に変換されたラッチ信号がラッチ回路１０８に入力し、上記の第１ラッチ回路内の画像信号をラッチ回路１０８内の第２ラッチ回路にラッチする。次いで、第２ラッチ回路にラッチされた１水平画素数分の画像信号は並列に、ＤＡ変換器１０７に入力されてディジタル−アナログ変換され、アナログ画像信号電圧を信号線１０４に出力する。このときゲート線シフトレジスタ入力端子１２１から入力しレベルシフト回路１１１で高電圧振幅信号に変換されたゲート線駆動信号は、ゲート線シフトレジスタ１０６を所定のタイミングで駆動し、所定行の画素の画素スイッチ１０１をゲート線１０３を介してオンにする。これによって信号線１０４に出力されていたアナログ画像信号電圧は、所定行の画素の液晶容量１０２に書き込まれることになる。液晶容量１０２には対向電極が設けられており、これによって各画素１００の液晶に印加されるアナログ画像信号電圧に応じた画像表示を可能としている。
【０００５】
なお前記従来技術に関しては、例えばＩＳＳＣＣ ２０００，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１８８−１８９等に詳しく記載されている。
【０００６】
【発明が解決しようとする課題】
上記従来技術によれば、レベルシフト回路１１１を絶縁基板上に設けることにより、ゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３、画像信号データ入力端子１２５の各端子に入力する信号を５Ｖ程度の低電圧振幅信号にすることが可能である。
【０００７】
しかしながら上記従来技術では、画像表示パネル１５０を駆動するための回路を全て、一般のＬＳＩで対応が可能な５Ｖ以下の低電圧回路のみで構成することは不可能であった。何故ならば、レベルシフト回路１１１に１３Ｖの高電圧を印加するためには、１３Ｖの高電圧を外部から高電圧入力端子１２４に供給する必要があり、画像表示パネル１５０を駆動するための画像表示装置内部に設けられる画像表示パネル１５０と異なる周辺装置に高電圧電源回路を設けざるを得なかった。この高電圧電源回路部分には、一般のＬＳＩ以外の高耐圧部品を採用する必要があるため、前記周辺装置全体を一般の低耐圧ＬＳＩで構成することが困難であり、画像表示装置の製造コストを上昇させていた。
【０００８】
本発明の目的は、周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することにより、画像表示装置の低コスト化を図ることである。
【０００９】
【課題を解決するための手段】
本発明は，上記の課題を解決するために次のような手段を採用した。
【００１０】
画素がマトリクス状に配置された画素領域１０５と、ゲート線シフトレジスタ１０６と、ＤＡ変換器１０７と、ラッチ回路１０８と、水平シフトレジスタ１０９と、複数のレベルシフト回路１１１を有し、シフトレジスタ１０６，１０９及びラッチ回路１０８には、夫々ゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３から信号が夫々レベルシフト回路１１１を介して入力し、ラッチ回路１０８には、画像信号データ入力端子１２５からの信号が入力するよう絶縁基板上に構成してなる画像表示パネルにおいて、前記絶縁基板上に容量とラテラル構造の多結晶Ｓｉダイオードから成る高電圧生成回路２１２を設け、前記高電圧生成回路２１２は、所定の周波数を有する低電圧の振幅の第１のクロックが入力される入力端子２１３が、容量６とこれに順方向に接続されたラテラル構造の多結晶Ｓｉダイオード１とを介して、出力端子２１６に接続され、前記第１のクロックと同じ周波数かつ同じ振幅で、前記第１のクロックとは逆位相の第２のクロックが入力される入力端子２１４が、容量７を介した後、順方向に接続されたラテラル構造の多結晶Ｓｉダイオード２と順方向に直列接続されてラテラル構造の多結晶Ｓｉダイオード４，１との並列回路を介して出力端子２１６に接続され、前記第１，第２のクロックと同一の振幅の低電圧の定電圧が入力される入力端子２１５が、順方向に接続されたラテラル構造の多結晶Ｓｉダイオードと順方向に直列接続されたラテラル構造の多結晶Ｓｉダイオード５，２と順方向に直列接続されたラテラル構造の多結晶Ｓｉダイオード５，４，１との並列回路を介して出力端子２１６に接続されてなり、出力端子２１６から各レベルシフト回路１１１に高電圧を供給する。
【００１１】
【発明の実施の形態】
図１、図２を用いて本発明の実施例１を説明する。
【００１２】
図１は本実施例である画像表示パネル２５０の構成図である。
【００１３】
本実施例である画像表示パネル２５０の主な構成および動作は、既に述べた図７の従来例のそれと同様であるので説明を省略する。図１において図７と同一の符号は同じ構成要素を示す。前記従来例と比較した場合の本実施例の特徴は、各レベルシフト回路１１１に高電圧を供給するための高電圧生成回路２１２を設けた点である。即ち、各レベルシフト回路１１１に高電圧を供給するために、高電圧生成回路２１２を設け、高電圧生成回路入力端子２１３，２１４から所定の周波数を有する５Ｖ振幅のクロックを、定電圧入力端子２１５から５Ｖの定電圧を入力して、出力端子２１６から各レベルシフト回路１１１に１３Ｖの高電圧を供給するようにしている。
【００１４】
次に本実施例の高電圧生成回路２１２の構成及び動作に関して、図２を用いて以下説明する。図２は、高電圧生成回路２１２の構成図である。
【００１５】
高電圧生成回路入力端子２１３は、容量６と順方向に接続されたダイオード１を介して出力端子２１６に接続されている。高電圧生成回路入力端子２１４は、容量７を介した後に、順方向に接続されたダイオード２と、順方向に直列接続されたダイオード４，１と、を並列に介して出力端子２１６に接続されている。定電圧入力端子２１５は、順方向に接続されたダイオード３と、順方向に直列接続されたダイオード５，２と、順方向に直列接続されたダイオード５，４，１と、を並列に介して出力端子２１６に接続されている。
【００１６】
次に本高電圧生成回路２１２の動作を説明する。前述のように高電圧生成回路２１２の高電圧生成回路入力端子２１３，２１４には、所定の同一周波数を有する５Ｖ振幅のクロックが逆位相で入力されるが、このクロックが容量６，７を介して回路各部のノードを容量結合によって昇圧する。このとき各ダイオード４、５は、印加電圧が順方向に場合には電流をオン、逆方向の場合には電流をオフする電圧制御型電流スイッチとして働くため、各容量６，７のブートストラップ効果によって出力端子２１６には（１５−３Ｖｏｓ）Ｖ（ほぼ１３Ｖ）の出力電圧が生成される。なおここでＶｏｓは、各ダイオードにおける順方向電流出力時の出力オフセット電圧である。
【００１７】
本実施例においては、このような高電圧生成回路２１２を用いることによって、画像表示パネル２５０への外部からの入力電圧を全て５Ｖ以下にすることが可能であり、それによって周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することでシステムの低コスト化を可能としている。
【００１８】
なお本実施例においては、高電圧生成回路２１２を、図２のように容量２個及びダイオード５個で構成して３倍の出力電圧を得ているが、容量１個につきダイオード２個を増減することで２倍或いは４倍以上の出力電圧を得る高電圧生成回路２１２を構成することが可能である。
【００１９】
図３を用いて本発明の実施例２を説明する。
【００２０】
図３は、画像ビューア９７の構成図である。
【００２１】
画像ビューア９７は、無線インターフェース（Ｉ／Ｆ）回路８７と、ＭＰＵ兼デコーダ８８と、フレームメモリ８９と、多結晶Ｓｉ液晶表示パネル９０と、電源９５および光源９６で構成されている。無線Ｉ／Ｆ回路８７には、圧縮された画像データが外部からｂｌｕｅｔｏｏｔｈ規格に基づく無線データとして入力し、無線Ｉ／Ｆ回路８７の出力信号はＭＰＵ兼デコーダ８８を経てフレームメモリ８９に蓄積される。ＭＰＵ兼デコーダ８８の出力信号は多結晶Ｓｉ液晶表示パネル９０に入力される。多結晶Ｓｉ液晶表示パネル９０は、前記実施例１で説明した液晶表示パネル２５０と同一の構成である。
【００２２】
以下に本実施例の動作を説明する。無線Ｉ／Ｆ回路８７は圧縮された画像データを外部から取り込み、このデータをＭＰＵ兼デコーダ８８に転送する。ＭＰＵ兼デコーダ８８はユーザからの操作を受けて、必要に応じて画像ビューア９７を駆動し或いは圧縮された画像データのデコード処理（伸張して元のデータに戻す処理）を行う。デコードされた画像データはフレームメモリ８９に一時的に蓄積され、ＭＰＵ兼デコーダ８８の指示に従って、蓄積されていた画像を表示するための画像データおよび所定の駆動パルスを多結晶Ｓｉ液晶表示パネル９０に出力する。多結晶Ｓｉ液晶表示パネル９０が、これらの信号を用いて画像を表示することに関しては、前記実施例１で述べたとおりであるので、ここでは詳細な説明は省略する。光源９６は液晶表示に対するバックライトであるが、反射表示モードで液晶表示を行う際には光源９６は点灯する必要はない。電源９５には二次電池が含まれており、これらの装置全体を駆動する電源を供給する。
【００２３】
本実施例によれば、多結晶Ｓｉ液晶表示パネル９０を、５Ｖの出力電圧を有するＬＳＩで構成されるＭＰＵ兼デコーダ８８で直接駆動するようにして画像を表示させているので、高電圧電源回路を設ける必要がなく、画像ビューア９７の低コスト化を図ることができる。
【００２４】
図４を用いて本発明の実施例３を説明する。
【００２５】
実施例１，２においては、画像表示パネル２５０の画素１００として液晶容量１０２を用いたが、図４の実施例３では画素３００として有機発光ダイオード（ＯＬＥＤ，Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いたことが特徴である。以下実施例３を詳細に説明する。
【００２６】
画素３００は、ゲート線１０３にゲートを信号線１０４にドレインを接続された低温多結晶Ｓｉ−ＴＦＴである画素スイッチ３０１と、画素スイッチ３０１のソースにゲートを接続された低温多結晶Ｓｉ−ＴＦＴである画素駆動ＴＦＴ３０２と、同じく画素スイッチ３０１のソースに一端を接続された保持容量３０３と、画素駆動ＴＦＴ３０２のドレインに順方向接続された有機発光ダイオード３０４とから構成される。なお画素駆動ＴＦＴ３０２のソース及び保持容量３０３の他端はアース電位である低電圧線３０６に、有機発光ダイオード３０４の他瑞は高電圧電源線３０５に接続されている。高電圧電源線３０５には、高電圧生成回路２１２の出力端子２１６から高電圧が供給されている。
【００２７】
本実施例においても実施例１と同様に、アナログ画像信号電圧は画素スイッチ３０１を介して保持容量３０３に順次書き込まれる。画素駆動ＴＦＴ３０２は、保持容量３０３に書き込まれたアナログ画像信号電圧に対応する信号電流を有機発光ダイオード３０４を通じて流す。これによって有機発光ダイオード３０４は信号電流に応じた発光を行い、表示パネルに画像を表示する。
【００２８】
本実施例においては、高電圧電源線３０５に印加される電圧ＶＨＨを、実施例１と同様に図１に示した画像表示パネル２５０の高電圧生成回路２１２の出力端子２１６から得るものである。これによって、周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することでシステムの低コスト化を可能としている。
【００２９】
なお、実施例１〜３における絶縁基板としては、ガラス基板の他に石英基板や透明プラスチック基板が用いられるし、また液晶表示方式を反射型に限定することでＳｉ基板を初めとする不透明基板を用いることも可能である。また、ＤＡ変換器を内蔵せずに外部からアナログ入力する回路構成を採用することや、電圧値の変更等、本発明の趣旨を逸脱しない範囲で多様な画像表示パネルが可能であることは言うまでもない。
【００３０】
図５、図６を用いて本発明の実施例４を説明する。
【００３１】
実施例４は、本発明の実施例１〜３の高電圧生成回路２１２におけるダイオードとして、ｎ＋／ｎ−／ｐ＋の構造を有するラテラルダイオードを用いたものである。本発明の実施例４について、以下詳細に説明する。
【００３２】
図５は、実施例４の特徴であるｎ＋／ｎ−／ｐ＋の構造を有するラテラルダイオード（以下「構造Ａ」という。電流に平行な向きのｎ−領域の長さは３μｍ）と、従来公知のｎ＋／ｐ＋の構造を有するラテラルダイオード（以下「構造Ｂ」という）の、夫々の電圧Ｖａ−電流Ｉａ特性の概要を示す図である。ここで、「ｎ＋」、「ｐ＋」は、ｎ＋の領域、ｐ＋の領域の各不純物濃度が１０２０／ｃｍ３以上と十分に飽和する程度の高濃度であることを表しており、「ｎ−」は、ｎ−の領域の不純物濃度が１０１８／ｃｍ３程度と低濃度であることを表している。また縦軸は電流特性を対数で表し、分かり易くするために第一象現に順方向電圧印加時、第三象現に逆方向電圧印加時の特性をまとめて示してある。図５を見ると、順方向電圧印加時では構造Ａと構造Ｂの両者の各特性にそれほど大きな差はないが、逆方向電圧印加時には構造Ａと構造Ｂの逆方向電流は伺桁も異なることが判る。即ち、構造Ａの前記ダイオードを用いた場合は、逆方向の電流が非常に小さい。そのため、高電圧生成回路２１２におけるダイオード４、５の、順方向オン、逆方向オフの電圧制御型電流スイッチとしての機能、特に逆方向オフの機能が改善される結果、構造Ｂに比べてより高い安定した出力電圧が得られると共に、消費電力も小さくなる。
【００３３】
図６は、図２の高電圧生成回路２１２のダイオード１〜５として構造Ａの前記ダイオードを用いた場合の、出力端２１６における出力電圧−出力電流特性図である。図６には、高電圧生成回路入力端子２１３，２１４に入力する５Ｖ振幅のクロックの周波数を５通りに変えた特性を示しているが、いずれも設計値である出力電流０．１μＡ以下において極めて安定した出力電圧特性を有している。また前述のようにダイオードの出力オフセット電圧Ｖｏｓも安定しているため、複数のサンプル間の特性もばらつかず、極めて安定している。なお、本発明はＴＦＴを用いて回路を構成するので、ダイオードはＴＦＴのチヤネル薄膜と同一の工程で形成すれば良く、絶縁基板上に設けられるためにｐ型及びｎ型の各端子はそれぞれ自動的に、回路的に分離される。ダイオードに代えて、ダイオード接続されたＴＦＴを用いることは適当ではない。
【００３４】
本実施例においては、実施例１〜３で述べたように、高電圧生成回路２１２を用いることで画像表示装置のコストを低くすることができる効果に加えて、構造Ａの前記ダイオードを用いることにより逆方向リーク電流を抑えて、高電圧生成回路２１２の出力電圧特性を安定にし十分な高電圧を得ることができ、また消費電力も小さくすることができる効果がある。
【００３５】
【発明の効果】
本発明によれば、周辺装置内の駆動回路等全ての回路を５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することにより、画像表示装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１の画像表示パネル２５０を示す図である。
【図２】本発明の実施例１の高電圧生成回路２１２の構成を示す図である。
【図３】本発明の実施例２の画像ビューア９７の構成を示す図である。
【図４】本発明の実施例３における画素３００の構成を示す図である。
【図５】本発明の実施例４で用いるラテラルダイオードの電圧−電流特性の概要を示す図である。
【図６】本発明の実施例４における高電圧生成回路２１２の出力電圧−出力電流特性を示す図である。
【図７】従来例の画像表示パネル１５０を示す図である。
【符号の説明】
１〜５ ダイオード
６，７ 容量
８７ 無線インターフェース（Ｉ／Ｆ）回路
８８ ＭＰＵ兼デコーダ
８９ フレームメモリ
９０，１５０，２５０ 画像表示パネル
９５ 電源
９６ 光源
９７ 画像ビューア
１００，３００ 画素
１０３ ゲート線
１０４ 信号線
１０５ 画素領域
１０６ ゲート線シフトレジスタ
１０７ ＤＡ変換器
１０８ ラッチ回路
１０９ 水平シフトレジスタ
１１１ レベルシフト回路
２１２ 高電圧生成回路
３０２ 画素駆動ＴＦＴ
３０４ 有機発光ダイオード
【発明の属する技術分野】
本発明は特に低コストで製造が可能な、液晶或いは有機発光ダイオードを用いた画像表示装置の画像表示パネル及び画像ビューアに関する。
【０００２】
【従来の技術】
以下、図７を用いて従来の技術を説明する。
【０００３】
図７は、従来例の例えば低温多結晶Ｓｉ−ＴＦＴ液晶を用いた画像表示パネル１５０の構成図である。画素領域１０５には液晶容量１０２と低温多結晶Ｓｉ−ＴＦＴからなる画素スイッチ１０１を有する画素１００がマトリクス状に配置され、画素スイッチ１０１のゲートはゲート線１０３を介してゲート線シフトレジスタ１０６に接続されている。また画素スイッチ１０１のドレインは信号線１０４を介してＤＡ変換器１０７に接続され、ＤＡ変挽器１０７にはラッチ回路１０８からの出力信号が、ラッチ回路１０８には水平シフトレジスタ１０９からの出力信号が、それぞれ入力している。ゲート線シフトレジスタ１０６、ラッチ回路１０８、水平シフトレジスタ１０９には、それぞれゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３からの信号がそれぞれレベルシフト回路１１１を介して入力し、また各レベルシフト回路１１１には、高電圧入力端子１２４から供給された高電圧が印加している。レベルシフト回路１１１は、前記入力端子１２１〜１２３に入力した例えば５Ｖ以下の低電圧信号をレジスタ１０６，１０９とラッチ回路１０８の動作に必要な例えば１３Ｖの高電圧に昇圧する回路である。この他にもラッチ回路１０８には、画像信号データ入力端子１２５からの信号線が入力している。以上の要素はガラス基板等の絶縁基板上に構成されている。なおここでは、カラーフィルタや周辺駆動回路等、画像表示パネル１５０以外の画像表示装置に必要な一般的な構成は、その説明を省略する。
【０００４】
以下、前記従来例の動作を説明する。水平シフトレジスタ入力端子１２３から入力し、レベルシフト回路１１１によって高電圧入力端子１２４から供給された高電圧に対応した高電圧振幅信号に変換された水平シフト信号は、水平シフトレジスタ１０９を駆動する。水平シフトレジスタ１０９はラッチ回路１０８を所定のタイミングで駆動し、画像信号データ入力端子１２５から入力された画像信号をラッチ回路１０８内の第１ラッチ回路に順次ラッチする。１水平画素数分に対応する画像信号がラッチ回路１０８内の第１ラッチ回路にラッチされると、ラッチ回路入力端子１２２から入力しレベルシフト回路１１１によって高電圧振幅信号に変換されたラッチ信号がラッチ回路１０８に入力し、上記の第１ラッチ回路内の画像信号をラッチ回路１０８内の第２ラッチ回路にラッチする。次いで、第２ラッチ回路にラッチされた１水平画素数分の画像信号は並列に、ＤＡ変換器１０７に入力されてディジタル−アナログ変換され、アナログ画像信号電圧を信号線１０４に出力する。このときゲート線シフトレジスタ入力端子１２１から入力しレベルシフト回路１１１で高電圧振幅信号に変換されたゲート線駆動信号は、ゲート線シフトレジスタ１０６を所定のタイミングで駆動し、所定行の画素の画素スイッチ１０１をゲート線１０３を介してオンにする。これによって信号線１０４に出力されていたアナログ画像信号電圧は、所定行の画素の液晶容量１０２に書き込まれることになる。液晶容量１０２には対向電極が設けられており、これによって各画素１００の液晶に印加されるアナログ画像信号電圧に応じた画像表示を可能としている。
【０００５】
なお前記従来技術に関しては、例えばＩＳＳＣＣ ２０００，Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，ｐｐ．１８８−１８９等に詳しく記載されている。
【０００６】
【発明が解決しようとする課題】
上記従来技術によれば、レベルシフト回路１１１を絶縁基板上に設けることにより、ゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３、画像信号データ入力端子１２５の各端子に入力する信号を５Ｖ程度の低電圧振幅信号にすることが可能である。
【０００７】
しかしながら上記従来技術では、画像表示パネル１５０を駆動するための回路を全て、一般のＬＳＩで対応が可能な５Ｖ以下の低電圧回路のみで構成することは不可能であった。何故ならば、レベルシフト回路１１１に１３Ｖの高電圧を印加するためには、１３Ｖの高電圧を外部から高電圧入力端子１２４に供給する必要があり、画像表示パネル１５０を駆動するための画像表示装置内部に設けられる画像表示パネル１５０と異なる周辺装置に高電圧電源回路を設けざるを得なかった。この高電圧電源回路部分には、一般のＬＳＩ以外の高耐圧部品を採用する必要があるため、前記周辺装置全体を一般の低耐圧ＬＳＩで構成することが困難であり、画像表示装置の製造コストを上昇させていた。
【０００８】
本発明の目的は、周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することにより、画像表示装置の低コスト化を図ることである。
【０００９】
【課題を解決するための手段】
本発明は，上記の課題を解決するために次のような手段を採用した。
【００１０】
画素がマトリクス状に配置された画素領域１０５と、ゲート線シフトレジスタ１０６と、ＤＡ変換器１０７と、ラッチ回路１０８と、水平シフトレジスタ１０９と、複数のレベルシフト回路１１１を有し、シフトレジスタ１０６，１０９及びラッチ回路１０８には、夫々ゲート線シフトレジスタ入力端子１２１、ラッチ回路入力端子１２２、水平シフトレジスタ入力端子１２３から信号が夫々レベルシフト回路１１１を介して入力し、ラッチ回路１０８には、画像信号データ入力端子１２５からの信号が入力するよう絶縁基板上に構成してなる画像表示パネルにおいて、前記絶縁基板上に容量とラテラル構造の多結晶Ｓｉダイオードから成る高電圧生成回路２１２を設け、前記高電圧生成回路２１２は、所定の周波数を有する低電圧の振幅の第１のクロックが入力される入力端子２１３が、容量６とこれに順方向に接続されたラテラル構造の多結晶Ｓｉダイオード１とを介して、出力端子２１６に接続され、前記第１のクロックと同じ周波数かつ同じ振幅で、前記第１のクロックとは逆位相の第２のクロックが入力される入力端子２１４が、容量７を介した後、順方向に接続されたラテラル構造の多結晶Ｓｉダイオード２と順方向に直列接続されてラテラル構造の多結晶Ｓｉダイオード４，１との並列回路を介して出力端子２１６に接続され、前記第１，第２のクロックと同一の振幅の低電圧の定電圧が入力される入力端子２１５が、順方向に接続されたラテラル構造の多結晶Ｓｉダイオードと順方向に直列接続されたラテラル構造の多結晶Ｓｉダイオード５，２と順方向に直列接続されたラテラル構造の多結晶Ｓｉダイオード５，４，１との並列回路を介して出力端子２１６に接続されてなり、出力端子２１６から各レベルシフト回路１１１に高電圧を供給する。
【００１１】
【発明の実施の形態】
図１、図２を用いて本発明の実施例１を説明する。
【００１２】
図１は本実施例である画像表示パネル２５０の構成図である。
【００１３】
本実施例である画像表示パネル２５０の主な構成および動作は、既に述べた図７の従来例のそれと同様であるので説明を省略する。図１において図７と同一の符号は同じ構成要素を示す。前記従来例と比較した場合の本実施例の特徴は、各レベルシフト回路１１１に高電圧を供給するための高電圧生成回路２１２を設けた点である。即ち、各レベルシフト回路１１１に高電圧を供給するために、高電圧生成回路２１２を設け、高電圧生成回路入力端子２１３，２１４から所定の周波数を有する５Ｖ振幅のクロックを、定電圧入力端子２１５から５Ｖの定電圧を入力して、出力端子２１６から各レベルシフト回路１１１に１３Ｖの高電圧を供給するようにしている。
【００１４】
次に本実施例の高電圧生成回路２１２の構成及び動作に関して、図２を用いて以下説明する。図２は、高電圧生成回路２１２の構成図である。
【００１５】
高電圧生成回路入力端子２１３は、容量６と順方向に接続されたダイオード１を介して出力端子２１６に接続されている。高電圧生成回路入力端子２１４は、容量７を介した後に、順方向に接続されたダイオード２と、順方向に直列接続されたダイオード４，１と、を並列に介して出力端子２１６に接続されている。定電圧入力端子２１５は、順方向に接続されたダイオード３と、順方向に直列接続されたダイオード５，２と、順方向に直列接続されたダイオード５，４，１と、を並列に介して出力端子２１６に接続されている。
【００１６】
次に本高電圧生成回路２１２の動作を説明する。前述のように高電圧生成回路２１２の高電圧生成回路入力端子２１３，２１４には、所定の同一周波数を有する５Ｖ振幅のクロックが逆位相で入力されるが、このクロックが容量６，７を介して回路各部のノードを容量結合によって昇圧する。このとき各ダイオード４、５は、印加電圧が順方向に場合には電流をオン、逆方向の場合には電流をオフする電圧制御型電流スイッチとして働くため、各容量６，７のブートストラップ効果によって出力端子２１６には（１５−３Ｖｏｓ）Ｖ（ほぼ１３Ｖ）の出力電圧が生成される。なおここでＶｏｓは、各ダイオードにおける順方向電流出力時の出力オフセット電圧である。
【００１７】
本実施例においては、このような高電圧生成回路２１２を用いることによって、画像表示パネル２５０への外部からの入力電圧を全て５Ｖ以下にすることが可能であり、それによって周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することでシステムの低コスト化を可能としている。
【００１８】
なお本実施例においては、高電圧生成回路２１２を、図２のように容量２個及びダイオード５個で構成して３倍の出力電圧を得ているが、容量１個につきダイオード２個を増減することで２倍或いは４倍以上の出力電圧を得る高電圧生成回路２１２を構成することが可能である。
【００１９】
図３を用いて本発明の実施例２を説明する。
【００２０】
図３は、画像ビューア９７の構成図である。
【００２１】
画像ビューア９７は、無線インターフェース（Ｉ／Ｆ）回路８７と、ＭＰＵ兼デコーダ８８と、フレームメモリ８９と、多結晶Ｓｉ液晶表示パネル９０と、電源９５および光源９６で構成されている。無線Ｉ／Ｆ回路８７には、圧縮された画像データが外部からｂｌｕｅｔｏｏｔｈ規格に基づく無線データとして入力し、無線Ｉ／Ｆ回路８７の出力信号はＭＰＵ兼デコーダ８８を経てフレームメモリ８９に蓄積される。ＭＰＵ兼デコーダ８８の出力信号は多結晶Ｓｉ液晶表示パネル９０に入力される。多結晶Ｓｉ液晶表示パネル９０は、前記実施例１で説明した液晶表示パネル２５０と同一の構成である。
【００２２】
以下に本実施例の動作を説明する。無線Ｉ／Ｆ回路８７は圧縮された画像データを外部から取り込み、このデータをＭＰＵ兼デコーダ８８に転送する。ＭＰＵ兼デコーダ８８はユーザからの操作を受けて、必要に応じて画像ビューア９７を駆動し或いは圧縮された画像データのデコード処理（伸張して元のデータに戻す処理）を行う。デコードされた画像データはフレームメモリ８９に一時的に蓄積され、ＭＰＵ兼デコーダ８８の指示に従って、蓄積されていた画像を表示するための画像データおよび所定の駆動パルスを多結晶Ｓｉ液晶表示パネル９０に出力する。多結晶Ｓｉ液晶表示パネル９０が、これらの信号を用いて画像を表示することに関しては、前記実施例１で述べたとおりであるので、ここでは詳細な説明は省略する。光源９６は液晶表示に対するバックライトであるが、反射表示モードで液晶表示を行う際には光源９６は点灯する必要はない。電源９５には二次電池が含まれており、これらの装置全体を駆動する電源を供給する。
【００２３】
本実施例によれば、多結晶Ｓｉ液晶表示パネル９０を、５Ｖの出力電圧を有するＬＳＩで構成されるＭＰＵ兼デコーダ８８で直接駆動するようにして画像を表示させているので、高電圧電源回路を設ける必要がなく、画像ビューア９７の低コスト化を図ることができる。
【００２４】
図４を用いて本発明の実施例３を説明する。
【００２５】
実施例１，２においては、画像表示パネル２５０の画素１００として液晶容量１０２を用いたが、図４の実施例３では画素３００として有機発光ダイオード（ＯＬＥＤ，Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いたことが特徴である。以下実施例３を詳細に説明する。
【００２６】
画素３００は、ゲート線１０３にゲートを信号線１０４にドレインを接続された低温多結晶Ｓｉ−ＴＦＴである画素スイッチ３０１と、画素スイッチ３０１のソースにゲートを接続された低温多結晶Ｓｉ−ＴＦＴである画素駆動ＴＦＴ３０２と、同じく画素スイッチ３０１のソースに一端を接続された保持容量３０３と、画素駆動ＴＦＴ３０２のドレインに順方向接続された有機発光ダイオード３０４とから構成される。なお画素駆動ＴＦＴ３０２のソース及び保持容量３０３の他端はアース電位である低電圧線３０６に、有機発光ダイオード３０４の他瑞は高電圧電源線３０５に接続されている。高電圧電源線３０５には、高電圧生成回路２１２の出力端子２１６から高電圧が供給されている。
【００２７】
本実施例においても実施例１と同様に、アナログ画像信号電圧は画素スイッチ３０１を介して保持容量３０３に順次書き込まれる。画素駆動ＴＦＴ３０２は、保持容量３０３に書き込まれたアナログ画像信号電圧に対応する信号電流を有機発光ダイオード３０４を通じて流す。これによって有機発光ダイオード３０４は信号電流に応じた発光を行い、表示パネルに画像を表示する。
【００２８】
本実施例においては、高電圧電源線３０５に印加される電圧ＶＨＨを、実施例１と同様に図１に示した画像表示パネル２５０の高電圧生成回路２１２の出力端子２１６から得るものである。これによって、周辺装置内の駆動回路等全ての回路を、５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することでシステムの低コスト化を可能としている。
【００２９】
なお、実施例１〜３における絶縁基板としては、ガラス基板の他に石英基板や透明プラスチック基板が用いられるし、また液晶表示方式を反射型に限定することでＳｉ基板を初めとする不透明基板を用いることも可能である。また、ＤＡ変換器を内蔵せずに外部からアナログ入力する回路構成を採用することや、電圧値の変更等、本発明の趣旨を逸脱しない範囲で多様な画像表示パネルが可能であることは言うまでもない。
【００３０】
図５、図６を用いて本発明の実施例４を説明する。
【００３１】
実施例４は、本発明の実施例１〜３の高電圧生成回路２１２におけるダイオードとして、ｎ＋／ｎ−／ｐ＋の構造を有するラテラルダイオードを用いたものである。本発明の実施例４について、以下詳細に説明する。
【００３２】
図５は、実施例４の特徴であるｎ＋／ｎ−／ｐ＋の構造を有するラテラルダイオード（以下「構造Ａ」という。電流に平行な向きのｎ−領域の長さは３μｍ）と、従来公知のｎ＋／ｐ＋の構造を有するラテラルダイオード（以下「構造Ｂ」という）の、夫々の電圧Ｖａ−電流Ｉａ特性の概要を示す図である。ここで、「ｎ＋」、「ｐ＋」は、ｎ＋の領域、ｐ＋の領域の各不純物濃度が１０２０／ｃｍ３以上と十分に飽和する程度の高濃度であることを表しており、「ｎ−」は、ｎ−の領域の不純物濃度が１０１８／ｃｍ３程度と低濃度であることを表している。また縦軸は電流特性を対数で表し、分かり易くするために第一象現に順方向電圧印加時、第三象現に逆方向電圧印加時の特性をまとめて示してある。図５を見ると、順方向電圧印加時では構造Ａと構造Ｂの両者の各特性にそれほど大きな差はないが、逆方向電圧印加時には構造Ａと構造Ｂの逆方向電流は伺桁も異なることが判る。即ち、構造Ａの前記ダイオードを用いた場合は、逆方向の電流が非常に小さい。そのため、高電圧生成回路２１２におけるダイオード４、５の、順方向オン、逆方向オフの電圧制御型電流スイッチとしての機能、特に逆方向オフの機能が改善される結果、構造Ｂに比べてより高い安定した出力電圧が得られると共に、消費電力も小さくなる。
【００３３】
図６は、図２の高電圧生成回路２１２のダイオード１〜５として構造Ａの前記ダイオードを用いた場合の、出力端２１６における出力電圧−出力電流特性図である。図６には、高電圧生成回路入力端子２１３，２１４に入力する５Ｖ振幅のクロックの周波数を５通りに変えた特性を示しているが、いずれも設計値である出力電流０．１μＡ以下において極めて安定した出力電圧特性を有している。また前述のようにダイオードの出力オフセット電圧Ｖｏｓも安定しているため、複数のサンプル間の特性もばらつかず、極めて安定している。なお、本発明はＴＦＴを用いて回路を構成するので、ダイオードはＴＦＴのチヤネル薄膜と同一の工程で形成すれば良く、絶縁基板上に設けられるためにｐ型及びｎ型の各端子はそれぞれ自動的に、回路的に分離される。ダイオードに代えて、ダイオード接続されたＴＦＴを用いることは適当ではない。
【００３４】
本実施例においては、実施例１〜３で述べたように、高電圧生成回路２１２を用いることで画像表示装置のコストを低くすることができる効果に加えて、構造Ａの前記ダイオードを用いることにより逆方向リーク電流を抑えて、高電圧生成回路２１２の出力電圧特性を安定にし十分な高電圧を得ることができ、また消費電力も小さくすることができる効果がある。
【００３５】
【発明の効果】
本発明によれば、周辺装置内の駆動回路等全ての回路を５Ｖ以下の低耐圧を有する一般のＬＳＩで実現することにより、画像表示装置の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１の画像表示パネル２５０を示す図である。
【図２】本発明の実施例１の高電圧生成回路２１２の構成を示す図である。
【図３】本発明の実施例２の画像ビューア９７の構成を示す図である。
【図４】本発明の実施例３における画素３００の構成を示す図である。
【図５】本発明の実施例４で用いるラテラルダイオードの電圧−電流特性の概要を示す図である。
【図６】本発明の実施例４における高電圧生成回路２１２の出力電圧−出力電流特性を示す図である。
【図７】従来例の画像表示パネル１５０を示す図である。
【符号の説明】
１〜５ ダイオード
６，７ 容量
８７ 無線インターフェース（Ｉ／Ｆ）回路
８８ ＭＰＵ兼デコーダ
８９ フレームメモリ
９０，１５０，２５０ 画像表示パネル
９５ 電源
９６ 光源
９７ 画像ビューア
１００，３００ 画素
１０３ ゲート線
１０４ 信号線
１０５ 画素領域
１０６ ゲート線シフトレジスタ
１０７ ＤＡ変換器
１０８ ラッチ回路
１０９ 水平シフトレジスタ
１１１ レベルシフト回路
２１２ 高電圧生成回路
３０２ 画素駆動ＴＦＴ
３０４ 有機発光ダイオード
Claims (7)
- 画素がマトリクス状に配置された画素領域（１０５）と、ゲート線シフトレジスタ（１０６）と、ＤＡ変換器（１０７）と、ラッチ回路（１０８）と、水平シフトレジスタ（１０９）と、複数のレベルシフト回路（１１１）を有し、シフトレジスタ（１０６，１０９）及びラッチ回路（１０８）には、夫々ゲート線シフトレジスタ入力端子（１２１）、ラッチ回路入力端子（１２２）、水平シフトレジスタ入力端子（１２３）から信号が夫々レベルシフト回路（１１１）を介して入力し、ラッチ回路（１０８）には、画像信号データ入力端子（１２５）からの信号が入力するよう絶縁基板上に構成してなる画像表示パネルにおいて、
前記絶縁基板上に容量とラテラル構造の多結晶Ｓｉダイオードから成る高電圧生成回路（２１２）を設け、
前記高電圧生成回路（２１２）は、
所定の周波数を有する低電圧の振幅の第１のクロックが入力される入力端子（２１３）が、第１の容量（６）とこれに順方向に接続された第１のラテラル構造の多結晶Ｓｉダイオード（１）とを介して、出力端子（２１６）に接続され、
前記第１のクロックと同じ周波数かつ同じ振幅で、前記第１のクロックとは逆位相の第２のクロックが入力される入力端子（２１４）が、第２の容量（７）を介した後、前記第２の容量（７）に順方向に接続された第２のラテラル構造の多結晶Ｓｉダイオード（２）と、前記第２の容量（７）に順方向に直列接続された第４のラテラル構造の多結晶Ｓｉダイオード（４）及び前記第１のラテラル構造の多結晶Ｓｉダイオード（１）との並列回路を介して前記出力端子（２１６）に接続され、
前記第１，第２のクロックと同一の振幅の低電圧の定電圧が入力される入力端子（２１５）が、前記入力端子（２１５）に順方向に接続された第３のラテラル構造の多結晶Ｓｉダイオード（３）と、前記入力端子（２１５）に順方向に直列接続された第５のラテラル構造の多結晶Ｓｉダイオード（５）及び前記第２のラテラル構造の多結晶Ｓｉダイオード（２）と、前記入力端子（２１５）に順方向に直列接続された前記第５のラテラル構造の多結晶Ｓｉダイオード（５）及び前記第４のラテラル構造の多結晶Ｓｉダイオード（４）及び前記第１のラテラル構造の多結晶Ｓｉダイオード（１）との並列回路を介して前記出力端子（２１６）に接続されて
なり、前記出力端子（２１６）から各レベルシフト回路（１１１）に高電圧を供給することを特徴とする画像表示パネル。 - 請求項１記載の画像表示パネルにおいて、
容量及びこれに対応する高電圧生成回路入力端子を複数にしたことを特徴とする画像表示パネル。 - 請求項２記載の画像表示パネルにおいて、
前記ラテラル構造の多結晶Ｓｉダイオードは、ｎ型高濃度不純物領域ｎ＋とｐ型高濃度不純物領域ｐ＋の間に１０18／ｃｍ3以下の低濃度不純物領域ｎ−を有することを特徴とする画像表示パネル。 - 請求項１乃至請求項３のいずれか１つに記載の画像表示パネルにおいて、
前記絶縁基板として透明板を用いたことを特徴とする画像表示パネル。 - 請求項１乃至請求項４のいずれか１つに記載の画像表示パネルにおいて、
画素が液晶容量（１０２）を有していることを特徴とする画像表示パネル。 - 請求項１乃至請求項４のいずれか１つに記載の画像表示パネルにおいて、
画素が有機発光ダイオード（３０４）を有していることを特徴とする画像表示パネル。 - 請求項１乃至請求項６のいずれか１つに記載の画像表示パネルと、無線インターフェース（Ｉ／Ｆ）回路（８７）と、ＭＰＵ兼デコーダ（８８）と、フレームメモリ（８９）と、電源（９５）と、光源（９６）で構成したことを特徴とする画像ビューア。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172668A JP3981252B2 (ja) | 2001-06-07 | 2001-06-07 | 画像表示パネル及び画像表示パネルを有する画像ビューア |
| TW090121182A TW525115B (en) | 2001-06-07 | 2001-08-28 | Image display panel and image viewer with an image display panel |
| KR1020010052432A KR20020094878A (ko) | 2001-06-07 | 2001-08-29 | 화상 표시 패널 및 화상 표시 패널을 구비한 화상 뷰어 |
| US09/940,498 US6690367B2 (en) | 2001-06-07 | 2001-08-29 | Image display panel and image viewer with an image display panel |
| CNB011258748A CN1296883C (zh) | 2001-06-07 | 2001-08-30 | 图象显示面板以及具有图象显示面板的图象观测仪 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172668A JP3981252B2 (ja) | 2001-06-07 | 2001-06-07 | 画像表示パネル及び画像表示パネルを有する画像ビューア |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002366076A JP2002366076A (ja) | 2002-12-20 |
| JP3981252B2 true JP3981252B2 (ja) | 2007-09-26 |
Family
ID=19014250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172668A Expired - Fee Related JP3981252B2 (ja) | 2001-06-07 | 2001-06-07 | 画像表示パネル及び画像表示パネルを有する画像ビューア |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6690367B2 (ja) |
| JP (1) | JP3981252B2 (ja) |
| KR (1) | KR20020094878A (ja) |
| CN (1) | CN1296883C (ja) |
| TW (1) | TW525115B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2443429C (en) * | 2001-06-04 | 2010-08-10 | Gary Karlin Michelson | Anterior cervical plate system having vertebral body engaging anchors, connecting plate, and method for installation thereof |
| JP2003308042A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 画像表示装置 |
| TW588305B (en) | 2003-03-07 | 2004-05-21 | Au Optronics Corp | Data driver used in a current-driving display device |
| CN100353391C (zh) * | 2003-04-01 | 2007-12-05 | 友达光电股份有限公司 | 用于一电流驱动的显示元件的数据驱动电路 |
| KR100595312B1 (ko) * | 2003-07-08 | 2006-07-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동회로 및 이의 구동방법 |
| JP4393812B2 (ja) * | 2003-07-18 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP5105694B2 (ja) * | 2003-12-24 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| KR100764736B1 (ko) | 2004-12-09 | 2007-10-08 | 삼성전자주식회사 | 크기가 감소된 데이터 드라이브 집적 회로 및 그것을구비한 디스플레이 장치 |
| JP4107601B2 (ja) * | 2004-12-15 | 2008-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アレイ基板の検査方法及びその検査装置 |
| KR101169053B1 (ko) * | 2005-06-30 | 2012-07-26 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 |
| KR100583631B1 (ko) * | 2005-09-23 | 2006-05-26 | 주식회사 아나패스 | 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로 |
| US8484539B1 (en) * | 2009-06-09 | 2013-07-09 | Sk Hynix Memory Solutions Inc. | Controlling power consumption in iterative ECC processing systems |
| CN102254537B (zh) * | 2011-08-24 | 2013-07-03 | 福建华映显示科技有限公司 | 改善液晶显示装置显示质量的装置及其方法 |
| TWI469119B (zh) * | 2012-08-06 | 2015-01-11 | Au Optronics Corp | 顯示器及其閘極驅動器 |
| US9787995B2 (en) | 2014-05-06 | 2017-10-10 | Novatek Microelectronics Corp. | Source driver, driving circuit and display apparatus |
| TWI563481B (en) * | 2014-05-06 | 2016-12-21 | Novatek Microelectronics Corp | Source driver, driving circuit and display apparatus |
| CN110910817A (zh) * | 2019-11-13 | 2020-03-24 | Tcl华星光电技术有限公司 | 一种显示驱动电路及其工作方法和显示面板 |
| US11269457B1 (en) | 2021-02-03 | 2022-03-08 | Apple Inc. | Systems and methods for improved touch screen selectivity and sensitivity |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55136726A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | High voltage mos inverter and its drive method |
| US5426447A (en) * | 1992-11-04 | 1995-06-20 | Yuen Foong Yu H.K. Co., Ltd. | Data driving circuit for LCD display |
| DE4307177C2 (de) * | 1993-03-08 | 1996-02-08 | Lueder Ernst | Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
| KR0145615B1 (ko) * | 1995-03-13 | 1998-12-01 | 김광호 | 박막 트랜지스터 액정 표시장치의 구동장치 |
| JPH0923639A (ja) * | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | 電圧変換装置 |
| JP3518086B2 (ja) * | 1995-09-07 | 2004-04-12 | ソニー株式会社 | 映像信号処理装置 |
| US5790090A (en) * | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
| KR100256298B1 (ko) * | 1997-06-28 | 2000-05-15 | 김영환 | 액정표시소자의 구동전압 발생회로 |
| KR19990016179A (ko) * | 1997-08-13 | 1999-03-05 | 윤종용 | 게이트 전압 발생 장치 |
| JP2000047624A (ja) * | 1998-07-27 | 2000-02-18 | Denso Corp | 表示装置用駆動回路 |
-
2001
- 2001-06-07 JP JP2001172668A patent/JP3981252B2/ja not_active Expired - Fee Related
- 2001-08-28 TW TW090121182A patent/TW525115B/zh not_active IP Right Cessation
- 2001-08-29 US US09/940,498 patent/US6690367B2/en not_active Expired - Lifetime
- 2001-08-29 KR KR1020010052432A patent/KR20020094878A/ko not_active Application Discontinuation
- 2001-08-30 CN CNB011258748A patent/CN1296883C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020094878A (ko) | 2002-12-18 |
| TW525115B (en) | 2003-03-21 |
| US20020186183A1 (en) | 2002-12-12 |
| CN1296883C (zh) | 2007-01-24 |
| CN1391201A (zh) | 2003-01-15 |
| US6690367B2 (en) | 2004-02-10 |
| JP2002366076A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3981252B2 (ja) | 画像表示パネル及び画像表示パネルを有する画像ビューア | |
| US11410609B2 (en) | Output control device, output control circuit and display panel | |
| TW508545B (en) | Display apparatus | |
| KR0177016B1 (ko) | 액정표시장치 | |
| CN101335050B (zh) | 移位寄存器及使用该移位寄存器的液晶显示器 | |
| US8947418B2 (en) | Display device | |
| CN109285504B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路 | |
| US9318047B2 (en) | Organic light emitting display unit structure and organic light emitting display unit circuit | |
| US7675352B2 (en) | Systems and methods for generating reference voltages | |
| US20160035276A1 (en) | Oled pixel circuit, driving method of the same, and display device | |
| US20140071114A1 (en) | Array substrate row driving unit, array substrate row driving circuit and display device | |
| US11282437B2 (en) | Pixel circuit and driving method thereof, and display device | |
| US7019735B2 (en) | Pumping circuit and flat panel display device | |
| US20080030494A1 (en) | Gate-on voltage generation circuit, gate-off voltage generation circuit, and liquid crystal display device having the same | |
| KR100370332B1 (ko) | 주사선 구동 회로를 갖는 평면 표시 장치, 및 그 구동 방법 | |
| US11107381B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| JP4200759B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CN114078430A (zh) | 像素电路及显示面板 | |
| CN106782271B (zh) | 一种像素电路、显示面板及显示装置 | |
| US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
| US20200105175A1 (en) | Pixel circuit, method for driving method, display panel, and display device | |
| CN100365690C (zh) | 主动式有机发光二极管的电流驱动装置 | |
| JP4914558B2 (ja) | アクティブマトリックスディスプレイ装置 | |
| US11900873B2 (en) | Display panels, methods of driving the same, and display devices | |
| CN109859688B (zh) | 像素驱动电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3981252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |