KR101127829B1 - 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법 - Google Patents

평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법 Download PDF

Info

Publication number
KR101127829B1
KR101127829B1 KR1020050118959A KR20050118959A KR101127829B1 KR 101127829 B1 KR101127829 B1 KR 101127829B1 KR 1020050118959 A KR1020050118959 A KR 1020050118959A KR 20050118959 A KR20050118959 A KR 20050118959A KR 101127829 B1 KR101127829 B1 KR 101127829B1
Authority
KR
South Korea
Prior art keywords
mura
compensation
boundary
data
compensation data
Prior art date
Application number
KR1020050118959A
Other languages
English (en)
Other versions
KR20070059744A (ko
Inventor
황종희
최용우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050118959A priority Critical patent/KR101127829B1/ko
Priority to TW095121309A priority patent/TWI341501B/zh
Priority to CNB2006100871811A priority patent/CN100498433C/zh
Priority to JP2006172288A priority patent/JP4668854B2/ja
Priority to US11/476,854 priority patent/US7847772B2/en
Publication of KR20070059744A publication Critical patent/KR20070059744A/ko
Application granted granted Critical
Publication of KR101127829B1 publication Critical patent/KR101127829B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time

Abstract

본 발명은 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및 화질 제어방법에 관한 것이다.
이 평판표시장치의 제조방법은 표시패널의 무라영역과 비무라영역을 판정하는 단계와; 상기 무라영역의 무라특성을 보상하기 위한 제1 보상 데이터를 발생하고 상기 제1 보상 데이터로 상기 무라영역의 데이터를 변조하는 1차 무라 보상 단계와; 상기 1차 무라 보상 단계 후, 상기 표시패널의 무라영역과 비무라영역 사이의 경계에서 나타나는 휘도를 판정하는 단계와; 상기 경계에서 나타나는 휘도를 보상하기 위한 제2 보상 데이터를 발생하고 상기 제2 보상 데이터로 상기 경계에 공급될 데이터를 변조하는 2차 무라 보상 단계와; 상기 제1 보상 데이터와 상기 제2 보상 데이터를 가산하여 최종 보상 데이터를 산출하고 상기 최종 보상 데이터를 상기 표시패널에 내장된 데이터 변조용 메모리에 저장하는 단계를 포함한다.

Description

평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및 화질 제어방법{Flat Display Panel, Manufacturing Method thereof, Manufacturing Apparatus thereof, Picture Quality Controlling Apparatus thereof and Picture Quality Controlling Method thereof}
도 1은 부정형 무라의 일예를 나타내는 도면.
도 2는 띠 무라의 일예를 나타내는 도면.
도 3은 점 무라의 일예를 나타내는 도면.
도 4는 본 발명의 실시예에 따른 평판표시장치의 제조방법을 단계적으로 나타내는 흐름도.
도 5a 내지 도 5c는 무라 보상 데이터로 무라영역의 휘도 보상 후 무라영역과 비무라영역의 휘도차를 나타내는 도면.
도 6은 본 발명의 실시예에 따른 평판표시장치, 검사장치, 무라 보상장치를 나타내는 블록도.
도 7은 무라 보상 데이터가 계조별, 계조구간별로 나누어 설정되는 예의 감마 보정 커브를 보여 주는 도면.
도 8은 본 발명의 제1 실시예에 따른 보상회로를 나타내는 블록도.
도 9 및 도 10은 도 8에 도시된 보상회로의 무라 보상 결과의 예들을 보여 주는 도면들.
도 11a 및 도 11b는 화소 배치의 두 예를 보여 주는 도면.
도 12는 본 발명의 제2 실시예에 따른 보상회로를 나타내는 블록도.
도 13은 본 발명의 제3 실시예에 따른 보상회로를 나타내는 블록도.
도 14는 프레임 레이트 콘트롤의 일예를 보여 주는 도면.
도 15는 디더링의 일예를 보여 주는 도면.
도 16은 프레임 레이트 콘트롤 & 디더링의 일예를 보여 주는 도면.
도 17은 본 발명의 제4 실시예에 따른 보상회로를 나타내는 블록도.
도 18은 도 17에 도시된 제1 FRC 제어기를 상세히 나타내는 블록도.
도 19는 본 발명의 제5 실시예에 따른 보상회로를 나타내는 블록도.
도 20은 도 19에 도시된 제1 디더링 제어기를 상세히 나타내는 블록도.
도 21은 본 발명의 제6 실시예에 따른 보상회로를 나타내는 블록도.
도 22는 도 21에 도시된 제1 FRC & 디더링 제어기를 상세히 나타내는 블록도.
도 23은 비무라영역과 무라영역의 경계에서 나타나는 휘도차의 예를 나타내는 도면.
도 24a 내지 도 24f는 도 23에 도시된 비무라영역과 무라영역의 경계를 보상하기 위한 본 발명의 제1 실시예에 따른 평판표시장치의 화질 제어방법을 나타내는 도면.
도 25a 내지 도 25f는 도 23에 도시된 비무라영역과 무라영역의 경계를 보상하기 위한 본 발명의 제2 실시예에 따른 평판표시장치의 화질 제어방법을 나타내는 도면.
도 26a 내지 도 26f는 도 23에 도시된 비무라영역과 무라영역의 경계를 보상하기 위한 본 발명의 제2 실시예에 따른 평판표시장치의 화질 제어방법을 나타내는 도면.
도 27a 내지 도 27e는 본 발명의 제3 실시예에 따른 평판표시장치의 화질 제어방법을 구체화 하여 나타낸 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
51 : 보상회로 52 : 타이밍 콘트롤러
54 : ROM 기록기 55 : 컴퓨터
56 : 데이터 구동회로 57 : 스캔 구동회로
58 : 데이터라인 59 : 스캔라인
60 : 평판표시패널 61 : 검사장치
71, 121, 161, 181, 201 : 위치 판단부
53, 53R, 53G, 53B, 53Y, 53FR, 53FG, 53FB, 53DR, 53DG, 53DB, 53FDR, 53FDG, 53FDB : EEPROM or EDID ROM
72R, 72G, 72B, 122, 162R, 162G, 162B, 182R, 182G, 182B, 202R, 202G, 202B : 계조 판단부
73R, 73G, 73B, 123, 163R, 163G, 163B, 183R, 183G, 183B, 203R, 203G, 203B : 어드레스 생성부
74R, 74G, 74B, 124, 173, 193, 222 : 연산기
120 : RGB to YUV 변환기
125 : YUV to RGB 변환기
164R, 64G, 164B : FRC 제어기
171, 191, 211 : 보상값 판정부
172, 223 : 프레임 수 감지부
184R, 184G, 184B : 디더링 제어기
192, 224 : 화소 위치 감지부
204R, 204G, 204B : FRC & 디더링 제어기
본 발명은 평판표시장치에 관한 것으로, 특히 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및 화질 제어방법에 관한 것이다.
최근의 정보화 사회에서 표시장치는 시각정보 전달매체로서 그 중요성이 어느 때보다 강조되고 있다. 현재 주류를 이루고 있는 음극선관(Cathode Ray Tube) 또는 브라운관은 무게와 부피가 큰 문제점이 있다. 이러한 음극선관의 한계를 극복할 수 있는 많은 종류의 평판표시장치(Flat Panel Display)가 개발되고 있다.
평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기발광다이오드(Organic Light Emitting Diode : OLED) 등이 있고 이들 대부분이 실용화되어 시판되고 있다.
이와 같은 평판표시장치들은 화상을 표시하기 위한 표시패널을 구비하며, 이러한 표시패널에는 테스트 과정에서 무라(Mura) 결함이 발견되고 있다. 여기서, 무라란 표시화면상 휘도차를 수반하는 표시얼룩으로 정의된다. 이러한 무라들은 대부분 제조 공정상 발생하며, 그 발생원인에 따라 점, 선, 띠, 원, 다각형 등과 같은 정형적인 형상을 가지기도 하고 부정형적인 형상을 가지기도 한다. 이와 같이 다양한 형상을 가지는 무라의 예를 도 1 내지 도 3에 나타내었다.
도 1은 부정형 무라를 나타내고, 도 2는 수직 띠 형상의 무라, 도 3은 점 형상의 무라를 나타낸다. 이 중 수직 띠 형상의 무라는 주로 중첩노광, 렌즈수차 등의 원인으로 발생하며, 점 형상의 무라는 주로 이물질 등에 의해 발생한다. 이러한 무라 위치에 표시되는 화상은 주변의 비무라영역에 비하여 더 어둡거나 더 밝게 보이게 되며 또한, 다른 비무라영역에 비하여 색차가 달라지게 된다.
이러한 무라 결함은 그 정도에 따라 제품의 불량으로 이어지기도 하며, 이러한 제품의 불량은 수율을 떨어뜨린다. 또한, 이러한 무라 결함이 발견된 제품이 양품으로 출하된다 하더라도, 무라로 인하여 저하된 화질은 제품의 신뢰도를 떨어 뜨리게 된다.
따라서, 무라 결함을 개선하기 위하여 다양한 방법들이 제안되어 왔다. 무라 결함을 줄이기 위해서, 현재까지는 주로 공정기술의 개선을 통해 무라 결함을 줄이고자 하였다. 그러나, 공정기술을 개선하더라도 무라 결함을 완화할 수 있으나 그 무라 결함을 완전히 제거할 수는 없었다.
따라서, 본 발명의 목적은 전기적인 데이터로 무라 결함을 보상함으로써 화질을 향상시키도록 한 평판표시장치 및 그 화질제어방법에 관한 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 표시패널의 무라영역과 비무라영역을 판정하는 단계와; 상기 무라영역의 무라특성을 보상하기 위한 제1 보상 데이터를 발생하고 상기 제1 보상 데이터로 상기 무라영역의 데이터를 변조하는 1차 무라 보상 단계와; 상기 1차 무라 보상 단계 후, 상기 표시패널의 무라영역과 비무라영역 사이의 경계에서 나타나는 휘도를 판정하는 단계와; 상기 경계에서 나타나는 휘도를 보상하기 위한 제2 보상 데이터를 발생하고 상기 제2 보상 데이터로 상기 경계에 공급될 데이터를 변조하는 2차 무라 보상 단계와; 상기 제1 보상 데이터와 상기 제2 보상 데이터를 가산하여 최종 보상 데이터를 산출하고 상기 최종 보상 데이터를 상기 표시패널에 내장된 데이터 변조 용 메모리에 저장하는 단계를 포함한다.
상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하여 동일한 보상값을 가진다.
상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으로 설정된다.
상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정된다.
상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고, 상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정된다.
상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정된다.
상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정된다.
상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고, 상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정된다.
상기 제2 보상 데이터는, 상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정된다.
상기 제2 보상 데이터는, 상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정된다.
상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가진다.
상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정된다.
상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고, 상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지 배치된 픽셀들에 대해서 설정된다.
상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영 역의 휘도를 감소시키는 보상값으로 설정된다.
상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정된다.
상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정된다.
상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정된다.
상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정된다.
상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정된다.
본 발명의 실시예에 따른 평판표시장치의 제조장치는 표시패널의 무라영역과 비무라영역을 판정한 후, 상기 무라영역의 무라정도를 보상하기 위한 1차 무라 보상 후 상기 무라영역과 상기 비무라영역 사이의 경계를 검출하는 검사기와; 상기 무라영역의 무라특성을 보상하기 위한 제1 보상 데이터, 상기 경계에서 나타나는 휘도를 보상하기 위한 제2 보상 데이터가 저장되는 메모리와; 상기 1차 무라 보상에서, 상기 제1 보상 데이터로 상기 무라영역의 데이터를 변조하는 1차 무라 보상기와; 상기 검사기에 의해 검출된 경계에 공급될 데이터를 상기 제2 보상 데이터로 변조하는 2차 무라 보상기와; 상기 제1 보상 데이터, 상기 제2 보상 데이터 및 상기 제1 보상 데이터에 상기 제2 보상 데이터를 가산하여 산출된 최종 보상 데이터 를 상기 메모리에 기록하기 위한 메모리 기록기를 구비한다.
상기 메모리는 데이터 갱신이 가능한 비휘발성 메모리를 포함한다.
상기 메모리는 EEPROM 또는 EDID ROM을 포함한다.
본 발명의 실시예에 따른 평판표시장치의 화질 제어장치는 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 저장하는 메모리와; 상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 데이터들을 변조하는 보상부와; 상기 보상부에 의해 변조된 데이터들을 상기 표시패널 상에 표시하는 구동부를 구비한다.
본 발명의 실시예에 따른 평판표시장치의 화질 제어방법은 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와, 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 메모리에 저장하는 단계와; 상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 데이터들을 변조하는 단계와; 상기 최종 보상 데이터로 변조된 데이터들을 상기 표시패널 상에 표시하는 단계를 포함한다.
본 발명의 실시예에 따른 평판표시장치는 비디오 데이터로 화상표시가 가능 한 표시패널과; 상기 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 저장하는 메모리와; 상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 비디오 데이터들을 변조하는 보상부와; 상기 보상부에 의해 변조된 비디오 데이터들을 상기 표시패널 상에 표시하는 구동부를 구비한다.
상기 표시패널은 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치된다.
상기 구동부는 상기 최종 보상 데이터로 변조된 데이터를 이용하여 상기 데이터라인들을 구동하기 위한 데이터 구동부와; 상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동부와; 상기 데이터 구동부 및 상기 게이트 구동부를 제어하고 상기 최종 보상 데이터를 상기 데이터 구동부에 공급하기 위한 타이밍 제어부를 더 포함하고; 상기 메모리 및 상기 보상부는 상기 타이밍 제어부에 내장된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 27e를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조방법은 상판 및 하판을 각각 제작한 후에, 상/하판을 실재(Sealant)나 프릿글라스(Frit glass)로 합착한다.(S1, S2, S3)
이어서, 본 발명에 따른 평판표시장치의 제조방법은 평판표시장치의 검사공정에서 상/하판이 합착된 평판표시장치에 대하여 각 계조의 테스트 데이터를 평판표시장치에 인가하여 테스트 화상을 표시하고 그 화상에 대하여 전기적인 검사 및/또는 육안검사를 통해 무라 즉, 표시얼룩에 대하여 검사한다.(S4)
그리고 본 발명에 따른 평판표시장치의 제조방법은 검사공정에서 평판표시장치 상에 무라가 발견되면, 그 무라가 나타나는 위치와 무라 정도를 분석한다.(S5)
그리고 본 발명에 따른 평판표시장치의 제조방법은 평판표시장치의 무라 판정공정에서 무라 위치 데이터와 계조 영역별로 무라 보상 데이터를 결정한 후(S6), 평판표시장치의 무라 보상 데이터 기록공정에서 무라 위치 데이터와 계조 영역별 무라 보상 데이터를 비휘발성 메모리 예를 들면, 데이터의 갱신 및 소거가 가능한 EEPROM(Electrically Erasable Programmable Read Only Memory) 또는 EDID ROM(Extended Display Identification Data ROM)에 저장한다(S7). 이 때 무라 위치 데이터와 계조 영역별 무라 보상 데이터는 무라의 위치와 정도에 따라 달라진다.
한편, 평판표시장치의 구동회로는 이진(Binary) 데이터, 즉 디지털 비디오 데이터를 이용하여 이산적(Discrete) 휘도분포의 계조범위(Gray scale)를 표시패널에 표시하게 된다. 이러한 구동회로에 의해 표시 가능한 계조범위 내의 이웃한 계조레벨(Gray level)간의 휘도차, 즉 이 구동회로에 의해 표시될 수 있는 최소의 휘 도차를 이하 'ΔL'이라 하기로 한다. ΔL은 평판표시장치가 가지는 구동회로의 데이터 처리용량 또는 다양한 화상처리기법에 의해 평판표시장치마다 다른 값을 가질 수 있다. 예를 들어, 6비트 처리용량의 구동회로를 가지는 평판표시장치에서의 ΔL과 8비트 처리용량의 구동회로를 가지는 평판표시장치에서의 ΔL은 다른 값을 가지며, 동일한 비트 처리용량의 구동회로를 가지는 평판표시장치들 간에도 화상처리기법 적용 여부에 따라 다른 ΔL값을 가질 수 있다.
이와 같은 ΔL값을 가지는 평판표시장치에서 무라영역에 표시될 데이터 보정을 통한 회로적 무라 보상의 경우, 무라영역의 휘도는 ΔL을 간격으로 증감되어 비무라영역의 휘도에 접근하게 되는데, 비무라영역의 휘도와 ΔL 미만의 편차가 발생할 경우 그 보상이 어렵게 된다.
예를 들어, 도 5a에서 보는 바와 같이 무라영역와 비무라영역의 휘도차를 d 라고 할 때, 도 5b에서 보는 바와 같이 무라영역의 휘도를 3ΔL 만큼 증가시키는 보상을 하였을 경우 Δ1 만큼의 휘도 편차가 발생하며, 도 5c에서 보는 바와 같이 무라영역의 휘도를 5ΔL 만큼 증가시키는 보상을 하였을 경우 Δ2 만큼의 휘도 편차가 발생하게 된다. 이러한 Δ1, Δ2와 같은 ΔL 미만의 휘도 편차에 대해서는 데이터의 보정을 통한 회로적인 보상이 어렵게 되는데, 이와 같은 휘도 편차는 무라영역과 비무라영역의 경계부 노이즈를 발생한다.
따라서, 본 발명의 평판표시장치의 제조방법은 S7 단계에서 비휘발성 메모리에 저장된 보상 데이터로 1차 무라 보상을 실시한 후, 경계부를 검사하여 경계부 노이즈가 발생하면 이 경계부 노이즈를 보상하기 위한 경계부 노이즈 보상 데이터 를 설정하고 이 경계부 노이즈 보상 데이터를 이용하여 2차 무라 보상을 실시한다.
즉, S7 단계 후 EEPROM에 저장된 무라 위치 데이터와 계조 영역별 무라 보상 데이터를 이용하여 무라영역의 데이터를 변조하고, 이 변조된 데이터를 평판표시장치에 인가하여 테스트 화상을 표시하여 그 화상에 대하여 전기적인 검사 및/또는 육안검사를 통해 무라영역과 비무라영역의 경계부 노이즈에 대해서 검사한다.(S8, S9)
그리고 본 발명에 따른 평판표시장치의 제조방법은 경계부 노이즈 검사공정에서 무라영역과 비무라영역의 경계부에 노이즈가 발견되면, 그 노이즈가 나타나는 위치와 노이즈 정도를 분석한다.(S10)
그리고 본 발명에 따른 평판표시장치의 제조방법은 평판표시장치의 경계부 노이즈 판정공정에서 경계부 노이즈 위치 데이터와 계조 영역별로 경계부 노이즈 보상 데이터를 결정한 후(S11), 평판표시장치의 경계부 노이즈 보상 데이터 기록공정에서 경계부 노이즈 위치 데이터와 계조 영역별 경계부 노이즈 보상 데이터를 S7 단계에서 이용된 비휘발성 메모리에 저장한다(S12). 이 때 경계부 노이즈 위치 데이터와 계조 영역별 경계부 노이즈 보상 데이터는 경계부 노이즈의 위치와 정도에 따라 달라진다.
이 후, 경계부 노이즈 위치 데이터와 계조 영역별 경계부 노이즈 보상 데이터로 변조하여 테스트 화상을 표시하고(S13), 이 테스트 화상에서 경계부 노이즈가 허용 기준치 이하로 발견되면, S6 단계에서 결정된 무라 위치 데이터와 계조 영역별 무라 보상 데이터에 S11 단계에서 결정된 노이즈 위치 데이터와 계조 영역별 경 계부 노이즈 보상 데이터를 가산하여 최종 보상 위치 데이터와 계조 영역별 최종 보상 데이터를 산출하고(S14), 그 최종 보상 위치 데이터와 계조 영역별 최종 보상 데이터를 S7 및 S12 단계에서 이용된 비휘발성 메모리에 저장한다(S15).
이 후, 경계부 노이즈 정도가 양품 허용 기준치 이하로 발견되면, 그 평판표시장치는 양품으로 판정되어 출하된다.(S9)
한편, 전술한 실시예에서는 제조공정의 단순화 등 합리적인 공정과정을 위하여 상술한 단계를 순차적으로 모두 거쳐 보상 데이터들을 산출해내는 것을 중심으로 설명하였지만, 실제의 양산과정에서는 반복적인 실험을 통해 무라 및 경계부 노이즈의 다양한 패턴들에 대하여 대응할 다수의 정형화된 보상 데이터들의 패턴을 데이터베이스화시킴으로써 간단한 검사공정 후 무라와 경계 영역의 휘도차 유형에 대응하는 최적의 보상 데이터 패턴들을 정형화된 패턴들 중에서 선택하여 한 번에 최적 보상 데이터를 산출할 수도 있다.
본 발명에 따른 평판표시장치의 제조방법에 대하여 액티브 매트릭스 타입의 액정표시장치를 중심으로 상세히 살명하면 다음과 같다.
본 발명에 따른 액정표시장치의 제조방법은 기판 세정, 기판 패터닝 공정, 배향막형성/러빙 공정, 기판합착/액정주입 공정, 실장 공정, 검사 공정, 리페어(Repair) 공정 등으로 나뉘어진다.
기판세정 공정에서는 액정표시장치의 기판 표면에 오염된 이물질을 세정액으로 제거하게 된다.
기판 패터닝 공정에서는 상판(컬러필터 기판)의 패터닝과 하판(TFT-어레이 기판)의 패터닝 공정으로 나뉘어진다. 상판의 기판에는 칼라필터, 공통전극, 블랙 매트릭스 등이 형성된다. 하판의 기판에는 데이터라인과 게이트라인 등의 신호배선이 형성되고, 데이터라인과 게이트라인의 교차부에 TFT가 형성되며, TFT의 소오스전극에 접속되는 데이터라인과 게이트라인 사이의 화소영역에 화소전극이 형성된다.
배향막형성/러빙 공정에서는 상판과 하판 각각에 배향막을 도포하고 그 배향막을 러빙포 등으로 러빙하게 된다.
기판합착/액정주입 공정에서는 실재를 이용하여 상부기판과 하부기판을 합착하고 액정주입구를 통하여 액정과 스페이서를 주입한 다음, 그 액정주입구를 봉지하는 공정으로 진행된다.
실장공정에서는 게이트 드라이브 집적회로 및 데이터 드라이브 집적회로 등의 집적회로가 실장된 테이프 케리어 패키지(Tape Carrier Package : 이하, "TCP"라 한다)를 기판 상의 패드부에 접속시키게 된다. 이러한 드라이브 집적회로는 전술한 TCP를 이용한 테이프 오토메이티드 본딩(Tape Automated Bonding) 방식 이외에 칩 온 글라스(Chip On Glass ; COG) 방식 등으로 기판 상에 직접 실장될 수도 있다.
검사 공정은 하부기판에 각종 신호배선과 화소전극이 형성된 후에 실시되는 전기적 검사와 기판합착/액정주입 공정 후에 실시되는 전기적검사 및 육안검사를 포함한다. 기판합착/액정주입 공정 후에 실시되는 무라 및 경계부 노이즈 검사 공정의 검사 결과, 무라 및 경계부 노이즈가 발견되면 그 무라 및 경계부 노이즈에 대한 위치 데이터와 보상 데이터가 결정되고, 이 무라에 대한 위치 및 보상데이터와 경계부 노이즈에 대한 위치 및 보상 데이터를 종합하여 산출한 최종 위치 데이터 및 보상 데이터가 EEPROM 또는 EDID ROM에 저장된다. 여기서, EEPROM 또는 EDID ROM은 액정표시장치의 인쇄회로보드(PCB) 상에 실장된다. 인쇄회로보드 상에는 EEPROM 또는 EDID ROM의 데이터를 이용하여 입력 디지털 비디오 데이터를 변조하는 보상회로와, 보상회로로부터의 데이터를 데이터 구동회로에 공급하고 데이터 구동회로와 스캔 구동회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러가 함께 실장된다. 보상회로는 타이밍 콘트롤러에 내장 가능하다. 최종 양품으로 판정되어 출하되는 액정표시장치의 구동회로에는 타이밍 콘트롤러, 데이터 구동회로 및 스캔 구동회로와 함께 상기 EEPROM 또는 EDID ROM, 상기 보상회로가 포함된다.
도 6는 본 발명의 실시예에 따른 평판표시장치의 제조장치를 나타낸다.
도 6을 참조하면, 본 발명의 실시예에 따른 평판표시장치의 제조장치는 평판표시장치(100)의 EEPROM(53)에 접속 가능한 ROM 기록기(54), ROM 기록기(54)에 접속된 컴퓨터(55), 컴퓨터(55)에 접속된 검사장치(61)를 구비한다.
평판표시장치(100)는 데이터라인들(58)과 스캔라인들(59)이 교차되고 화소들이 매트릭스 형태로 배치되는 평판표시패널(60), 데이터라인들(58)에 무라가 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 공급하는 데이터 구동회로(56), 스캔라인들(59)에 스캔펄스를 순차적으로 공급하는 스캔 구동회로(57), 구동회로들(56, 57)을 제어하는 타이밍 콘트롤러(52)를 구비한다. 이러한 평판표시장치(100)는 액정표시장치(LCD), 전계 방출 표시장치(FED), 플라즈마 디스플레이 패널(PDP) 및 유기발광 다이오드(OLED) 등으로 구현된다.
타이밍 콘트롤러(52)에는 보상회로(51)가 내장된다. 보상회로(51)는 무라 및 경계부 노이즈 위치에 해당하는 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터를 증감시켜 그 디지털 비디오 데이터를 변조한다. 이 보상회로(51)에 대한 상세한 설명은 후술된다. 타이밍 콘트롤러(52)는 보상회로(51)에 의해 변조된 디지털 비디오 데이터(Ri/Gi/Bi)와 비무라영역에 해당되어 변조되지 않은 디지털 비디오 데이터(Ri/Gi/Bi)를 데이터 구동회로(56)에 공급한다. 그리고 타이밍 콘트롤러(52)는 수직 및 수평 동기신호(Vsync, Hsync), 도트클럭(DCLK), 데이터 인에이블신호(DE)를 이용하여 데이터 구동회로(56)의 동작 타이밍을 제어하는 데이터 구동 제어신호(DDC)와 게이트 구동회로(57)의 동작 타이밍을 제어하는 게이트 구동 제어신호(GDC)를 발생한다.
데이터 구동회로(56)는 타이밍 콘트롤러(52)로부터의 보상된 디지털 비디오 데이터(Rc/Gc/Bc)를 계조 표현이 가능한 아날로그 전압 또는 전류로 변환하여 데이터라인들(58)에 공급한다.
스캔 구동회로(57)는 타이밍 콘트롤러(52)의 제어 하에 스캔펄스를 스캔라인들에 순차적으로 인가하여 표시할 화소들의 수평라인을 선택한다.
검사장치(61)는 구동회로들이 평판표시패널(60)에 접속되지 않은 상태에서 데이터라인들(58)에 테스트 데이터를 공급하고 스캔라인들(59)에 테스트 스캔펄스를 공급하고 화상측정장치 또는 육안으로 평판표시장치에 표시된 화상을 검사한다. 또한, 이 검사장치(61)는 하기 컴퓨터(55)에 의해 산출되어 EEPROM(53)에 저장되는 무라의 위치 데이터 및 보상 데이터로 상기 테스트 데이터를 변조하고 이 변조된 테스트 데이터 및 테스터 스캔펄스를 평판표시패널(60)에 공급하여 화상측정장치 또는 육안으로 평판표시장치에 표시된 화상에서 무라 경계부 노이즈를 검사한다. 이 검사장치(61)는 컴퓨터(55)의 제어 하에 최저계조(또는 피크 블랙계조)로부터 최고계조(또는 피크 화이트 계조)로 한 계조씩 테스트 데이터의 계조를 증가시키면서 평판표시패널(60) 상에 표시된 테스트 화상을 검사한다. 테스트 데이터는 최소 8 비트 이상의 해상도를 가져야 한다.
컴퓨터(55)는 검사장치(61)에 의해 측정된 각 계조별 화소들의 휘도 측정치를 입력 받아 각 화소들 사이의 휘도차를 산출하고 다른 화소들에 비하여 휘도차가 존재하는 화소들의 위치를 무라영역이라 판정하고, 그 무라영역의 위치 데이터와 그 무라영역의 휘도차를 보상하기 위한 보상 데이터를 산출한다. 그리고, 컴퓨터(55)는 검사장치(61)에 의해 측정된 무라영역과 비무라영역 경계부의 각 계조별 화소들의 휘도 측정치를 입력 받아 각 화소들 사이의 휘도차를 산출하고 다른 화소들에 비하여 휘도차가 존재하는 화소들의 위치를 경계부 노이즈라 판정하고, 그 경계부 노이즈의 위치 데이터와 그 경계부 노이즈를 보상하기 위한 보상 데이터를 산출한다. 그리고 컴퓨터(55)는 상기 산출된 무라 위치 데이터, 무라 보상 데이터, 경계부 노이즈 위치 데이터 및 경계부 노이즈 보상 데이터를 종합하여 최종 위치 데이터와 경계부 최종 보상 데이터를 산출한다. 그리고 컴퓨터(55)는 산출된 위치 데이터들과 보상 데이터들을 ROM 기록기(54)에 공급한다. 이 컴퓨터(55)는 공정조건의 변화, 적용 모델 간 차이 등과 같은 이유에 의해 위치 데이터와 보상 데이터 의 갱신이 필요한 경우, 또는 운용자에 의해 위치 데이터와 보상 데이터의 갱신 데이터가 입력되면 I2C 등의 통신 표준 프로토콜을 이용하여 ROM 기록기(54)에 갱신 데이터를 전송하여 ROM 기록기(54)로 하여금 EEPROM(53)에 저장된 위치 데이터와 보상 데이터를 갱신하도록 한다. 한편, 이하의 본 발명의 실시예에 따른 평판표시장치의 제조장치에 대한 설명 및 후술될 보상회로(51)의 실시예들에 대한 설명에서 위치 데이터(PD)는 무라의 위치 데이터, 경계부 노이즈의 위치 데이터, 최종 위치 데이터를 포함하는 포괄적 의미로써 사용될 것이며, 또한 보상 데이터(CD)는 무라 보상 데이터, 경계부 노이즈 보상 데이터, 최종 보상 데이터를 포함하는 포괄적 의미로써 사용될 것이다.
ROM 기록기(54)는 컴퓨터(55)로부터의 위치 데이터(PD)와 보상 데이터(CD)를 EEPROM(53)에 공급한다. 여기서, ROM 기록기(54)는 유저 커넥터(user connector)를 통해 EEPROM(53)에 위치 데이터(PD) 및 보상 데이터(CD)를 전송할 수 있다. 유저 커넥터를 통해서 위치 데이터(PD) 및 보상 데이터(CD)는 직렬로 전송되고 또한, 유저 커넥터를 통해서 직렬 클럭(Serial Clock)과 전원 접지전원 등이 EEPROM(53)에 전송된다.
한편, EEPROM(53)과 유저 커넥터 대신에 EDID ROM에 위치 데이터(PD) 및 보상 데이터(CD)를 전송하고 EDID ROM은 그 위치 데이터(PD) 및 보상 데이터(CD)를 별도의 저장공간에 저장할 수도 있다. EDID ROM에는 위치 데이터(PD) 및 보상 데이터(CD)와 같은 무라 보상 데이터 이외에 모니터 정보 데이터로써 판매자/생산자 식별정보(ID) 및 기본 표시장치의 변수 및 특성 등이 저장되어 있다. EEPROM(53) 대신에 EDID ROM에 무라 보상 데이터를 저장하는 경우에 ROM 기록기(54)는 DDC(Data Display Channel)을 통해 무라 보상 데이터를 전송한다. 따라서, EDID ROM을 사용하는 경우에는 EEPROM(53)과 유저 커넥터가 제거될 수 있기 때문에 그 만큼 추가 개발비가 저감되는 효과가 있다. 이하, 무라 보상 데이터가 저장되는 메모리는 EEPROM(53)으로 가정하여 설명하기로 한다. 물론, 이하의 실시예 설명에서 EEPROM(53)과 유저 커넥터는 EDID ROM과 DDC로 대신될 수 있다.
EEPROM(53)에 저장되는 보상 데이터는 무라 및 경계부 노이즈의 위치에 따라 휘도 또는 색차의 불균일 정도가 다르기 때문에 위치별로 최적화되어야 하며, 또한 도 7과 같은 감마특성을 고려하여 각 계조별로 최적화되어야 한다. 따라서, 보상 데이터(CD)는 R, G, B 각각에서 각 계조별로 설정되거나 도 7에서 다수의 계조들을 포함하는 계조 구간(A, B, C, D)별로 설정될 수 있다. 예컨대, 보상 데이터(CD)는 '위치 1'에서 '+1', '위치 2'에서 '-1', '위치 3'에서 '0' 등으로 위치별로 최적화된 값으로 설정되고, 또한 '계조 구간 A'에서 '0', '계조 구간 B'에서 '0', '계조 구간 C'에서 '1', '계조 구간 D'에서 '1' 등으로 계조 구간별로 최적화된 값으로 설정될 수 있다. 따라서, 보상 데이터(CD)는 동일한 위치에서 계조별로 다르게 될 수 있고 또한, 동일한 계조에서 위치별로 달라질 수 있다. 이와 같은 보상 데이터(CD)는 휘도 보정시에 한 픽셀(Pixel)의 R, G, B 데이터 각각에 동일한 값으로 설정되어 R, G, B 서브픽셀을 포함한 한 픽셀 단위로 설정된다. 또한, 보상 데이터(CD)는 색차 보정시에 R, G, B 데이터 각각에 다르게 설정된다. 예컨대, 특정 무라 위치에서 적색이 비무라 위치보다 더 두드러지게 보이면 R 보상값은 G, B 보상 값에 비하여 더 작게 된다.
EEPROM(53)은 위치 데이터(PD)와 보상 데이터(CD), 그리고 계조영역 정보(도 6에서 A, B, C, D 구간)를 룩업테이블(Look-up table) 형태로 저장하고, 타이밍 콘트롤러(52)에 내장된 보상회로(51)로부터의 어드레스 제어신호에 응답하여 해당 어드레스에서 위치 데이터(PD)와 보상 데이터(CD)를 보상회로(51)에 공급한다.
도 8 내지 도 10는 보상회로(51)의 제1 실시예와 그 동작을 설명하기 위한 도면들이다.
도 8을 참조하면, 보상회로(51)는 위치 판단부(71), 계조 판단부(72R, 72G, 72B), 어드레스 생성부(73R, 73G, 73B), 및 연산기(74R, 74G, 74B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53R, 53G, 53B)을 포함한다.
제1 내지 제3 EEPROM(53)에 저장된 데이터들은 색보정이나 서브 화소 단위로 무라가 보상되는 경우에, 동일 위치와 동일 계조에서 EEPROM 별로 다르게 설정되는 한편, 휘도 보정이나 적, 녹 및 청의 3 개 서브화소를 포함한 화소 단위로 무라가 보상되는 경우에, 동일 위치와 동일 계조에서 EEPROM들 각각에서 동일하게 설정된다.
위치 판단부(71)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.
계조 판단부(72R, 72G, 72B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.
어드레스 생성부(73R, 73G, 73B)는 EEPROM(53R, 53G, 53B)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53R, 53G, 53B)에 공급한다.
어드레스에 따라 EEPROM(53R, 53G, 53B)으로부터 출력되는 보상 데이터(CD)는 연산기(74R, 74G, 74B)에 공급된다.
연산기(74R, 74G, 74B)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CD)를 가산 또는 감산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다. 여기서, 연산기(74R, 74G, 74B)는 가산기, 감산기 이외에도 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 보상 데이터(CD)를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.
이러한 보상회로(51)에 의한 무라 보상 결과의 일 예로는 도 9와 같이 R 보상데이터, G 보상 데이터 및 B 보상 데이터가 동일하게 '1'로 설정되어 비무라 위치보다 1 계조 낮은 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 각 색에서 동일하게 1씩 증가시켜 무라 위치의 휘도를 보상할 수 있다. 또한, 보상회로(51)에 의한 무라 보상 결과의 다른 예로는 도 10과 같이 R 보상 데이터는 '1'로, G 및 B 보상 데이터는 '0'으로 설정되어 비무라 위치보다 적색의 순도가 낮은 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 색차를 보상할 수도 있다.
평판표시패널(60)의 한 화소는 도 11a와 같이 적(R), 녹(G), 청(B)의 3 개 서브화소를 포함할 수도 있지만, 도 11b와 같이 적(R), 녹(G), 청(B), 및 백(W)의 4 개 서브화소를 포함할 수도 있다.
도 11b와 같은 화소 배치에서 무라 위치의 백색 데이터(W)를 변조하기 위하여, 본 발명의 제2 실시예에 따른 보상회로(51)는 도 12과 같이 계조 판단부(72W), 어드레스 생성부(73W), 및 연산기(74W)를 더 구비한다. 그리고 EEPROM(53)은 무라 위치에서의 백색 데이터에 대한 보상 데이터가 룩업 테이블 형태로 저장되는 제3 EEPROM(53W)을 더 구비한다. 이렇게 백색 데이터(Wi)를 보상하게 되면, 무라위치에서의 휘도 보상이 더 쉽게 될 수 있다. 한편, 백색 데이터(Wi)는 적, 녹, 및 청색의 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변수로 하여 산출되는 휘도정보(Y)로부터 결정된다.
도 13은 본 발명의 제3 실시예에 따른 보상회로(51)와 EEPROM(53Y)을 나타낸다.
도 13을 참조하면, 본 발명에 따른 보상회로(51)는 RGB to YUV 변환기(120), 위치 판단부(121), 계조 판단부(122), 어드레스 생성부(123), 연산기(124), 및 YUV to RGB 변환기(125)를 구비한다. 그리고 EEPROM(53Y)은 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도정보(Yi)를 미세하게 변조하기 위한 위치별, 계조별 무라 휘도 보상 데이터들이 저장된다.
RGB to YUV 변환기(120)는 m/m/m 비트의 R/G/B 데이터를 가지는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변수로 하는 아래의 수학식 1 내지 수학식 3을 이용하 여 n/n/n(n은 m보다 큰 정수) 비트의 휘도정보(Yi)와 색차정보(UiVi)를 산출한다.
Yi = 0.299Ri + 0.587Gi + 0.114Bi
Ui = -0.147Ri - 0.289Gi + 0.436Bi = 0.492(Bi - Y)
Vi = 0.615Ri - 0.515Gi - 0.100Bi = 0.877(Ri - Y)
위치 판단부(121)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.
계조 판단부(122)는 RGB to YUV 변환기(120)로부터의 휘도정보(Yi)를 기반으로 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.
어드레스 생성부(127)는 EEPROM(53Y)의 무라 위치 데이터를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 무라 휘도 보상 데이터를 읽어 내기 위한 리드 어드레스를 생성하여 EEPROM(53Y)에 공급한다.
어드레스에 따라 EEPROM(53Y)으로부터 출력되는 무라 휘도 보상 데이터는 연산기(124)에 공급된다.
연산기(124)는 RGB to YUV 변환기(120)로부터의 n 비트 휘도 정보(Yi)에 EEPROM(53Y)으로부터의 무라 휘도 보상 데이터를 가산 또는 감산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도를 변조한다. 여기서, 연산기(124)는 가산기, 감산기 이외에도 n 비트 휘도 정보(Yi)에 무라 휘도 보상 데이터를 승산하거나 제산하는 승산기 또는 제산기를 포함할 수도 있다.
이렇게 연산기(124)에 의해 변조된 휘도 정보(Yc)는 확장된 n 비트의 휘도정보(Yi)를 증감시키므로 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 휘도를 소수부까지 미세하게 조정할 수 있다.
YUV to RGB 변환기(125)는 연산기(124)에 의해 변조된 휘도정보(Yc)와 RGB to YUV 변환기(120)로부터의 색차정보(UiVi)를 변수로 하는 아래의 수학식 4 내지 수학식 6을 이용하여 m/m/m 비트의 변조된 데이터(Rc/Gc/Bc)를 산출한다.
R = Yc + 1.140Vi
G = Yc - 0.395Ui - 0.581Vi
B = Yc + 2.032Ui
이와 같이 본 발명의 제3 실시예에 따른 보상회로는 사람의 눈이 색상차보다는 휘도차에 민감한 점에 착안하여 무라위치에 표시될 R/G/B 비디오 데이터를 휘도성분과 색차성분으로 변환하고, 이 중 휘도정보를 포함하는 Y 데이터의 비트 수를 확장하여 무라위치의 휘도를 조절함으로써, 평판표시장치의 무라위치에서 휘도의 미세조절을 가능하게 한다.
본 발명의 제4 내지 제6 실시예에 따른 보상회로(51)는 미세하게 화질을 조정하는 방법으로 알려진 프레임 레이트 콘트롤(Frame rate control ; FRC)와 디더링(Dithering)을 이용하여 무라 위치에 표시될 데이터를 미세하게 조정한다.
프레임 레이트 콘트롤과 디더링 방법에 대하여 도 14 내지 16을 참조하여 설명하기로 한다.
프레임 콘트롤은 '0' 계조와 1 계조가 4 개의 프레임 동안 순차적으로 표시되는 하나의 화소를 가정할 경우, 도 14의 (a)와 같이 그 화소가 3 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 1 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 1/4계조를 느끼게 된다. 이와 달리, 도 14의 (b)와 같이 동일 화소가 2 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 2 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 1/2계조를 느끼게 되며, 도 14의 (c)와 같이 동일 화소가 1 개의 프레임 동안 0 계조를 표시하는 한편, 나머지 3 개의 프레임 동안 1 계조를 표시하면 관찰자는 망막의 적분효과로 인하여 4 개의 프레임 동안 3/4계조를 느끼게 된다.
디더링 방법은 4 개의 화소들(P1, P2, P3, P4)을 포함한 단위 화소 윈도우를 가정할 경우, 도 15의 (a)와 같이 그 단위 화소 윈도우 내에서 3 개의 화소들(P1, P3, P4)이 0 계조를 표시하고, 나머지 1 개의 화소(P2)가 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 1/4 계조를 느끼게 된다. 이와 달리, 도 15의 (b)와 같이 단위 화소 윈도우 내에서 2 개의 화소들(P1, P4)이 0 계 조를 표시하고, 나머지 2 개의 화소(P2, P3)가 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 1/2 계조를 느끼게 되며, 도 15의 (c)와 같이 단위 화소 윈도우 내에서 1 개의 화소(P1)가 0 계조를 표시하고, 나머지 3 개의 화소들(P2, P3, P4)이 1 계조를 표시하면 해당 프레임기간 동안 관찰자는 단위 화소 윈도우에서 3/4 계조를 느끼게 된다.
본 발명에서는 프레임 레이트 콘트롤과 디더링 각각을 이용할 뿐만 아니라, 프레임 레이트 콘트롤에서 발생되는 플리커 현상과 디더링에서 나타나는 해상도 저하를 줄이기 위하여, 도 16과 같이 프레임 레이트 콘트롤과 디더링을 혼용하여 무라 위치에서의 데이터를 미세하게 조정한다.
도 15를 참조하면, 4 개의 화소들(P1, P2, P3, P4)을 포함한 단위 화소 윈도우를 4 개의 프레임 동안 순차적으로 표시하는 경우를 가정하면, 도 16의 (a)와 같이 단위 화소 윈도우가 4 개의 프레임 동안 1 계조가 표시되는 한 개의 화소들을 매 프레임마다 다르게 하면서 1/4 계조를 표시하면 관찰자는 플리커와 해상도 저하를 거의 느끼지 않고 4 개의 프레임 동안 단위 화소 윈도우의 계조를 1/4계조로 느끼게 된다. 이와 달리, 도 16의 (b), (c)와 같이 단위 화소 윈도우가 4 개의 프레임 동안 1 계조가 표시되는 두 개 또는 세 개의 화소들을 매 프레임마다 다르게 하면서 1/2 계조 또는 3/4 계조를 표시하면 관찰자는 플리커와 해상도 저하를 거의 느끼지 않고 4 개의 프레임 동안 단위 화소 윈도우의 계조를 1/2 계조 또는 3/4 계조로 느끼게 된다.
본 발명에 있어서, 프레임 레이트 콘트롤의 프레임 수나 디더링에 있어서의 단위 화소 윈도우에 포함된 화소 수는 필요에 따라 다양하게 조정 가능하다.
도 17은 본 발명의 제4 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.
도 17을 참조하면, 보상회로(51)는 위치 판단부(161), 계조 판단부(162R, 162G, 162B), 어드레스 생성부(163R, 163G, 163B), 및 FRC 제어기(164R, 64G, 164B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53FR, 53FG, 53FB)을 포함한다.
위치 판단부(161)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.
계조 판단부(162R, 162G, 162B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.
어드레스 생성부(163R, 163G, 163B)는 EEPROM(53R, 53G, 53B)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53FR, 53FG, 53FB)에 공급한다.
어드레스에 따라 EEPROM(53FR, 53FG, 53FB)으로부터 출력되는 보상 데이터(CD)는 FRC 제어기(164R, 164G, 164B)에 공급된다.
FRC 제어기(164R, 164G, 164B)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 EEPROM(53FR, 53FG, 53FB)으로부터의 보상 데이터(CD)를 증감하여 무라위치에 표시될 데이터를 변조하되, 도 14와 같이 무라 보상값에 따라 보상 데이터(CD)가 증감되는 프레임 개수와 프레임 순서를 다르게 하여 보상 데이터(CD)를 다수의 프레임에 분산시킨다. 예컨대, 무라 위치에 보상될 보상값으로 설정되는 보상 데이터(CD)가 0.5 계조이면, FRC 제어기(164R, 164G, 164B)는 4 개의 프레임 중 2 개의 프레임 기간 동안 해당 무라 위치 화소의 데이터에 '1' 계조를 가산하여 무라 위치에 표시될 데이터(Ri/Gi/Bi)의 무라 정도 0.5 계조를 보상한다. 이러한 FRC 제어기(164R, 164G, 164B)는 도 18과 같은 회로 구성을 가진다.
도 18은 적색 데이터를 보정하기 위한 제1 FRC 제어기(164R)를 상세히 나타낸다. 한편, 제2 및 제3 FRC 제어기(164G, 164B)는 제1 FRC 제어기(164R)와 실질적으로 동일한 회로 구성을 가진다.
도 18을 참조하면, 제1 FRC 제어기(164R)는 보상값 판정부(171), 프레임 수 감지부(172), 및 연산기(173)를 구비한다.
보상값 판정부(171)는 R 보상값을 판정하고 그 보상값을 프레임 수에 따라 나누어진 값으로 FRC 데이터(FD)를 발생한다. 예를 들어, 4 개의 프레임을 FRC의 한 프레임 그룹으로 할 때 R 무라 보상 데이터 '00'은 0계조, R 무라 보상 데이터 '01'은 1/4계조, R 무라 보상 데이터 '10'은 1/2계조, '11'은 3/4계조에 대한 보상값으로 인식하도록 미리 설정되었다면, 보상값 판정부(171)는 R 무라 보상 데이터 '01'을 해당 무라 위치의 데이터의 표시 계조에 1/4 계조를 가산할 데이터로 판정한다. 이와 같이 R 무라 보상 데이터의 계조가 판정되면, 보상값 판정부(171)는 해당 무라 위치에 공급될 입력 디지털 비디오 데이터(Ri/Gi/Bi)에 1/4계조를 보상하기 위하여, 도 14의 (a)에서 보는 바와 같이 제1 내지 제4 프레임 중 어느 한 프레임에 1 계조가 가산되도록 가산될 한 프레임 기간에 '1'의 FRC 데이터(FD)를 발생하고, 나머지 3 개 프레임 기간 동안 '0'의 FRC 데이터(FD)를 발생한다.
프레임 수 감지부(172)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한다. 예를 들어, 프레임 수 감지부(172)는 수직 동기 신호(Vsync)를 카운팅하여 프레임 수를 감지할 수 있다.
연산기(173)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 FRC 데이터(FD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.
본 발명의 제4 실시예에 따른 보상회로(51)와 EEPROM(53)은 입력 R, G, B 디지털 비디오 데이터가 각각 8 비트이고 4 개의 프레임기간을 한 프레임 그룹으로 하여 보상값을 시간적으로 분산시키는 것으로 가정할 때 1021 계조로 세분화하여 무라 위치에 표시될 데이터를 세밀하게 보정할 수 있다.
도 19는 본 발명의 제5 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.
도 19를 참조하면, 보상회로(51)는 위치 판단부(181), 계조 판단부(182R, 182G, 182B), 어드레스 생성부(183R, 183G, 183B), 및 디더링 제어기(184R, 184G, 184B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53DR, 53DG, 53DB)을 포함한다.
위치 판단부(181)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.
계조 판단부(182R, 182G, 182B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.
어드레스 생성부(183R, 183G, 183B)는 EEPROM(53DR, 53DG, 53DB)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53DR, 53DG, 53DB)에 공급한다.
어드레스에 따라 EEPROM(53DR, 53DG, 53DB)으로부터 출력되는 보상 데이터(CD)는 디더링 제어기(184R, 184G, 184B)에 공급된다.
디더링 제어기(184R, 184G, 184B)는 EEPROM(53DR, 53DG, 53DB)로부터의 보상 데이터(CD)를 다수의 화소를 포함한 단위 화소 윈도우의 각 화소들에 분산하여 무라 위치에 표시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다.
도 20은 적색 데이터를 보정하기 위한 제1 디더링 제어기(184R)를 상세히 나타낸다. 한편, 제2 및 제3 디더링 제어기(184G, 184B)는 제1 디더링 제어기(184R)와 실질적으로 동일한 회로 구성을 가진다.
도 20을 참조하면, 제1 디더링 제어기(184R)는 보상값 판정부(191), 화소 위치 감지부(192), 및 연산기(193)를 구비한다.
보상값 판정부(191)는 R 보상값을 판정하고 그 보상값을 단위 화소 윈도우 내에 포함된 화소들에 분산될 값으로 디더링 데이터(DD)를 발생한다. 이 보상값 판정부(191)에는 R 보상값에 따라 디더링 데이터(DD)가 자동 출력되도록 프로그래밍되어 있다. 예컨대, 보상값 판정부(191)는 2진 데이터로 표현되는 R 보상값이 '00'이면 단위 화소 윈도우의 보상값을 1/4 계조로, R 보상값이 '10'이면 1/2 계조로, R 보상값이 '11'이면 3/4 계조로 디더 보상값을 인식하도록 미리 프로그래밍되어 있다. 따라서, 보상값 판정부(191)는 단위 화소 윈도우에 4 개의 화소들이 포함되어 있고 R 보상값이 '01'이면 그 단위 화소 윈도우 내의 한 화소 위치에서 '1'을 디더링 데이터(DD)로 발생하는 반면, 나머지 3 개의 화소 위치들에서 '0'을 디더링 데이터(DD)로 발생한다. 이러한 디더링 데이터(DD)는 연산기(132)에 의해 도 14와 같이 입력 디지털 비디오 데이터에 단위 화소 윈도우 내의 화소 위치별로 증감된다.
화소 위치 감지부(192)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 화소 위치를 감지한다. 예를 들어, 화소 위치 감지부(192)는 수평 동기 신호(Hsync)와 도트클럭(DCLK)을 카운팅하여 화소 위치를 감지할 수 있다.
연산기(173)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 디더링 데이터(DD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.
본 발명의 제5 실시예에 따른 보상회로(51)와 EEPROM(53)은 단위 화소 윈도우를 4 개의 화소들로 구성한다고 가정할 때 R, G, B 각각에 대하여 1021 계조로 세분화된 보상값으로 무라위치에 표시될 데이터를 미세하게 조정할 수 있다.
도 21은 본 발명의 제6 실시예에 따른 보상회로(51)와 EEPROM(53)를 나타낸다.
도 21을 참조하면, 보상회로(51)는 위치 판단부(201), 계조 판단부(202R, 202G, 202B), 어드레스 생성부(203R, 203G, 203B), 및 FRC & 디더링 제어기(204R, 204G, 204B)을 구비한다. 그리고 EEPROM(53)은 적(R), 녹(G), 청(B) 별로 보상 데이터(CD)와 그 위치 데이터(PD)를 저장하는 제1 내지 제3 EEPROM(53FDR, 53FDG, 53FDB)을 포함한다.
위치 판단부(201)는 수직/수평 동기 신호(Vsync, Hsync), 데이터 인에이블 신호(DE) 및 도트 클럭(DCLK)을 이용하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치를 판단한다.
계조 판단부(202R, 202G, 202B)는 적(R), 녹(G), 청(B)의 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 계조를 분석한다.
어드레스 생성부(203R, 203G, 203B)는 EEPROM(53FDR, 53FDG, 53FDB)의 위치 데이터(PD)를 참조하여 입력 디지털 비디오 데이터(Ri/Gi/Bi)의 표시 위치가 무라 위치에 해당하면, 그 무라 위치에서의 보상 데이터(CD)를 읽어 내기 위한 리드 어드레스(Read Address)를 생성하여 EEPROM(53FDR, 53FDG, 53FDB)에 공급한다.
FRC & 디더링 제어기(204R, 204G, 204B)는 EEPROM(53FDR, 53FDG, 53FDB)로부터의 보상 데이터(CD)를 다수의 화소를 포함한 단위 화소 윈도우의 각 화소들에 분산하고, 또한, 보상 데이터(CD)를 다수의 프레임기간으로 분산시켜 무라 위치에 표 시될 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 변조한다.
도 22는 적색 데이터를 보정하기 위한 제1 FRC & 디더링 제어기(204R)를 상세히 나타낸다. 한편, 제2 및 제3 FRC & 디더링 제어기(204G, 204B)는 제1 FRC & 디더링 제어기(204R)와 실질적으로 동일한 회로 구성을 가진다.
도 22를 참조하면, 제1 FRC & 디더링 제어기(204R)는 보상값 판정부(211), 프레임 수 감지부(223), 화소 위치 감지부(224), 및 연산기(222)를 구비한다.
보상값 판정부(221)는 R 보상값을 판정하고 그 보상값을 단위 화소 윈도우 내에 포함된 화소들과 다수의 프레임기간 동안 분산될 값으로 FRC & 디더링 데이터(FDD)를 발생한다. 이 보상값 판정부(221)에는 R 보상값에 따라 FRC & 디더링 데이터(FDD)가 자동 출력되도록 프로그래밍되어 있다. 예컨대, 보상값 판정부(221)는 R 무라 보상 데이터가 '00'이면 0 계조, '01'이면 1/4 계조, '10'이면 1/2 계조, '11'이면 3/4 계조에 대한 보상값으로 인식하도록 미리 프로그래밍되어 있다. R 무라 보상 데이터가 '01'이고, 4 개의 프레임기간을 FRC 프레임 그룹으로 하고 4 개의 화소를 디더링의 단위 화소 윈도우로 구성한다고 가정하면, 보상값 판정부(221)는 도 16과 같이 4 개의 프레임 기간 동안 단위 화소 윈도우 내에서 1 개의 화소 위치에 '1'을 FRC & 디더링 데이터(FDD)로 발생하고 나머지 3 개의 화소 위치에 '0'을 FRC & 디더링 데이터(FDD)으로 발생하되, '1'이 발생되는 화소의 위치를 매 프레임마다 변경시킨다.
프레임 수 감지부(223)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 프레임 수를 감지한 다. 예를 들어, 프레임 수 감지부(223)는 수직 동기 신호(Vsync)를 카운팅하여 프레임 수를 감지할 수 있다.
화소 위치 감지부(224)는 수직/수평 동기신호(Vsync,Hsync), 도트클럭(DCLK) 및 데이터 인에이블 신호(DE) 중 어느 하나 이상을 이용하여 화소 위치를 감지한다. 예를 들어, 화소 위치 감지부(192)는 수평 동기 신호(Hsync)와 도트클럭(DCLK)을 카운팅하여 화소 위치를 감지할 수 있다.
연산기(222)는 입력 디지털 비디오 데이터(Ri/Gi/Bi)를 FRC & 디더링 데이터(FDD)로 증감하여 보정된 디지털 비디오 데이터(Rc)를 발생한다.
본 발명의 제6 실시예에 따른 보상회로(51)와 EEPROM(53)은 단위 화소 윈도우를 4 개의 화소들로 구성하고 4 개의 프레임기간을 한 FRC 프레임 그룹이라고 가정할 때 R, G, B 각각에 대하여 플리커와 해상도 저하가 거의 없이 1021 계조로 세분화된 보상값으로 무라위치에 표시될 데이터를 미세하게 조정할 수 있다.
이하, 본 발명의 실시예에 따른 평판표시장치의 화질제어방법에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 평판표시장치의 화질제어방법은 무라영역 검사공정에서 판정된 무라 보상 데이터와 경계부 검사공정에서 판정된 경계부 노이즈 보상데이터의 합으로 산출되는 최종 보상 데이터를 메모리에 저장하고, 이 메모리에 저장된 최종 보상 데이터로 무라영역 및 비무라영역에 공급될 데이터를 변조하여 이 변조된 데이터로 화상을 표시한다. 여기서 최종 보상 데이터는 표시패널 상의 인접하는 수평라인에 대하여 서로 다른 보상값을 가진다. 즉, 무라영역 검사공정에 서 판정된 무라 보상 데이터를 제1 보상 데이터, 경계부 노이즈 검사공정에서 판정된 경계부 노이즈 보상 데이터를 제2 보상 데이터라 하고, 표시패널에서 무라영역과 비무라영역의 경계와 수직하며 서로 이웃하는 제1 및 제2 수평라인에 대하여 제1 수평라인에 대한 보상 데이터를 제1 타입, 제2 수평라인에 대한 보상데이터를 제2 타입이라 하면, 제1 타입 제1 보상데이터와 제2 타입 제1 보상데이터는 수직으로 이웃하는 픽셀들에 대하여 동일하거나 서로 다르게 설정되고, 제1 타입 제2 보상데이터와 제2 타입 제2 보상데이터는 수직으로 이웃하는 픽셀들에 대하여 서로 다르게 설정된다. 따라서, 제1 보상 데이터와 제2 보상데이터의 합으로 산출되는 최종 보상 데이터는 제1 타입과 제2 타입이 수직으로 이웃하는 픽셀간에 서로 다르게 설정된다.
이하, 도 23 내지 도 27e를 참조하여 본 발명에 따른 평판표시장치의 화질 제어방법의 실시예들에 대하여 상세히 설명하기로 한다.
본 발명의 제1 실시예에 따른 평판표시의 화질 제어방법은 무라영역과 비무라영역이 A×ΔL과 (A+1)×ΔL 사이의 휘도차(d)를 보일 때, 제1 및 제2 타입 제1 보상 데이터는 비무라영역에서 0, 무라영역에서 ±A×ΔL의 보상값으로 설정된다. 제1 타입 제2 보상 데이터는 무라영역 및 비무라영역에서 0으로 설정되며, 제2 타입 제2 보상 데이터는 경계에 인접한 픽셀 및 이 픽셀을 포함하여 무라영역의 동일 수평라인 상에서 격셀(every other pixel)마다 ±k×ΔL의 보상값으로 설정된다. 이 때, 제2 타입 제2 보상 데이터는 무라영역에서 최소한 경계에 인접한 1 픽셀에 대하여, 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀 까지에 대하여 상기 보상값으로 설정될 수 있다. 한편, 'A'는 양의 정수, 'k'는 'A'보다 작거나 같은 양의 정수, '+'는 휘도 증가, '-'는 휘도 감소를 뜻하며, d 및 ΔL은 기 정의된 바와 같다.
예를 들어, 도 23에서 보는 바와 같이 무라영역의 휘도가 비무라영역의 휘도에 비해 d 만큼 떨어지며 d 는 3ΔL과 4ΔL 사이의 값을 가질 때, 본 발명의 제1 실시예에 따른 평판표시의 화질 제어방법은 다음과 같이 설정되는 보상 데이터들로 무라 및 경계부 노이즈를 보상한다.
도 24a를 참조하면, 제1 타입 제1 보상 데이터(211a)는 비무라영역에서 0, 무라영역에서 +3ΔL의 보상값으로 설정되고, 제1 타입 제2 보상 데이터(212a)는 무라영역 및 비무라영역에서 0의 보상값으로 설정되며, 제1 타입 최종 보상 데이터(213a)는 제1 타입 제1 보상 데이터(211a)와 제1 타입 제2 보상 데이터(212a)의 합으로 산출된다.
도 24b를 참조하면, 제2 타입 제1 보상 데이터(211b)는 제1 타입 제1 보상 데이터(211a)와 동일하게 비무라영역에서 0, 무라영역에서 +3ΔL의 보상값으로 설정되며, 제2 타입 제2 보상 데이터(212b)는 무라영역에서 경계에 인접한 픽셀에 대하여 +k×ΔL, 예를 들어 +ΔL의 보상값으로 설정된다. 이러한 제2 타입 제2 보상 데이터(212b)는 상기 픽셀을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀 단위로 설정될 수 있다. 그리고, 제2 타입 최종 보상 데이터(213b)는 제2 타입 제1 보상 데이터(211b)와 제2 타입 제2 보상 데이터(212b)의 합으로 산출된다.
본 발명의 제1 실시예에 따른 평판표시장치의 화질 제어방법은 위와 같이 설정된 제1 및 제2 타입의 최종 보상 데이터(213a, 213b)를 메모리에 저장하고, 이 최종 보상 데이터들(213a, 213b)을 이용하여 무라영역 및 경계부에 공급될 데이터를 변조하여 그 무라 및 경계부 노이즈를 보상한다. 다시 말해, 본 발명의 제1 실시예에 따른 평판표시장치의 화질 제어방법은 도 24c에서 보는 바와 같이 무라영역 및 비무라영역에서 이웃하는 제1 및 제2 수평라인의 휘도가 200a 및 200b와 같을 때, 213a와 같은 제1 타입 최종 보상 데이터를 이용한 제1 수평라인에 공급될 데이터 변조를 통해 제1 수평라인의 휘도를 214a와 같이 보상하고, 213b와 같은 제2 타입 최종 보상 데이터를 이용한 제2 수평라인에 공급될 데이터 변조를 통해 제2 수평라인의 휘도를 214b와 같이 보상한다. 이와 같이 무라 및 경계부 노이즈가 보상된 제1 수평라인과 제2 수평라인의 평균휘도는 215와 같이 나타나게 된다.
도 24d 내지 도 24f는 표시패널 상에서 무라영역 및 비무라영역의 일측 경계를 기준으로 픽셀들이 배치된 예와 이 픽셀들에 대하여 도 24a 및 도 24b에서와 같이 설정된 보상 데이터들이 적용되는 구체적인 예를 나타낸다. 도 24d 이하의 도면들에서 나열된 사각형으로 구분된 공간은 표시패널 상의 픽셀들을 의미하며 그 안에 기재된 'A', '+' 및 'ΔL'은 기 정의된 바와 같다.
도 24d를 참조하면, 제1 타입 제1 보상 데이터(211a)는 비무라영역에서 '0'의 보상값 설정되며, 무라영역에서 '+A×ΔL'의 보상값으로 설정된다. 여기서 무라영역과 비무라영역의 휘도차가 도 23에서와 같을 경우 A는 3과 같은 값을 가진다. 그리고, 제1 타입 제2 보상 데이터(212a)는 비무라영역 및 무라영역에서 '0' 의 보상값으로 설정된다. 이와 같이 설정된 제1 타입 제1 보상 데이터(211a)와 제1 타입 제2 보상 데이터(212a)의 합으로써 제1 타입 최종 보상 데이터(213a)가 산출된다.
도 24e를 참조하면, 제2 타입 제1 보상 데이터(211b)는 제1 타입 제1 보상 데이터(211a)와 같이 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+A×ΔL'로 설정된다. 그리고, 제1 타입 제2 보상 데이터(212b)는 비무라영역에서 '0'의 보상값으로 설정되고 무라영역에서 경계에 인접한 픽셀에 대하여 '+ΔL'로 설정된다. 이와 같이 설정된 제2 타입 제1 보상 데이터(211b)와 제2 타입 제2 보상 데이터(212a)의 합으로써 제2 타입 최종 보상 데이터(213b)가 산출된다.
위와 같이 산출된 제1 및 제2 타입 최종 보상 데이터(213a, 213b)는 도 24f에서 보는 바와 같이 표시패널 상의 이웃하는 수평라인들에 대하여 번갈아 적용된다.
본 발명의 제2 실시예에 따른 평판표시의 화질 제어방법은 무라영역과 비무라영역이 A×ΔL과 (A+1)×ΔL 사이의 휘도차(d)를 보일 때, 제1 및 제2 타입 제1 보상 데이터는 비무라영역에서 0, 무라영역에서 ±A×ΔL의 보상값으로 설정된다. 제1 타입 제2 보상 데이터는 비무라영역에서 경계에 인접한 픽셀 및 이 픽셀을 포함하여 무라영역 및 비무라영역의 동일 수평라인 상에서 격셀마다 ±k×ΔL의 보상값으로 설정된다. 제2 타입 제2 보상 데이터는 무라영역에서 경계에 인접한 픽셀 및 이 픽셀을 포함하여 무라영역 및 비무라영역의 동일 수평라인 상에서 격셀마다 ±k×ΔL의 보상값으로 설정된다. 이 때, 제1 및 제2 타입 제2 보상 데이터는 무 라영역 및 비무라영역에서 최소한 경계에 인접한 1 픽셀에 대하여, 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지에 대하여 상기 보상값으로 설정될 수 있다. 한편, 'A'는 양의 정수, 'k'는 'A'보다 작거나 같은 양의 정수, '+'는 휘도 증가, '-'는 휘도 감소를 뜻하며, d 및 ΔL은 기 정의된 바와 같다.
예를 들어, 도 23에서 보는 바와 같이 무라영역의 휘도가 비무라영역의 휘도에 비해 d 만큼 떨어지며 d 는 3ΔL과 4ΔL 사이의 값을 가질 때, 본 발명의 제2 실시예에 따른 평판표시의 화질 제어방법은 다음과 같이 설정되는 보상 데이터들로 무라 및 경계부 노이즈를 보상한다.
도 25a를 참조하면, 제1 타입 제1 보상 데이터(221a)는 비무라영역에서 0, 무라영역에서 +3ΔL의 보상값으로 설정되고, 제1 타입 제2 보상 데이터(222a)는 비무라영역에서 경계에 인접한 픽셀 및 이 픽셀과 경계를 사이에 두고 격셀 간격에 위치한 픽셀에 대하여 +k×ΔL, 예를 들어 +ΔL의 보상값으로 설정된다. 이러한 제1 타입 제2 보상 데이터(222a)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 그리고, 제1 타입 최종 보상 데이터(223a)는 제1 타입 제1 보상 데이터(221a)와 제1 타입 제2 보상 데이터(222a)의 합으로 산출된다.
도 25b를 참조하면, 제2 타입 제1 보상 데이터(221b)는 제1 타입 제1 보상 데이터(211a)와 동일하게 비무라영역에서 0, 무라영역에서 +3ΔL의 보상값으로 설정되며, 제2 타입 제2 보상 데이터(222b)는 무라영역에서 경계에 인접한 픽셀 및 이 픽셀과 경계를 사이에 두고 격셀 간격에 위치한 픽셀에 대하여 +k×ΔL, 예를 들어 +ΔL의 보상값으로 설정된다. 이러한 제2 타입 제2 보상 데이터(222b)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 그리고, 제2 타입 최종 보상 데이터(223b)는 제2 타입 제1 보상 데이터(221b)와 제2 타입 제2 보상 데이터(222b)의 합으로 산출된다.
본 발명의 제2 실시예에 따른 평판표시장치의 화질 제어방법은 위와 같이 설정된 제1 및 제2 타입의 최종 보상 데이터(223a, 223b)를 메모리에 저장하고, 이 최종 보상 데이터들(223a, 223b)을 이용하여 무라영역 및 경계부에 공급될 데이터를 변조하여 그 무라 및 경계부 노이즈를 보상한다. 다시 말해, 본 발명의 제2 실시예에 따른 평판표시장치의 화질 제어방법은 도 25c에서 보는 바와 같이 무라영역 및 비무라영역에서 이웃하는 제1 및 제2 수평라인의 휘도가 200a 및 200b와 같을 때, 223a와 같은 제1 타입 최종 보상 데이터를 이용한 제1 수평라인에 공급될 데이터 변조를 통해 제1 수평라인의 휘도를 224a와 같이 보상하고, 223b와 같은 제2 타입 최종 보상 데이터를 이용한 제2 수평라인에 공급될 데이터 변조를 통해 제2 수평라인의 휘도를 224b와 같이 보상한다. 이와 같이 무라 및 경계부 노이즈가 보상된 제1 수평라인과 제2 수평라인의 평균휘도는 225와 같이 나타나게 된다.
도 25d 내지 도 25f는 표시패널 상에서 무라영역 및 비무라영역의 일측 경계를 기준으로 픽셀들이 배치된 예와 이 픽셀들에 대하여 도 25a 및 도 25b에서와 같이 설정된 보상 데이터들이 적용되는 구체적인 예를 나타낸다. 도 25d 이하의 도 면들에서 나열된 사각형으로 구분된 공간은 표시패널 상의 픽셀들을 의미하며 그 안에 기재된 'A', '+' 및 'ΔL'은 기 정의된 바와 같다.
도 25d를 참조하면, 제1 타입 제1 보상 데이터(221a)는 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+A×ΔL'의 보상값으로 설정된다. 여기서 무라영역과 비무라영역의 휘도차가 도 23에서와 같을 경우 A는 3과 같은 값을 가진다. 그리고, 제1 타입 제2 보상 데이터(222a)는 비무라영역에서 경계에 인접한 픽셀 및 이 픽셀과 경계를 사이에 두고 격셀 간격에 위치한 픽셀에 대하여 '+ΔL'로 설정된다. 이러한 제1 타입 제2 보상 데이터(222a)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 이와 같이 설정된 제1 타입 제1 보상 데이터(221a)와 제1 타입 제2 보상 데이터(222a)의 합으로써 제1 타입 최종 보상 데이터(223a)가 산출된다.
도 25e를 참조하면, 제2 타입 제1 보상 데이터(221b)는 제1 타입 제1 보상 데이터(221a)와 같이 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+A×ΔL'로 설정된다. 그리고, 제2 타입 제2 보상 데이터(222b)는 무라영역에서 경계에 인접한 픽셀 및 이 픽셀과 경계를 사이에 두고 격셀 간격에 위치한 픽셀에 대하여 '+ΔL'로 설정된다. 이러한 제2 타입 제2 보상 데이터(222b)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 이와 같이 설정된 제2 타입 제1 보상 데이터(221b)와 제2 타입 제2 보상 데이터(222b)의 합으로써 제2 타입 최종 보상 데이터 (223b)가 산출된다.
위와 같이 산출된 제1 및 제2 타입 최종 보상 데이터(223a, 223b)는 도 25f에서 보는 바와 같이 표시패널 상의 이웃하는 수평라인들에 대하여 번갈아 적용된다.
본 발명의 제3 실시예에 따른 평판표시의 화질 제어방법은 무라영역과 비무라영역이 A×ΔL과 (A+1)×ΔL 사이의 휘도차(d)를 보일 때, 제1 타입 제1 보상 데이터는 비무라영역에서 0, 무라영역에서 +A×ΔL의 보상값으로 설정되고, 제2 타입 제1 보상 데이터는 비무라영역에서 0, 무라영역에서 +(A+1)×ΔL의 보상값으로 설정된다. 제1 타입 제2 보상 데이터는 무라영역에서는 경계에 인접한 픽셀에 대하여 -k×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정되며, 비무라영역에서는 위 무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 +k×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정된다. 그리고, 제2 타입 제2 보상 데이터는 비무라영역에서는 경계에 인접한 픽셀에 대하여 +k×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정되며, 무라영역에서는 위 비무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 -k×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정된다. 이 때, 제1 및 제2 타입 제2 보상 데이터는 무라영역 및 비무라영역에서 최소한 경계에 인접한 1 픽셀에 대하여, 최 대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지에 대하여 상기 보상값으로 설정될 수 있다. 한편, 'A'는 양의 정수, 'k'는 'A'보다 작거나 같은 양의 정수, '+'는 휘도 증가, '-'는 휘도 감소를 뜻하며, d 및 ΔL은 기 정의된 바와 같으며, 특히, k는 ½A일 수 있다. 또한, 제1 및 제2 타입 제2 보상 데이터는 위와 반대로 무라영역에서 +k×ΔL로부터 감소되며, 비무라영역에서 -k×ΔL로부터 증가되는 보상값으로 설정될 수 있다.
예를 들어, 도 23에서 보는 바와 같이 무라영역의 휘도가 비무라영역의 휘도에 비해 d 만큼 떨어지며 d 는 3ΔL과 4ΔL 사이의 값을 가질 때, 본 발명의 제3 실시예에 따른 평판표시의 화질 제어방법은 다음과 같이 설정되는 보상 데이터들로 무라 및 경계부 노이즈를 보상한다.
도 26a를 참조하면, 제1 타입 제1 보상 데이터(231a)는 비무라영역에서 0, 무라영역에서 +3ΔL의 보상값으로 설정된다. 제1 타입 제2 보상 데이터(232a)는 무라영역에서는 경계에 인접한 픽셀에 대하여 -2ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정되며, 비무라영역에서는 위 무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 +2ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정된다. 이러한 제1 타입 제2 보상 데이터(232a)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 그리고, 제1 타입 최종 보상 데이터(233a)는 제1 타입 제1 보상 데이터(231a)와 제1 타입 제2 보상 데이터(232a)의 합으로 산출된다.
도 25b를 참조하면, 제2 타입 제1 보상 데이터(231b)는 제1 타입 제1 보상 데이터(231a)와 달리 비무라영역에서 0, 무라영역에서 +4ΔL의 보상값으로 설정된다. 그리고, 제2 타입 제2 보상 데이터(232b)는 비무라영역에서는 경계에 인접한 픽셀에 대하여 +2ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정되며, 무라영역에서는 위 비무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 -2ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정된다. 이러한 제2 타입 제2 보상 데이터(232b)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 그리고, 제2 타입 최종 보상 데이터(233b)는 제2 타입 제1 보상 데이터(231b)와 제2 타입 제2 보상 데이터(232b)의 합으로 산출된다.
본 발명의 제3 실시예에 따른 평판표시장치의 화질 제어방법은 위와 같이 설정된 제1 및 제2 타입의 최종 보상 데이터(233a, 233b)를 메모리에 저장하고, 이 최종 보상 데이터들(233a, 233b)을 이용하여 무라영역 및 경계부에 공급될 데이터를 변조하여 그 무라 및 경계부 노이즈를 보상한다. 다시 말해, 본 발명의 제3 실시예에 따른 평판표시장치의 화질 제어방법은 도 26c에서 보는 바와 같이 무라영역 및 비무라영역에서 이웃하는 제1 및 제2 수평라인의 휘도가 200a 및 200b와 같을 때, 233a와 같은 제1 타입 최종 보상 데이터를 이용한 제1 수평라인에 공급될 데이 터 변조를 통해 제1 수평라인의 휘도를 234a와 같이 보상하고, 233b와 같은 제2 타입 최종 보상 데이터를 이용한 제2 수평라인에 공급될 데이터 변조를 통해 제2 수평라인의 휘도를 234b와 같이 보상한다. 이와 같이 무라 및 경계부 노이즈가 보상된 제1 수평라인과 제2 수평라인의 평균휘도는 235와 같이 나타나게 된다.
도 26d 내지 도 26f는 표시패널 상에서 무라영역 및 비무라영역의 일측 경계를 기준으로 픽셀들이 배치된 예와 이 픽셀들에 대하여 도 25a 및 도 25b에서와 같이 설정된 보상 데이터들이 적용되는 구체적인 예를 나타낸다. 도 25d 이하의 도면들에서 나열된 사각형으로 구분된 공간은 표시패널 상의 픽셀들을 의미하며 그 안에 기재된 'A', '+' 및 'ΔL'은 기 정의된 바와 같다.
도 26d를 참조하면, 제1 타입 제1 보상 데이터(231a)는 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+A×ΔL'의 보상값으로 설정된다. 여기서 무라영역과 비무라영역의 휘도차가 도 23에서와 같을 경우 A는 3과 같은 값을 가진다. 그리고, 제1 타입 제2 보상 데이터(231a)는 무라영역에서는 경계에 인접한 픽셀에 대하여 -½A×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정되며, 비무라영역에서는 위 무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 +½A×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정된다. 이러한 제1 타입 제2 보상 데이터(232a)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 이와 같이 설정된 제1 타입 제1 보 상 데이터(231a)와 제1 타입 제2 보상 데이터(232a)의 합으로써 제1 타입 최종 보상 데이터(233a)가 산출된다.
도 25e를 참조하면, 제2 타입 제1 보상 데이터(231b)는 제1 타입 제1 보상 데이터(231a)와 같이 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+A×ΔL'로 설정된다. 그리고, 제2 타입 제2 보상 데이터는 비무라영역에서는 경계에 인접한 픽셀에 대하여 +½A×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 감소되는 보상값으로 설정되며, 무라영역에서는 위 비무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 -½A×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 ΔL씩 증가되는 보상값으로 설정된다. 이러한 제2 타입 제2 보상 데이터(232b)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 이와 같이 설정된 제2 타입 제1 보상 데이터(231b)와 제2 타입 제2 보상 데이터(232b)의 합으로써 제2 타입 최종 보상 데이터(233b)가 산출된다.
위와 같이 산출된 제1 및 제2 타입 최종 보상 데이터(233a, 233b)는 도 25f에서 보는 바와 같이 표시패널 상의 이웃하는 수평라인들에 대하여 번갈아 적용된다.
이하, 도 26a 내지 도 26f를 통해 설명한 본 발명의 제3 실시예에 따른 평판표시장치의 화질 제어방법에 대해 임의의 수치를 적용하여 나타낸 도 27a 내지 도 27e을 참조하여 본 발명의 제3 실시예에 따른 평판표시장치의 화질 제어방법에 대 하여 더 상세히 설명하기로 한다.
예를 들어, 도 27a에서 보는 바와 같이 비무라영역의 휘도가 120일 때 무라영역의 휘도가 116.5를 나타낸다고 하면, 다시 말해 무라영역과 비무라영역의 휘도차(d)가 3.5이며 ΔL은 1의 값을 가진다고 가정하면, 이러한 경우 도 27b에서 보는 바와 같이 제1 타입 제1 보상 데이터(231a)는 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+3'의 보상값으로 설정된다. 그리고, 제1 타입 제2 보상 데이터(232a)는 무라영역에서는 경계에 인접한 픽셀에 대하여 -2의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 1씩 증가되는 보상값으로 설정되며, 비무라영역에서는 위 무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 +2의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 1씩 감소되는 보상값으로 설정된다. 이와 같이 설정된 제1 타입 제1 보상 데이터(231a)와 제1 타입 제2 보상 데이터(232a)의 합으로써 제1 타입 최종 보상 데이터(233a)가 산출된다.
도 25e를 참조하면, 제2 타입 제1 보상 데이터(231b)는 제1 타입 제1 보상 데이터(231a)와 같이 비무라영역에서 '0'의 보상값으로 설정되며, 무라영역에서 '+4'로 설정된다. 그리고, 제2 타입 제2 보상 데이터는 비무라영역에서는 경계에 인접한 픽셀에 대하여 +2×ΔL의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 1씩 감소되는 보상값으로 설정되며, 무라영역에서는 위 비무라영역의 경계에 인접한 픽셀과 경계를 사이에 두고 격셀간격에 위치한 픽셀에 대하여 -2의 보상값으로 설정되고 이 픽셀로부터 격셀간격으로 멀어지는 픽셀마다 1씩 증가되는 보상값으로 설정된다. 이러한 제2 타입 제2 보상 데이터(232b)는 상기 픽셀들을 포함하여 최대한 경계로부터 무라영역의 양끝간 거리의 절반 거리만큼 떨어진 픽셀까지 격셀마다 설정될 수 있다. 이와 같이 설정된 제2 타입 제1 보상 데이터(231b)와 제2 타입 제2 보상 데이터(232b)의 합으로써 제2 타입 최종 보상 데이터(233b)가 산출된다.
위와 같이 산출된 제1 및 제2 타입 최종 보상 데이터(233a, 233b)는 도 27d에서 보는 바와 같이 표시패널 상의 이웃하는 수평라인들에 대하여 번갈아 적용되며, 이러한 제1 및 제2 타입 최종 보상 데이터(233a, 233b)들을 이용하여 도 27a에서 보는 바와 같은 데이터를 변조하면 최종적으로 도 27e에서 보는바와 같은 데이터가 표시패널 상에 표시된다.
한편, 본 발명의 평판표시장치의 화질 제어방법에서 상기 실시예들을 통해 설명한 보상 데이터들은 상기 실시예들에서 설명한 보상위치 및 그 보상값 설정 외에도 무라영역과 비무라영역의 경계부에서 무라영역과 비무라영역간의 휘도변화를 완화시켜주도록 하는 보상위치의 설정 및 이 위치에 대한 보상값 변경이 가능하다.
상술한 바와 같이 본 발명에 따른 평판표시장치의 화질 제어방법은 무라영역에 대하여 휘도를 보상하기 위한 1차 보상 데이터와 무라영역과 비무라영역의 경계부 노이즈를 완화하기 위한 2차 보상 데이터를 설정하여 이 데이터들을 이용하여 무라에 대한 2단계 보상을 해줌으로써 보다 향상된 화질 구현이 가능하다.
상술한 바와 같이 본 발명에 따른 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및 화질 제어방법은 제조공정 중에 무라 크기나 형상에 관계없이 전기적인 보상 데이터로 무라를 보상할 수 있음은 물론이거니와, 무라의 휘도와 색도를 세밀하게 보상할 수 있는 장점이 있으며, 무라 보상과 더불어 무라영역과 비무라영역의 경계부 또한 보상해줌으로써 보다 향상된 화질 구현이 가능하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (103)

  1. 표시패널의 무라영역과 비무라영역을 판정하는 단계와;
    상기 무라영역의 무라특성을 보상하기 위한 제1 보상 데이터를 발생하고 상기 제1 보상 데이터로 상기 무라영역의 데이터를 변조하는 1차 무라 보상 단계와;
    상기 1차 무라 보상 단계 후, 상기 표시패널의 무라영역과 비무라영역 사이의 경계에서 나타나는 휘도를 판정하는 단계와;
    상기 경계에서 나타나는 휘도를 보상하기 위한 제2 보상 데이터를 발생하고 상기 제2 보상 데이터로 상기 경계에 공급될 데이터를 변조하는 2차 무라 보상 단계와;
    상기 제1 보상 데이터와 상기 제2 보상 데이터를 가산하여 최종 보상 데이터를 산출하고 상기 최종 보상 데이터를 상기 표시패널에 내장된 데이터 변조용 메모리에 저장하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하여 동일한 보상값을 가지는 것을 특징으로 하는 평판표시장치의 제조방법.
  3. 제 2 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으 로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  4. 제 3 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  6. 제 2 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  7. 제 6 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  10. 제 8 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  11. 제 1 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가지는 것을 특징으로 하는 평판표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시 장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  17. 제 13 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조방법.
  20. 표시패널의 무라영역과 비무라영역을 판정한 후, 상기 무라영역의 무라정도를 보상하기 위한 1차 무라 보상 후 상기 무라영역과 상기 비무라영역 사이의 경계를 검출하는 검사기와;
    상기 무라영역의 무라특성을 보상하기 위한 제1 보상 데이터, 상기 경계에서 나타나는 휘도를 보상하기 위한 제2 보상 데이터가 저장되는 메모리와;
    상기 1차 무라 보상에서, 상기 제1 보상 데이터로 상기 무라영역의 데이터를 변조하는 1차 무라 보상기와;
    상기 검사기에 의해 검출된 경계에 공급될 데이터를 상기 제2 보상 데이터로 변조하는 2차 무라 보상기와;
    상기 제1 보상 데이터, 상기 제2 보상 데이터 및 상기 제1 보상 데이터에 상기 제2 보상 데이터를 가산하여 산출된 최종 보상 데이터를 상기 메모리에 기록하기 위한 메모리 기록기를 구비하는 것을 특징으로 하는 평판표시장치의 제조장치.
  21. 제 20 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하여 동일한 보상값을 가지는 것을 특징으로 하는 평판표시장치의 제조장치.
  22. 제 21 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  23. 제 22 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  24. 제 23 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리 의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  25. 제 21 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  26. 제 25 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  27. 제 26 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  28. 제 27 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  29. 제 27 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  30. 제 20 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가지는 것을 특징으로 하는 평판표시장치의 제조장치.
  31. 제 30 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  32. 제 31 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  33. 제 32 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  34. 제 33 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  35. 제 33 항 또는 제 34 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  36. 제 32 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  37. 제 36 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  38. 제 36 항 또는 제 37 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 제조장치.
  39. 제 20 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 비휘발성 메모리를 포함하는 것을 특징으로 하는 평판표시장치의 제조장치.
  40. 제 39 항에 있어서,
    상기 메모리는 EEPROM 또는 EDID ROM을 포함하는 것을 특징으로 하는 평판표시장치의 제조장치.
  41. 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 저장하는 메모리와;
    상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 데이터들을 변조하는 보상부와;
    상기 보상부에 의해 변조된 데이터들을 상기 표시패널 상에 표시하는 구동부를 구비하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  42. 제 41 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하여 동일한 보상값을 가지는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  43. 제 42 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  44. 제 43 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  45. 제 44 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  46. 제 42 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  47. 제 46 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  48. 제 47 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  49. 제 48 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  50. 제 48 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  51. 제 41 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가지는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  52. 제 51 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  53. 제 52 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리 의 절반 거리까지 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  54. 제 53 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  55. 제 54 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  56. 제 54 항 또는 제 55 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  57. 제 53 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  58. 제 57 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  59. 제 57 항 또는 제 58 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  60. 제 41 항에 있어서,
    상기 메모리는 데이터 갱신이 가능한 비휘발성 메모리를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  61. 제 60 항에 있어서,
    상기 메모리는 EEPROM 또는 EDID ROM을 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어장치.
  62. 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하 기 위한 제1 보상 데이터와, 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 메모리에 저장하는 단계와;
    상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 데이터들을 변조하는 단계와;
    상기 최종 보상 데이터로 변조된 데이터들을 상기 표시패널 상에 표시하는 단계를 포함하는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  63. 제 62 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하여 동일한 보상값을 가지는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  64. 제 63 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  65. 제 64 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀 들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  66. 제 65 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  67. 제 63 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  68. 제 67 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되 는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  69. 제 68 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  70. 제 69 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  71. 제 69 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  72. 제 62 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가지는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  73. 제 72 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  74. 제 73 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  75. 제 74 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  76. 제 75 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  77. 제 75 항 또는 제 76 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  78. 제 74 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  79. 제 78 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으 로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  80. 제 78 항 또는 제 79 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치의 화질 제어방법.
  81. 비디오 데이터로 화상표시가 가능한 표시패널과;
    상기 표시패널의 1차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역을 보상하기 위한 제1 보상 데이터와 상기 표시패널의 2차 검사공정을 거쳐 판정된 상기 표시패널의 무라영역과 비무라영역 사이의 경계를 보상하기 위한 제2 보상 데이터의 합으로 산출되는 최종 보상 데이터를 저장하는 메모리와;
    상기 메모리에 저장된 최종 보상 데이터를 이용하여 상기 경계와 상기 경계에 근접한 상기 무라영역 및 상기 비무라영역에 공급될 비디오 데이터들을 변조하는 보상부와;
    상기 보상부에 의해 변조된 비디오 데이터들을 상기 표시패널 상에 표시하는 구동부를 구비하는 것을 특징으로 하는 평판표시장치.
  82. 제 81 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀에 대하 여 동일한 보상값을 가지는 것을 특징으로 하는 평판표시장치.
  83. 제 82 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  84. 제 83 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  85. 제 84 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치.
  86. 제 82 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역의 데이터를 변조하기 위한 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  87. 제 86 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  88. 제 87 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지에 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치.
  89. 제 88 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되 는 것을 특징으로 하는 평판표시장치.
  90. 제 88 항에 있어서,
    상기 제2 보상 데이터는,
    상기 무라영역 및 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  91. 제 81 항에 있어서,
    상기 제1 보상 데이터는 상기 무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값을 가지는 것을 특징으로 하는 평판표시장치.
  92. 제 91 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역 및 상기 비무라영역에서 수직으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되고, 상기 무라영역 및 상기 비무라영역에서 수평으로 이웃하는 픽셀들에 대하여 서로 다른 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  93. 제 92 항에 있어서,
    상기 경계는 상기 무라영역의 일측에 형성되는 제1 경계와 상기 무라영역의 타측에 형성되는 제2 경계를 포함하고,
    상기 제2 보상 데이터는 최소한 상기 경계를 따라 배치된 픽셀들에 대해서 설정되고, 최대한 상기 경계를 기준으로 상기 제1 경계와 상기 제2 경계 간의 거리의 절반 거리까지 배치된 픽셀들에 대해서 설정되는 것을 특징으로 하는 평판표시장치.
  94. 제 93 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 증가시키고 상기 비무라영역의 휘도를 감소시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  95. 제 94 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  96. 제 94 항 또는 제 95 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  97. 제 93 항에 있어서,
    상기 제2 보상 데이터는 상기 무라영역의 휘도를 감소시키고 상기 비무라영역의 휘도를 증가시키는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  98. 제 97 항에 있어서,
    상기 제2 보상 데이터는 상기 경계에 가까운 픽셀부터 먼 픽셀까지 단계적으로 감소하는 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  99. 제 97 항 또는 제 98 항에 있어서,
    상기 제2 보상 데이터는 동일 픽셀에 대하여 상기 제1 보상 데이터보다 작은 보상값으로 설정되는 것을 특징으로 하는 평판표시장치.
  100. 제 81 항에 있어서,
    상기 표시패널은,
    다수의 데이터라인들과 다수의 게이트라인들이 교차되고 다수의 액정셀들이 배치되는 액정표시패널을 포함하는 것을 특징으로 하는 평판표시장치.
  101. 제 100 항에 있어서,
    상기 구동부는,
    상기 최종 보상 데이터로 변조된 데이터를 이용하여 상기 데이터라인들을 구동하기 위한 데이터 구동부와;
    상기 게이트라인들에 스캔펄스를 공급하기 위한 게이트 구동부와;
    상기 데이터 구동부 및 상기 게이트 구동부를 제어하고 상기 최종 보상 데이 터를 상기 데이터 구동부에 공급하기 위한 타이밍 제어부를 더 포함하고;
    상기 메모리 및 상기 보상부는 상기 타이밍 제어부에 내장되는 것을 특징으로 하는 평판표시장치.
  102. 제 81 항 또는 101에 있어서,
    상기 메모리는 데이터 갱신이 가능한 비휘발성 메모리를 포함하는 것을 특징으로 하는 평판표시장치.
  103. 제 102 항에 있어서,
    상기 메모리는 EEPROM 또는 EDID ROM을 포함하는 것을 특징으로 하는 평판표시장치.
KR1020050118959A 2005-12-07 2005-12-07 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법 KR101127829B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050118959A KR101127829B1 (ko) 2005-12-07 2005-12-07 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
TW095121309A TWI341501B (en) 2005-12-07 2006-06-14 Flat panel display, fabricating method and fabricating apparatus thereof, and picture quality controlling method and apparatus thereof
CNB2006100871811A CN100498433C (zh) 2005-12-07 2006-06-15 平板显示器、平板显示器的制造方法及其制造设备
JP2006172288A JP4668854B2 (ja) 2005-12-07 2006-06-22 平板表示装置、その製造方法、その製造装置、その画質制御方法及びその画質制御装置
US11/476,854 US7847772B2 (en) 2005-12-07 2006-06-29 Fabricating method and fabricating apparatus thereof, and picture quality controlling method and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118959A KR101127829B1 (ko) 2005-12-07 2005-12-07 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법

Publications (2)

Publication Number Publication Date
KR20070059744A KR20070059744A (ko) 2007-06-12
KR101127829B1 true KR101127829B1 (ko) 2012-03-20

Family

ID=38118371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118959A KR101127829B1 (ko) 2005-12-07 2005-12-07 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법

Country Status (5)

Country Link
US (1) US7847772B2 (ko)
JP (1) JP4668854B2 (ko)
KR (1) KR101127829B1 (ko)
CN (1) CN100498433C (ko)
TW (1) TWI341501B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101243800B1 (ko) * 2006-06-29 2013-03-18 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
TWI387952B (zh) * 2007-06-08 2013-03-01 Chunghwa Picture Tubes Ltd 檢測顯示器的燒付現象的方法
US8049695B2 (en) * 2007-10-15 2011-11-01 Sharp Laboratories Of America, Inc. Correction of visible mura distortions in displays by use of flexible system for memory resources and mura characteristics
CN101925332B (zh) * 2008-04-22 2013-01-30 株式会社岛津制作所 X射线透视图像中的云纹去除方法及使用该方法的x射线摄像装置
US9837013B2 (en) * 2008-07-09 2017-12-05 Sharp Laboratories Of America, Inc. Methods and systems for display correction
US20100013750A1 (en) * 2008-07-18 2010-01-21 Sharp Laboratories Of America, Inc. Correction of visible mura distortions in displays using filtered mura reduction and backlight control
KR101385476B1 (ko) * 2008-08-26 2014-04-29 엘지디스플레이 주식회사 표시 결함을 보상하기 위한 영상 표시 장치
KR101319341B1 (ko) * 2008-08-26 2013-10-16 엘지디스플레이 주식회사 영상 표시 장치의 결함 보상 영역 생성 방법
CN101719352B (zh) * 2008-10-09 2012-07-25 北京京东方光电科技有限公司 液晶盒成盒后检测装置和方法
KR101323457B1 (ko) * 2008-12-10 2013-10-29 엘지디스플레이 주식회사 평판표시장치의 표시결함 보상방법 및 장치
CN101819337B (zh) 2009-02-27 2012-02-29 北京京东方光电科技有限公司 液晶显示器的检测电路和检测方法
US20110012908A1 (en) * 2009-07-20 2011-01-20 Sharp Laboratories Of America, Inc. System for compensation of differential aging mura of displays
TR201001661A2 (tr) * 2010-03-04 2011-09-21 Vestel Elektroni̇k Sanayi̇ Ve Ti̇caret Anoni̇m Şi̇rketi̇@ Bir ekranın mura etki seviyesi ölçümü için bir yöntem
TWI428878B (zh) * 2010-06-14 2014-03-01 Au Optronics Corp 顯示器驅動方法及顯示器
US8780097B2 (en) * 2011-10-20 2014-07-15 Sharp Laboratories Of America, Inc. Newton ring mura detection system
TWI470610B (zh) * 2012-05-24 2015-01-21 Innocom Tech Shenzhen Co Ltd 影像顯示系統與畫素值調整方法
CN102682732B (zh) * 2012-06-05 2014-04-02 深圳市华星光电技术有限公司 液晶面板中信号补偿的方法、转换电路以及液晶显示装置
KR101958448B1 (ko) * 2012-12-04 2019-07-02 엘지디스플레이 주식회사 유기전계발광표시장치
CN103165094B (zh) * 2013-03-07 2015-01-21 京东方科技集团股份有限公司 一种液晶显示的方法及装置
KR102014852B1 (ko) * 2013-08-30 2019-08-27 엘지디스플레이 주식회사 유기발광 표시장치의 화질 보상장치 및 보상방법
US9202423B2 (en) * 2013-09-03 2015-12-01 Shenzhen China Star Optoelectronics Technology Co., Ltd LCD device, driving method of LCD panel, and mura compensating method
KR102519371B1 (ko) * 2016-01-20 2023-04-10 삼성디스플레이 주식회사 Ela 얼룩 보상 방법 및 이를 채용한 표시 장치
JP6694362B2 (ja) * 2016-09-30 2020-05-13 富士フイルム株式会社 画像検査方法及び装置、プログラム並びに画像記録システム
CN106898327B (zh) * 2017-05-03 2019-11-05 深圳市华星光电技术有限公司 一种显示面板的mura现象补偿方法及显示面板
TW201903743A (zh) * 2017-06-09 2019-01-16 瑞鼎科技股份有限公司 應用於顯示面板之光學補償裝置及其運作方法
US10789882B2 (en) * 2017-06-19 2020-09-29 Raydium Semiconductor Corporation Optical compensation apparatus applied to panel and operating method thereof
TWI626642B (zh) * 2017-06-20 2018-06-11 友達光電股份有限公司 顯示裝置及其伽瑪曲線補償電路與驅動方法
US10602177B1 (en) * 2018-10-01 2020-03-24 Novatek Microelectronics Corp. Frame rate up-conversion apparatus and operation method thereof
CN109584771B (zh) * 2018-12-20 2020-11-24 深圳市华星光电技术有限公司 显示画面的补偿方法以及补偿装置
KR102552012B1 (ko) * 2018-12-26 2023-07-05 주식회사 엘엑스세미콘 무라 보정 시스템
JP7138286B2 (ja) * 2018-12-28 2022-09-16 日亜化学工業株式会社 画像表示装置および画像表示装置の製造方法
CN110796995B (zh) * 2019-11-28 2021-09-03 Tcl华星光电技术有限公司 显示面板的补偿数据的处理方法及显示装置
CN111369923B (zh) * 2020-02-26 2023-09-29 歌尔光学科技有限公司 显示屏幕异常点检测方法、检测设备和可读存储介质
CN112509506A (zh) * 2020-10-27 2021-03-16 深圳天德钰科技股份有限公司 亮度补偿方法、亮度补偿电路及显示装置
CN114464127A (zh) * 2020-11-02 2022-05-10 鸿富泰精密电子（烟台）有限公司 显示面板Mura补偿方法、系统、电子装置及存储介质
CN114035356A (zh) * 2021-11-22 2022-02-11 乐金显示光电科技(中国)有限公司 一种显示面板修复方法及装置、显示面板
CN114942536B (zh) 2022-07-26 2022-10-28 惠科股份有限公司 液晶显示组件及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162930A (ja) 2000-11-22 2002-06-07 Sharp Corp 画像処理装置および画像処理方法
KR20050040689A (ko) * 2003-10-29 2005-05-03 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 보정 회로 및 표시 장치

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05197357A (ja) * 1992-01-22 1993-08-06 Matsushita Electric Ind Co Ltd 画像表示装置
US5504504A (en) * 1994-07-13 1996-04-02 Texas Instruments Incorporated Method of reducing the visual impact of defects present in a spatial light modulator display
JPH08179727A (ja) * 1994-12-20 1996-07-12 Fujitsu General Ltd 液晶プロジェクタ
DE19511509C2 (de) 1995-03-29 1999-05-12 Siemens Ag Elektrischer Leiterplattenverbinder
US6154561A (en) * 1997-04-07 2000-11-28 Photon Dynamics, Inc. Method and apparatus for detecting Mura defects
KR100375806B1 (ko) * 1999-02-01 2003-03-15 가부시끼가이샤 도시바 색 얼룩 보정 장치 및 휘도 얼룩 보정 장치
JP2001343953A (ja) * 1999-12-10 2001-12-14 Seiko Epson Corp 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP2001209358A (ja) * 2000-01-26 2001-08-03 Seiko Epson Corp 表示画像のムラ補正
JP4342696B2 (ja) 2000-06-09 2009-10-14 シャープ株式会社 液晶パネルの欠陥修正方法
US20020097395A1 (en) * 2000-09-11 2002-07-25 Peter Smith System and method for testing liquid crystal displays and similar devices
JP3473600B2 (ja) * 2000-12-01 2003-12-08 セイコーエプソン株式会社 液晶表示装置、画像データ補正回路、画像データ補正方法および電子機器
JP2003066924A (ja) * 2001-08-29 2003-03-05 Seiko Epson Corp 液晶パネルの欠点を目立たなくする画像処理方法、及びこれを用いた画像表示装置
JP3775312B2 (ja) * 2002-03-04 2006-05-17 ノーリツ鋼機株式会社 画像処理方法、画像処理プログラム、および該プログラムを記録したコンピュータ読取り可能な記録媒体
KR100859514B1 (ko) * 2002-05-30 2008-09-22 삼성전자주식회사 액정 표시 장치 및 그 구동 장치
TW559756B (en) 2002-08-26 2003-11-01 Chi Mei Optoelectronics Corp Defective pixel remedy device and method of LCD panel
JP2004198875A (ja) * 2002-12-20 2004-07-15 Casio Comput Co Ltd 電子機器
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
JP4409843B2 (ja) 2003-03-28 2010-02-03 シャープ株式会社 駆動補償を行う液晶表示装置の制御回路
JP4434618B2 (ja) * 2003-04-25 2010-03-17 東芝モバイルディスプレイ株式会社 表示装置
JP2005043725A (ja) * 2003-07-23 2005-02-17 Nec Plasma Display Corp 表示装置及び中間階調表示方法
JP4114655B2 (ja) * 2003-11-12 2008-07-09 セイコーエプソン株式会社 輝度ムラの補正方法、輝度ムラの補正回路、電気光学装置および電子機器
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치
JP2005249821A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp 色補正回路及びそれを備えた画像表示装置
US20060061248A1 (en) * 2004-09-22 2006-03-23 Eastman Kodak Company Uniformity and brightness measurement in OLED displays
JP4622425B2 (ja) * 2004-09-29 2011-02-02 セイコーエプソン株式会社 表示制御装置及び方法
US20060164407A1 (en) * 2005-01-21 2006-07-27 Eastman Kodak Company Method and apparatus for defect correction in a display
US7292024B2 (en) * 2005-04-28 2007-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Defect mitigation in display panels
US7948506B2 (en) * 2005-11-15 2011-05-24 Global Oled Technology Llc Method and apparatus for defect correction in a display
KR101182307B1 (ko) * 2005-12-07 2012-09-20 엘지디스플레이 주식회사 평판표시장치와 그 화질 제어장치 및 화질 제어방법
KR101147083B1 (ko) * 2006-03-29 2012-05-18 엘지디스플레이 주식회사 화질제어 방법
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162930A (ja) 2000-11-22 2002-06-07 Sharp Corp 画像処理装置および画像処理方法
KR20050040689A (ko) * 2003-10-29 2005-05-03 후지쯔 디스플레이 테크놀로지스 코포레이션 표시 보정 회로 및 표시 장치

Also Published As

Publication number Publication date
CN100498433C (zh) 2009-06-10
KR20070059744A (ko) 2007-06-12
US20070126975A1 (en) 2007-06-07
US7847772B2 (en) 2010-12-07
JP2007156410A (ja) 2007-06-21
TW200723191A (en) 2007-06-16
JP4668854B2 (ja) 2011-04-13
CN1979260A (zh) 2007-06-13
TWI341501B (en) 2011-05-01

Similar Documents

Publication Publication Date Title
KR101127829B1 (ko) 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR101201314B1 (ko) 평판표시장치의 제조방법 및 장치
KR101182307B1 (ko) 평판표시장치와 그 화질 제어장치 및 화질 제어방법
KR101182324B1 (ko) 평판표시장치의 화질제어 방법
KR101147083B1 (ko) 화질제어 방법
KR101137856B1 (ko) 평판표시장치 및 그 화질제어방법
KR101127843B1 (ko) 평판표시장치 및 그 화질제어방법
KR101136286B1 (ko) 평판표시장치 및 그 화질제어방법
US8189017B2 (en) Apparatus and method for controlling picture quality of flat panel display
KR101274691B1 (ko) 평판표시장치의 표시결함 보상방법
KR101286515B1 (ko) 평판표시장치의 가로선 보상방법 및 장치
KR101296655B1 (ko) 영상 표시 장치의 데이터 보상 회로 및 방법
KR101329074B1 (ko) 평판표시장치의 화질제어 장치 및 방법
KR101286537B1 (ko) 표시 결함을 보상하기 위한 영상 표시 장치
KR20080034268A (ko) 평판표시장치의 흑선 보상방법 및 장치
KR101232177B1 (ko) 평판표시장치의 선 결함 보상방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 7