KR100635001B1 - 시간적디더링을 이용한 떨림방지 디스플레이장치 - Google Patents

시간적디더링을 이용한 떨림방지 디스플레이장치 Download PDF

Info

Publication number
KR100635001B1
KR100635001B1 KR1019990047476A KR19990047476A KR100635001B1 KR 100635001 B1 KR100635001 B1 KR 100635001B1 KR 1019990047476 A KR1019990047476 A KR 1019990047476A KR 19990047476 A KR19990047476 A KR 19990047476A KR 100635001 B1 KR100635001 B1 KR 100635001B1
Authority
KR
South Korea
Prior art keywords
pixel
pixel data
display device
error
value
Prior art date
Application number
KR1019990047476A
Other languages
English (en)
Other versions
KR20010039182A (ko
Inventor
박홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990047476A priority Critical patent/KR100635001B1/ko
Publication of KR20010039182A publication Critical patent/KR20010039182A/ko
Application granted granted Critical
Publication of KR100635001B1 publication Critical patent/KR100635001B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2044Display of intermediate tones using dithering

Abstract

개시된 내용은 영상신호 표시를 위한 디스플레이(display)장치에서, 시간적디더링(temporal dithering)을 이용하여 내부 비트수(bit)를 적게 쓰면서 비트수가 많은 경우와 같은 효과를 내는 장치에 관한 것이다. 본 발명의 장치는 처리 가능한 화소데이터값과 입력화소데이터값 사이의 에러를 검출하기 위한 에러검출기; 기설정 주기로 프레임을 계수하는 프레임계수기; 프레임상에서 화소의 수평 및 수직방향으로의 위치를 검출하기 위한 수단; 특정 화소를 보정하기 위해 그 주위화소들에 대해서 보정데이터를 출력하는 신호발생기; 및 처리 가능한 비트수의 화소데이터값과 상기 신호발생부에서 발생되는 보정데이터를 가산하여 출력하는 가산기를 구비한다. 따라서, 본 발명은 비트수가 증가된 것과 같은 효과와 떨림방지 효과를 제공한다.

Description

시간적디더링을 이용한 떨림방지 디스플레이장치{Non-flicker displaying device by the temporal dithering}
도 1은 종래의 에러확산(error diffusion)을 이용한 주위화소들(pixels)을 이용한 보정을 설명하기 위한 도면,
도 2는 종래의 시간적디더링(temporal dithering)을 이용한 각 프레임상에 데이터값이 증가된 화소와 감소된 화소를 표시함으로써, 화소데이터값의 보정을 설명하기 위한 도면,
도 3은 종래의 시간적디더링(temporal dithering)을 이용한 에러값에 대한 신호발생기의 출력파형도,
도 4는 본 발명의 바람직한 일실시예를 간략히 보여주는 구성블럭도,
도 5는 본 발명의 바람직한 일실시예에 따른, 에러값에 따른 신호발생기의 동작구성표,
도 6은 본 발명의 바람직한 일실시예에 따른, 에러값에 따른 기설정된 각 프레임당 신호발생기의 출력파형도.
<도면의 주요 부분에 대한 부호의 설명>
101: 화소(pixel) 401: 에러검출기
403: 프레임계수기 405: 화소계수기
407: 라인계수기 409: 신호발생기
411: 가산기
본 발명은 영상신호를 표시하는 디스플레이장치에 관한 것으로서, 특히 착시현상을 이용한 시간적디더링(temporal dithering)을 통해 내부화소데이터 비트수를 적게 사용하지만, 입력화소데이터가 가지고 있는 해상도(resolu tion)를 유지하고 떨림(flicker)을 방지할 수 있도록 한 시간적디더링을 이용한 떨림방지 디스플레이장치에 관한 것이다.
통상, 디스플레이장치들은 내부적으로 처리할 수 있는 각각의 화소에 대한 비트수에는 한계가 있다. 비트수는 색상에 관한 정보를 가지고 있기 때문에 비트수가 많을수록 더 많은 색상의 표시가 가능하다. 하지만 디스플레이장치내부에서 처리할 수 있는 비트수를 늘리는 것은 하드웨어적으로 복잡해지며 가격이 비싸다. 또한 완전디지털디스플레이장치(full digital display system)에서는 비트수가 많은 화소데이터를 디스플레이장치에 전송되기 위해서는 상당히 큰 클럭주파수 (clock frequency)가 필요하다.
이러한 문제점을 해결하기 위해서, 현재 사용되고 있는 장치는 크게 두 종류의 장치가 있다. 이하, 디스플레이장치가 처리할 수 있는 화소데이터값과 입력되는 화소데이터값의 차이를 에러라고 명시하기로 한다. 첫번째 장치는 에러확산을 이용한 장치이다. 도 1에서 볼 수 있는 것처럼 한 화소의 에러가 만약 16이라면 주위의 화소들은, 이 에러값을 보정하기 위해서, 16의 부분값을 가지게 된다. 즉 화소의 크기가 매우 작기 때문에, 전체적으로 에러가 보정된 효과를 줄 수 있다. 두번째 장치는 시간적디더링(temporal dithering)을 이용한 장치이다. 통상, 이 장치는 프레임주파수(frames per sec)가 매우 큰 경우에, 착시현상을 이용해서, 에러를 보정하는 장치이다. 프레임을 몇개의 단위로 나누어서, 에러를 보정하기 위해서, 증가된 화소데이터값을 가지는 화소들을 표시함으로써, 결과적으로 화소의 색상이 보정된 것 처럼 보이게 하는 장치이다. 도 2는 프레임을 4개로 나누었을때, 즉 프레임의 주기가 4인 경우, 에러값에 따른 화소데이터값의 증가를 도시한 것이다. 도면에서와 같이 특정지점에 에러가 3인 경우 3개의 값이 증가된 화소를 표시하고 한개의 증가되지 않은 화소를 프레임에 표시하면, 4개의 프레임으로 구성되어 있기 때문에 결과적으로 12/4값만큼 화소의 값이 증가된 것과 같은 착시현상을 줄 수 있다. 에러가 2인 경우와 에러가 1인 경우는 각각 8/4, 4/4만큼의 값이 보정된 효과를 줄 수 있다.
그러나, 종래의 에러확산(error diffusion)의 경우는 도 1에서 처럼, 화소의 색상의 값을 보정하기는 하지만, 에러값이 작은 경우에는 에러의 부분값들을 디지털 디스플레이장치에 나타내는데 있어서, 양자화 왜곡(quantization distortion)이 발생하는 것을 막을 수 없다. 이러한 양자화 왜곡은 로우패스필터링(low pass fil tering)한 것과 유사하게 해상도를 떨어뜨리는 결과를 가져온다.
시간적디더링(temporal dithering)을 이용한 디스플레이장치는, 도 3에서 처 럼, 어느 특정 화소가 계속해서 같은 에러값을 가지면, 같은 보정파형이 계속적으로 출력되기 때문에, 프레임이 60Hz의 주파수를 가지는 경우 15Hz, 또는 30Hz의 떨림현상(flicker)을 보인다.
따라서, 전술한 문제점을 해결하기 위한 본 발명의 목적은, 에러확산의 장점을 유지하면서, 화소의 에러를 시간적디더링을 이용한 주위화소들에 균일하게 보정함으로써, 해상도를 향상시킴과 아울러 시간적 디더링에 의한 떨림을 방지할 수 있도록 한 시간적디더링을 이용한 떨림방지 디스플레이장치를 제공함에 있다.
이와같은 목적을 달성하기 위한 본 발명의 시간적디더링을 이용한 떨림방지 디스플레이장치는, 디스플레이장치에 표시할 수 있는 값과 입력받은 화소값과의 차이값을 검출해 낼 수 있는 에러검출기, 기설정 주기로 프레임을 구별계수하는 프레임계수기, 각 프레임상에서 화소의 수평위치와 수직위치를 알아낼 수 있는 수단, 에러검출기의 출력과 화소의 위치에 따라서 보정데이터를 출력하는 신호발생기및, 신호발생기로부터 입력받은 값과 디스플레이장치 내부의 화소데이터값을 합산하는 가산기를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
도 4는 본 발명에 따른 시간적디더링을 이용한 떨림방지 디스플레이장치의 구성도로, 8비트단위의 영상신호를 6비트 디스플레이장치에 표시하는 경우를 예로 나타낸다.
도 4에 나타낸 디스플레이장치는 8비트단위의 입력화소데이터에서 최하위 2비트를 입력받아 에러 검출하기 위한 에러검출기(401), 입력영상신호의 수직동기신호(Vsync)가 입력될 때마다 "1씩" 증가시켜 프레임수를 계수하며 계수값이 기설정값에 도달할 때마다 계수값을 초기화하는 프레임계수기(403), 및 영상신호 전송 클럭(clock)을 카운트하여 화소수를 계수하며 계수값에 따라 프레임상의 수평방향으로의 위치를 파악하는 화소계수기(405)를 구비한다. 여기서, 프레임계수기(403)는 입력영상신호를 2n(n은 에러 비트수)개의 프레임으로 구분하는 작용을 한다. 화소계수기(405)는 홀수번째 화소(pixel)와 짝수번째 화소로 구분하는 작용을 한다. 도 4의 디스플레이장치는 또한, 수평동기신호(Hsync)가 입력될 때마다 "1"씩 계수하여 계수값에 따라 화소의 프레임상의 수직상의 위치를 파악하는 라인계수기(407)와, 에러검출기(401), 프레임계수기(403), 화소계수기(405), 라인계수기(407)의 출력으로부터 주위화소들을 통해 보정하기 위한 신호를 발생시키며 입력받은 값을 저장하는 신호발생기(409)를 구비한다. 여기서, 라인계수기(407)는 홀수번째 라인(line)과 짝수번째 라인으로 구분하는 작용을 한다. 한편, 도 4의 디스플레이장치는 8비트단위의 입력화소데이터에서 최상위 6비트에 신호발생기(409)에서 출력되는 에러보정(error compensation)신호를 더하여 디스플레이용 6비트단위의 화소데이터를 출력하는 가산기(411)를 구비한다.
이러한 구성을 갖는 도 4의 디스플레이장치에서, 한 화소의 에러보정을 하기위한, 주위 화소들에 대한 신호발생기(409)의 구체적인 동작을 도 5 및 도 6를 통해 구체적으로 설명한다.
도 4에서, 8비트단위의 입력 화소데이터는 에러검출기(401)와 가산기(411)로 공급된다. 에러검출기(401)는 내부 처리가능한 비트가 6비트인 경우 공급된 화소데이터 8비트중 최하위 2비트만을 입력받아 에러를 검출한다. 에러검출기(401)는 2비트를 변형없이 전달할 수도 있고 특정 목적을 위해서 이 값을 변형할 수 있다. 즉 명암에 관한 신호를 보정할 때 이 값을 크게 하거나 작게 함으로써, 명암을 조정할 수 있게 해준다. 한편, 에러검출 대상이 되는 화소의 현재위치를 파악하기 위해서, 프레임계수기(403), 화소계수기(405)와 라인계수기(407)로부터 신호를 입력받는다. 신호발생부(409)는 화소의 위치와 에러값을 저장한다. 도 5는 특정 한 화소의 에러를 보정하기 위한 주위화소들에 대한 신호발생기(409)의 동작표로서, Fn 은 주기가 4인 경우 각 프레임을 n으로서, 구분한 것이다. xe, ye는 각각 x축상과 y축상의 짝수 좌표를 나타낸다. xo, yo는 각각 x축상과 y축상의 홀수 좌표의 위치를 나타낸다. P(x, y)는 x, y좌표와 특정 프레임에 대한 신호발생기(409)의 출력을 나타낸다. 입력화소데이터의 최하위비트 2개가 절단(truncation)된 화소데이터가 가산기(411)을 통해 논리비트'1'과 더해지기 때문에 신호발생기(409)가 논리비트'1'을 출력하는 것을 산술적인 숫자'4'로 표시하기로 한다.
도 6은 본 발명의 바람직한 일실예에 따른, 각각의 에러검출기의 출력에 대한 신호발생부의 특정 프레임당의 출력을 나타낸 것이다.
에러검출기의 출력이 1인 경우, 각 프레임마다 한 개의 보정신호를 출력한다. 이 경우, 도면에서 나타난 것 같이 주위화소 보정신호들이 최대한 겹치지 않게 함으로써, 보정신호의 주파수 성분을 증가시킨다. 에러검출기의 출력이 2인 경우, 각 프레임마다, 두개의 보정신호를 출력한다. 이 경우, 출력이 1인 경우처럼, 최대한 주위화소 보정신호들이 최대한 겹치지 않게 한다. 에러검출기의 출력이 3인 경우, 각 프레임마다, 3개의 보정신호를 출력하며, 주위화소 보정신호들이 최대한 겹치지 않게 한다. 이 처럼, 한 특정 화소를 보정하기 위한 주위화소수가 많아 지면, 주위화소를 고르게 이용해서 떨림(flicker)를 제거한다.
또다른 본 발명의 바람직한 일실시예에서, 입력화소데이터값과 처리가능한 화소데이터값의 차이를 n개의 비트로 구별 가능하다면, 에러가 가질 수 있는 경우의 수는 2n개이므로 프레임의 수를 2n으로 묶어 각 프레임당 보정할 화소의 주위 2 n화소들을 이용해서 보정하면, 양자화왜곡(quantization distortion)을 제거할 수 있다. 또한 내부의 절단(truncation)된 데이터의 최하위비트 (LSB)에 단순히 논리적 '1' 즉 산술적으로 2n을 더하면 되므로 보정하는데 용이하다. 이를 수식적인 평균값으로 표현하면, 프레임은 2n주기로 동작할 것이고, 프레임 주기에 대해서, 에러보정값은 평균적으로, 더해지는 값은 2n이므로, (더해지는 값 * 에러값) / 프레임의 주기 = 에러값, 으로 인식되게 된다. 즉 에러값만큼 에러를 보정할 수 있다.
한편, 본 분야의 당업자에게는 프레임 주기의 설정과 에러 보정을 하기 위한 값들의 변경을 통한, 본 발명의 또 다른 응용실시예등은 자명할 것이다.
상술한 바와 같이, 본 발명의 시간적디더링을 이용한 떨림방지 디스플레이 장치는, 기존의 장치의 장점을 그대로 가지면서, 시간적디더링(temporal dither ing)에서의 주파수 성분이 작아져서 발생하는 떨림현상을 각 프레임에 분할 보정함으로써, 작은 주파수 성분를 제거함으로써, 떨림현상을 제거할 수 있으며, 에러검출기와 신호밸생부의 출력값의 크기를 조정함으로써, 화소의 특성을 손 쉽게 변경할 수 있으며, 화소 보정을 주위화소들을 이용해서 하기 때문에 해상도가 좋아 보이는 효과를 제공한다.

Claims (11)

  1. 일정 비트단위의 입력 화소데이터에 대해 처리가능한 비트수가 적은 디스플레이 수단을 구비한 장치에 있어서,
    상기 처리가능한 화소데이터값과 입력화소데이터값 사이의 에러를 검출하는 에러검출기;
    기설정 주기로 프레임수를 구별계수하는 프레임계수기;
    프레임상에서 화소의 수평 위치및 수직 위치를 검출하기 위한 수단;
    에러검출기의 출력과 화소의 위치에 따라서, 보정데이터를 출력하는 신호발생기; 및
    상기 보정데이터를 처리가능한 화소데이터에 가산하여 보정된 화소데이터를 출력하는 가산기를 구비함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  2. 제 1항에 있어서, 상기 에러검출기에서 검출된 에러값은 사용자에 의해 크기가 가변됨을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  3. 제 1항에 있어서, 상기 에러검출기는 입력화소데이터 비트들중에서 처리할 수 없는 최하위 비트들을 검출함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  4. 제 1항에 있어서, 상기 프레임계수기는 수직동기신호가 입력될 때마다 "1"씩 증가하여 프레임수를 계수하며, 계수값이 기설정값이 될 때마다 계수값을 "0"으로 초기화함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치
  5. 제 4항에 있어서, 상기 프레임계수기의 기설정값은 2n(여기서, n은 입력화소데이터와 처리가능한 화소데이터간의 차이비트수)임을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  6. 제 1항에 있어서, 상기 위치검출수단은
    입력되는 클럭을 계수하여 현재 화소의 수평방향으로의 위치를 파악하며, 계수값이 기설정값이 될 때마다 계수값을 "0"으로 초기화하는 화소계수기; 및
    입력되는 수평동기신호를 계수하여 현재 화소의 수직방향으로의 위치를 파악하며, 계수값이 기설정값이 될 때마다 계수값을 "0"으로 초기화하는 라인계수기로 이루어짐을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  7. 제 1항에 있어서, 상기 신호발생기는 화소의 프레임번호, 화소의 수직, 수평위치와 에러검출기의 출력값을 저장함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  8. 제 1항에 있어서, 상기 신호발생기의 보정데이터는 사용자에 의해서 크기가 가변됨을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  9. 제 1항에 있어서, 상기 신호발생기는 한 화소를 보정하기 위해서 각 프레임마다 특정 주위화소에 대해 보정데이터값을 출력함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  10. 제 3항 또는 제 9항에 있어서, 상기 신호발생기는 보정하기 위한 화소주위 2n(여기서, n은 입력화소데이터와 처리가능한 화소데이터간의 차이비트수)개의 화소에 보정데이터값을 출력함을 특징으로 하는, 시간적디더링을 이용한 떨림방지 디스플레이장치.
  11. 제 1항에 있어서, 상기 신호발생기는 한 특정 화소의 보정을 위한, 각 프레임상에서, 주위화소들에 대한 출력파형이 최대한 서로 겹치지 않도록 출력함을 특징으로 하는, 시간적 디더링을 이용한 떨림방지 디스플레이장치.
KR1019990047476A 1999-10-29 1999-10-29 시간적디더링을 이용한 떨림방지 디스플레이장치 KR100635001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990047476A KR100635001B1 (ko) 1999-10-29 1999-10-29 시간적디더링을 이용한 떨림방지 디스플레이장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990047476A KR100635001B1 (ko) 1999-10-29 1999-10-29 시간적디더링을 이용한 떨림방지 디스플레이장치

Publications (2)

Publication Number Publication Date
KR20010039182A KR20010039182A (ko) 2001-05-15
KR100635001B1 true KR100635001B1 (ko) 2006-10-16

Family

ID=19617616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990047476A KR100635001B1 (ko) 1999-10-29 1999-10-29 시간적디더링을 이용한 떨림방지 디스플레이장치

Country Status (1)

Country Link
KR (1) KR100635001B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520298B1 (ko) 2003-07-26 2005-10-13 삼성전자주식회사 디더링 방법 및 디더링 장치
US7098801B1 (en) 2005-06-28 2006-08-29 Seagate Technology Llc Using bitmasks to provide visual indication of operational activity
US9837030B2 (en) * 2014-05-22 2017-12-05 Nvidia Corporation Refresh rate dependent adaptive dithering for a variable refresh rate display

Also Published As

Publication number Publication date
KR20010039182A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100413308B1 (ko) 디스플레이시스템에서지각콘투어링감소방법
EP0608056B1 (en) Display line dispatcher apparatus
US6606099B2 (en) Display device for creating intermediate gradation levels in pseudo manner and image signal processing method
US7057584B2 (en) Image display method and system for plasma display panel
KR101626742B1 (ko) 멀티 영상 표시 시스템
KR100520298B1 (ko) 디더링 방법 및 디더링 장치
CN100557677C (zh) 显示系统中不用外部存储器来变换帧速率的装置和方法
JPH09231375A (ja) 動きの検出装置、その方法、表示制御装置、その方法、およびソフトウエアシステム
KR101419848B1 (ko) 액정 표시 장치 및 그의 구동 방법
CA2289948C (en) Motion vector processing circuit
KR100635001B1 (ko) 시간적디더링을 이용한 떨림방지 디스플레이장치
JP3442322B2 (ja) ディスプレイ装置及びその駆動方法
US10257439B2 (en) Semiconductor device, video display system and video signal output method
EP2109094A1 (en) LCD inversion control
US20060238454A1 (en) Analog front-end circuit for digital displaying apparatus and control method thereof
US7280091B2 (en) Analog front-end circuit for digital displaying apparatus and control method thereof
KR100356358B1 (ko) 브이디티 장해 완화장치와 방법, 브이디티 장해 위험성정량화 장치와 방법, 및 기록매체
JP3958254B2 (ja) 液晶表示装置、液晶表示方法
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
KR20050081743A (ko) 비월 방식 비디오 신호 보상 방법 및 장치
KR100400337B1 (ko) 의사적으로 중간계조를 생성하는 표시장치 및 화상신호의처리방법
JP2975823B2 (ja) 疑似階調処理装置
JP2787972B2 (ja) 画像表示方法およびその装置
US11881142B1 (en) Image brightness adjusting method and image brightness adjusting device
US11593924B2 (en) Video signal processing device and video signal processing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee