JP2005167644A - 映像信号の位相調整回路 - Google Patents
映像信号の位相調整回路 Download PDFInfo
- Publication number
- JP2005167644A JP2005167644A JP2003403941A JP2003403941A JP2005167644A JP 2005167644 A JP2005167644 A JP 2005167644A JP 2003403941 A JP2003403941 A JP 2003403941A JP 2003403941 A JP2003403941 A JP 2003403941A JP 2005167644 A JP2005167644 A JP 2005167644A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- phase adjustment
- synchronization
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
【解決手段】 基準クロック信号に対するクロック同期と、基準同期信号に対する位相調整とを、別々のメモリ7,11により行う様にして、ラインメモリ11を、安価なSDRAMやFPGA内蔵のメモリを使用することができる。また、入力デジタル映像信号に超低周波のジッタが存在しても、クロック同期をなすメモリ7により、このジッタを吸収して安定した位相調整出力を得ることが可能となる。
【選択図】 図1
Description
2 第一の書込みアドレス発生回路
3,8 同期分離回路
4 リセット位置検出回路
5 論理回路
6 第一の読出しアドレス発生回路
7 小容量メモリ
9 書込みアドレス発生回路
10 第二の読出しアドレス発生回路
11 ラインメモリ
12 リセットパルス発生回路
13 第二の書込みアドレス発生回路
Claims (9)
- 入力デジタル映像信号の基準クロック信号への同期化と位相調整とをなす位相調整回路であって、
前記入力デジタル映像信号を前記基準クロック信号に同期制御するための第一のメモリと、
前記第一のメモリの出力の位相調整をなすための第二のメモリとを含むことを特徴とする位相調整回路。 - 前記入力デジタル映像信号のクロック信号に同期して前記入力デジタル映像信号を前記第一のメモリへ書込み制御し、前記基準クロック信号に同期して前記第一のメモリから読出し制御する同期制御手段を、更に含むことを特徴とする請求項1記載の位相調整回路。
- 前記同期制御手段の出力の同期信号と前記基準クロック信号とに同期して前記第一のメモリの出力を前記第二のメモリへ書込み制御し、基準同期信号と前記基準クロック信号とに同期して前記第二のメモリから読出し制御する位相調整手段、を更に含むことを特徴とする請求項1または2記載の位相調整回路。
- 前記同期制御手段は、前記第一のメモリの書込みアドレスに対する前記第一のメモリの読出しアドレスの関係を、前記入力デジタル映像信号の水平周期のn倍(nは正の整数)毎にリセット制御する手段を有することを特徴とする請求項2または3記載の位相調整回路。
- 前記リセットは、前記入力デジタル映像信号のSAV(Start of Active Video )同期信号の直前で行う様にしたことを特徴とする請求項4記載の位相調整回路。
- 前記第二のメモリの書込みアドレスの初期値発生を、前記入力デジタル映像信号のSAV(Start of Active Video )同期信号の検出に応答してなすようにしたことを特徴とする請求項1〜5いずれか記載の位相調整回路。
- 前記第二のメモリの読出しアドレスの初期値発生を、基準同期信号の発生に応答してなすようにしたことを特徴とする請求1〜6記載の位相調整回路。
- 前記第一のメモリの容量は、前記第二のメモリの容量に対して小であることを特徴とする請求項1〜7いずれか記載の位相調整回路。
- 前記第二のメモリはラインメモリであり、SRAMやFPGA内蔵のメモリであることを特徴とする請求項1〜8いずれか記載の位相調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003403941A JP4506157B2 (ja) | 2003-12-03 | 2003-12-03 | 映像信号の位相調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003403941A JP4506157B2 (ja) | 2003-12-03 | 2003-12-03 | 映像信号の位相調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005167644A true JP2005167644A (ja) | 2005-06-23 |
JP4506157B2 JP4506157B2 (ja) | 2010-07-21 |
Family
ID=34727057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003403941A Expired - Fee Related JP4506157B2 (ja) | 2003-12-03 | 2003-12-03 | 映像信号の位相調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4506157B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007043266A1 (ja) * | 2005-10-12 | 2007-04-19 | Artray Co., Ltd. | Sataカメラシステム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261089A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | 時間軸補正装置 |
JPH03224382A (ja) * | 1990-01-30 | 1991-10-03 | Matsushita Electric Ind Co Ltd | 時間軸誤差補正装置 |
JPH0583686A (ja) * | 1991-09-19 | 1993-04-02 | Olympus Optical Co Ltd | 映像信号入出力装置 |
JPH0662376A (ja) * | 1992-08-06 | 1994-03-04 | Mitsubishi Electric Corp | 時間軸圧縮装置 |
JPH07274208A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 時間軸補正回路 |
JPH09205656A (ja) * | 1996-01-26 | 1997-08-05 | Hitachi Ltd | 映像信号サンプリングレート変換装置 |
JPH11136641A (ja) * | 1997-10-27 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 映像信号再生装置 |
-
2003
- 2003-12-03 JP JP2003403941A patent/JP4506157B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261089A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | 時間軸補正装置 |
JPH03224382A (ja) * | 1990-01-30 | 1991-10-03 | Matsushita Electric Ind Co Ltd | 時間軸誤差補正装置 |
JPH0583686A (ja) * | 1991-09-19 | 1993-04-02 | Olympus Optical Co Ltd | 映像信号入出力装置 |
JPH0662376A (ja) * | 1992-08-06 | 1994-03-04 | Mitsubishi Electric Corp | 時間軸圧縮装置 |
JPH07274208A (ja) * | 1994-03-31 | 1995-10-20 | Toshiba Corp | 時間軸補正回路 |
JPH09205656A (ja) * | 1996-01-26 | 1997-08-05 | Hitachi Ltd | 映像信号サンプリングレート変換装置 |
JPH11136641A (ja) * | 1997-10-27 | 1999-05-21 | Matsushita Electric Ind Co Ltd | 映像信号再生装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007043266A1 (ja) * | 2005-10-12 | 2007-04-19 | Artray Co., Ltd. | Sataカメラシステム |
JP2007110349A (ja) * | 2005-10-12 | 2007-04-26 | Artray Co Ltd | Sataカメラシステム |
Also Published As
Publication number | Publication date |
---|---|
JP4506157B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007115366A (ja) | 半導体メモリチップ | |
JP2004192791A (ja) | 同期式半導体メモリ装置の出力制御信号の発生方法及び同期式半導体メモリ装置 | |
JP3593104B2 (ja) | クロック切替回路 | |
TWI386002B (zh) | 重建取樣頻率並據以快速鎖定訊號的方法與裝置 | |
JP4506157B2 (ja) | 映像信号の位相調整回路 | |
JP2007087468A (ja) | 出力制御信号発生回路 | |
TWI518703B (zh) | 提供多埠功能的記憶體裝置與方法 | |
JP2007202000A (ja) | 水平垂直同期信号生成回路 | |
JP3882688B2 (ja) | 画像音声同期化装置 | |
JP4626404B2 (ja) | 映像信号の位相調整回路 | |
KR100615081B1 (ko) | 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법 | |
JP2004258888A (ja) | 半導体集積回路 | |
US20060259807A1 (en) | Method and apparatus for clock synchronization between a processor and external devices | |
JP3514067B2 (ja) | 半導体集積回路 | |
JP2011061589A (ja) | シリアルデータの受信回路および受信方法 | |
JP4016366B2 (ja) | インターフェース装置及び映像信号処理方法 | |
JP3719831B2 (ja) | 半導体記憶装置 | |
KR20080063877A (ko) | 반도체 메모리 소자 | |
US6917387B2 (en) | Arrangement for time-correct combination of two data streams | |
JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
JP2005278086A (ja) | ラッチおよびこれを使用した位相同期化回路 | |
JP2007053456A (ja) | 映像信号用フィルタ回路 | |
JP4703779B2 (ja) | ヘッド分離型カメラ装置 | |
JP2008028696A (ja) | 撮像素子の同期回路 | |
JP2005051705A (ja) | チャタリング除去回路及びこの回路を備えたデジタルカメラ並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |