JP2007110349A

JP2007110349A - Ｓａｔａカメラシステム

Info

Publication number: JP2007110349A
Application number: JP2005298189A
Authority: JP
Inventors: Katsumi Komori; 活美小森
Original assignee: ARTRAY Co Ltd
Current assignee: ARTRAY Co Ltd
Priority date: 2005-10-12
Filing date: 2005-10-12
Publication date: 2007-04-26
Also published as: US20090135256A1; WO2007043266A1

Abstract

【課題】簡単な構成でホストＳＡＴＡ対応のＰＣ，ＨＤＤ等へ接続することが可能な新規なＣＣＤカメラシステムを提供すること
【解決手段】カメラモジュール(12)とＳＡＴＡカメラインターフェース(27)とを備え、ＳＡＴＡ対応のコンピュータ(72)又はハードディスクドライブ(74)へ直接に接続できるＳＡＴＡカメラシステム(10)であって、前記ＳＡＴＡカメラインターフェース(27)は、少なくとも、ＦＰＧＡ(28)と、画像メモリ(76)と、ＰＡＴＡ−ＳＡＴＡ変換器(58)とを有し、前記ＦＰＧＡは、前記カメラモジュールからのデジタル映像信号を前記画像メモリ(76)へ書き込み且つ読み出す際の映像信号の変換処理を行い、前記ＰＡＴＡ−ＳＡＴＡ変換器(58)は、前記パラレル方式映像信号をシリアル方式映像信号へ変換して、前記ＳＡＴＡ対応のコンピュータ(72)又はハードディスクドライブ(74)へ送信可能としている。
【選択図】図２

Description

本発明は、ＳＡＴＡ(Serial ATA)カメラシステムに関する。

従来、ＣＣＤイメージセンサを利用したビデオカメラが知られている。近年、ＣＣＤカメラでは高精細化が進み、例えば80万画素以上の画素で構成される高精細ＣＣＤカメラが登場している。また、このような高精細ＣＣＤカメラでは、テレビジョンやコンピュータに対して画像出力することが出来るものがある。コンピュータへの出力には、一般に、カメラ・リンク・インターフェースやＬＶＤＳ(Low Voltage Differential Signaling)規格のパラレル出力が採用されている。

例えば、図１は、カメラ・リンク・インターフェースとして専用のキャプチャボード６を採用した従来のコンピュータ出力型ＣＣＤカメラ（「ＣＣＤビデオカメラ」ともいう。以下同じ。）のブロック図である。光学系及び信号処理系からなるカメラモジュール２と、このカメラモジュールからのデジタル映像信号を信号処理するＦＰＧＡ４と、ＦＰＧＡからの映像信号を後段のホストＰＣ用に信号処理するキャプチャボード６とを備え、ホストＰＣ２へと出力している。

このようなキャプチャボード６は、カメラモジュール２からのデジタル映像信号をホストＰＣ７へ接続するための専用装置であり、高価なものである場合が多かった。

一方、最近のＰＣ用マザーボードのほとんどには、Serial ATA(「SATA」ともいう。)のホスト・コントローラが搭載されている。また、ほとんどのＨＤＤ(Hard Disk Drive)メーカからＳＡＴＡ対応のＨＤＤも出荷されている。

更に、2005年に入ってから、通信速度を現行ＳＡＴＡ Iの1.5Ｇｐｓから3.0Ｇｐｓへ上げたＳＡＴＡ II規格対応のホスト・コントローラやＨＤＤの出荷が始まっている。

このような環境の下で、簡単な構成でＳＡＴＡ対応のホストＰＣ，ＨＤＤ等へ接続することが可能なＣＣＤカメラシステムの開発が望まれていた。

更に、現時点で存在するＣＣＤカメラシステム，ＳＡＴＡ対応のホストＰＣ及びＨＤＤ等の構成に大幅な変更を加えることなく、これらホストＰＣ，ＨＤＤ等へ接続することが可能なＣＣＤカメラシステムの開発が望まれていた。

従って、本発明は、簡単な構成でホストＳＡＴＡ対応のＰＣ，ＨＤＤ等へ接続することが可能な新規なＣＣＤカメラシステムを提供することを目的とする。

更に、本発明は、現時点で存在するＣＣＤカメラシステム，ＳＡＴＡ対応のホストＰＣ及びＨＤＤ等の構成に大幅な変更を加えることなく、これらホストＰＣ，ＨＤＤ等へ接続することが可能な新規なＣＣＤカメラシステムを提供することを目的とする。

上記目的に鑑みて、本発明に係るＳＡＴＡカメラシステムは、カメラモジュールとＳＡＴＡカメラインターフェースとを備え、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ直接に接続できる。

更に、上記ＳＡＴＡカメラシステムでは、前記ＳＡＴＡカメラインターフェースは、少なくとも、ＦＰＧＡと、画像メモリと、ＰＡＴＡ−ＳＡＴＡ変換器とを有し、前記ＦＰＧＡは、前記カメラモジュールからのデジタル映像信号を前記画像メモリへ書き込み且つ読み出す際の映像信号の変換処理を行い、前記ＰＡＴＡ−ＳＡＴＡ変換器は、前記パラレル方式映像信号をシリアル方式映像信号へ変換して、前記ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ送信可能とすることもできる。

更に、上記ＳＡＴＡカメラシステムでは、前記画像メモリは、ＳＤＲＡＭ又はＤＤＲＳＤＲＡＭのいずれかとすることもできる。

更に、上記ＳＡＴＡカメラシステムでは、前記ＦＰＧＡは、少なくとも、前記カメラモジュールからのデジタル映像信号を前記画像メモリへ書き込み可能な信号に変換する第１の変換回路と、前記画像メモリに書き込まれた映像信号をパラレル方式映像信号として読み出す第２の変換回路とを有することもできる。

更に、上記ＳＡＴＡカメラシステムでは、前記ＳＡＴＡカメラシステムは、ＳＡＴＡホストカメラとして機能し、該ＳＡＴＡカメラシステムは、他のコンピュータの介在無しに、ＳＡＴＡ対応ＨＤＤを外部記録媒体として取り扱うこともできる。

更に、上記ＳＡＴＡカメラシステムでは、前記ＳＡＴＡカメラシステムは、ＳＡＴＡデバイスカメラとして機能し、ホストＰＣから見て該ＳＡＴＡカメラシステムを外部記録装置として取り扱うことも出来る。

更に、上記ＳＡＴＡカメラシステムでは、前記ＳＡＴＡインターフェースは、更に、ＳＡＴＡ−ＰＡＴＡ変換器を有し、ＳＡＴＡ対応のＰＣ又はＨＤＤから読み出されたシリアル映像データをパラレル変換して、前記画像メモリに蓄積可能とすることもできる。

更に本発明に係るＳＡＴＡカメラインターフェース手段は、カメラモジュールからのパラレル映像信号を、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ接続するためシリアル映像に変換するＳＡＴＡカメラインターフェース手段である。

更に、上記ＳＡＴＡカメラインターフェース手段では、少なくとも、ＦＰＧＡと、画像メモリと、ＰＡＴＡ−ＳＡＴＡ変換器とを有し、前記ＦＰＧＡは、前記カメラモジュールからのパラレル方式デジタル映像信号を前記画像メモリへ書き込み且つ読み出す際の映像信号の変換処理を行い、前記ＰＡＴＡ−ＳＡＴＡ変換器は、前記パラレル方式映像信号をシリアル方式映像信号へ変換して、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ送信可能とすることもできる。

更に、上記ＳＡＴＡカメラインターフェース手段では、前記ＦＰＧＡは、少なくとも、前記カメラモジュールからのパラレル方式デジタル映像信号を前記画像メモリへ書き込み可能な信号に変換する第１の変換回路と、前記画像メモリに書き込まれた映像信号をパラレル方式映像信号として読み出す第２の変換回路とを有することもできる。

更に、上記ＳＡＴＡカメラインターフェース手段では、更に、ＳＡＴＡ−ＰＡＴＡ変換器を有し、ＳＡＴＡ対応のＰＣ又はＨＤＤから読み出されたシリアル映像データをパラレル変換して、前記画像メモリに蓄積可能とすることもできる。

更に、本発明に係るＳＡＴＡカメラシステムが実行する映像データ処理方法は、カメラモジュールからパラレル映像データを読み込むステップと、読み込まれた映像データを書込履歴の最も古いバッファメモリへ順次書き込むステップと、書込履歴の最も古いバッファメモリから読み出し画像メモリへ順次書き込むステップと、画像メモリからパラレル映像データとして読み出すステップと、読み出されたパラレル映像データを、ＰＡＴＡ−ＳＡＴＡ変換器によりシリアル映像データに変換するステップと、シリアル映像データをＰＣ又はＨＤＤへ転送するステップとを含む。

更に、本発明に係るコンピュータプログラムは、コンピュータに対して、上記映像データ処理方法の各ステップを実行させるコンピュータプログラムである。

更に、本発明に係る記録媒体は、上記コンピュータプログラムを記録した記録媒体である。

本発明によれば、簡単な構成でＳＡＴＡ対応のホストＰＣ，ＨＤＤ等へ接続することが可能な新規なＣＣＤカメラシステムを提供することができる。

更に、本発明によれば、現時点で存在するＣＣＤカメラシステム，ＳＡＴＡ対応のホストＰＣ及びＨＤＤ等の構成に大幅な変更を加えることなく、これらホストＰＣ，ＨＤＤ等へ接続することが可能な新規なＣＣＤカメラシステムを提供することができる。

以下、本発明に係るＳＡＴＡカメラシステムの実施形態に関して、添付の図面を参照しながら説明する。図中の同じ要素の対しては同じ符号を付して、重複した説明を省略している。

まず最初に、本発明を容易に理解できるように、本出願書類で使用されるインターフェースに関する用語ＩＤＥ，ＰＡＴＡ，ＳＡＴＡ，ＳｅｒｉａｌＡＴＡ等に関して簡単に説明する。

例えば、ＰＣとハードディスクとのインターフェースでは、高速インターフェースの実現のため、近年では、ＳＣＳＩ(Small Computer System Interface)，ＩＤＥ(Integrated Device Electronics)とも称されるＡＴＡ(Advanced Technology Attachment)等のパラレル・インターフェースが主流である。

しかし、パラレル方式ではデータは同時に送信され且つ同時に受信されることが前提であるため、発生する遅延を回避するための仕組みが高価になってきている。

従って、最近では、高速インターフェースの実現は、遅延回避の仕組みを必要としないシリアル方式の方が安価で実現できるようになってきた。ＡＴＡにおいてもパラレル方式(Parallel ATA, 「PATA」ともいう。)からシリアル(Serial ATA, 「SATA」ともいう。)方式へ、ＳＣＳＩにおいてもパラレル方式からシリアル方式(Serial Attached SCSI)へ移行が始まっている。

ＳＡＴＡは、ストレージ・インターフェースとしては、最近徐々に普及している。最初の規格ＳＡＴＡＩは、データ転送速度150 Ｍバイト／ｓであり、次の規格ＳＡＴＡ IIは、データ転送速度300 Ｍバイト／ｓとなっている。

今回、本発明は、このようなＳＡＴＡをインターフェースとして利用したカメラシステムに関する。
［ＳＡＴＡカメラシステム］
図２は、本発明に係るＳＡＴＡカメラシステムのブロック図の一例である。このＳＡＴＡカメラシステム１０は、例えばＰＣカード７０としてＳＡＴＡインターフェース(SATA-IF)７０を有するホストＰＣ７２や、ＳＡＴＡ対応のハードディスクドライブ(SATA-HDD)７４と直接に接続して、動画を構成する連続ストリーミングデータをやり取りすることができる。

ＳＡＴＡカメラシステム１０は、カメラモジュール１２と、このカメラモジュールからの映像信号（例えば、ＲＧＢ信号）を、後段のホストＰＣ７２やSATA-HDD７４に接続し得るように信号処理するＳＡＴＡカメラインターフェース(SATAカメラ-IF)２７とを備えている。

このSATAカメラ-IF２７は、カメラモジュール１２からの映像信号を、画像メモリ７６に書き込み可能な信号に処理したり、画像メモリ７６に書き込まれた映像信号をパラレル方式映像信号として読み出すＦＰＧＡ(Field Programmable Gate Array)２８と、ＦＰＧＡからのパラレル方式映像信号をシリアル方式映像信号へ変換するＰＡＴＡ−ＳＡＴＡ(Parallel ATA-Serial ATA)変換器５８とを有し、ホストＰＣ７２やSATA-HDD７４に送信可能なシリアル方式の映像信号を生成している。
（カメラモジュール）
図３は、図２のカメラモジュール１２の一例としてのブロック図である。カメラモジュール１２は、イメージセンサ１４と、ＰＧＡ(Programmable Gain Amplifier)１６と、Ａ−Ｄ変換手段１８と、カラー信号補正処理手段２０と、カラー補正手段２２を、これらの各手段を制御するカメラ制御手段２４と、カラー映像信号をＳＡＴＡＩＦ２７のＦＰＧＡ２８に送るホスト・インターフェース(IF)２６とを有している。

イメージセンサ１４は、典型的にはＣＣＤ撮像デバイスであり、レンズマウントは例えばＣマウント，ＣＳマウント等でよく、ＣＣＤは単板式の面順次式，３板式等でよく、好ましくは80万画素以上の高精細撮像デバイスである。

ＣＣＤイメージセンサ１４から取り込まれた映像信号は、被写体の明るさに合わせてＰＧＡ１６で増幅され、Ａ−Ｄ変換手段１８でデジタル信号に変換され、カラー信号補正処理手段２０でＲＧＢの補間処理を行い、カラー補正手段２２で色再現性を良くするためのＲＧＢ信号のマトリクス演算によるカラー補正をしてホワイト・バランスをとって、ホストインターフェース２６へ送られる。これらの各手段は、例えば適当なＣＰＵからなるカメラ制御手段２４で制御されている。
（ＦＰＧＡ）
図４は、図２のＦＰＧＡ２８の一例としてのブロック図である。一般に、ＦＰＧＡは、ＩＣの一種であるが、設計者が、購入後に、パソコンと簡単な装置を使用して、所望のハードウェア回路を組めるという特徴を有している。即ち、設計者は、市販の適当なＦＰＧＡを購入し、これを所望の回路にカスタマイズすることができる。同様に、ＦＰＧＡを最終製品に搭載後でも、これを一層適切な回路にバージョンアップすることができる。

本実施形態では、ＦＰＧＡ２８として、ザイリンクス社(Xilinx, Inc. 米国カリフォルニア州所在)又はアルテラ社(Altera Corporation米国カリフォルニア州所在)から提供されているＦＰＧＡを利用することができる。なお、ＦＰＧＡの代わりに、ＣＰＬＤ(Complex Programmable Logic Device)を使用してもよい。

ＦＰＧＡ２８は、カメラモジュール１２からの映像信号を受け取るカメラ・コントローラ・インターフェース(IF)３０と、カメラ・コントローラＩＦからの信号を受けて、典型的にはＳＤＲＡＭからなる画像メモリ７６へ書き込み可能な信号に変換する第１の変換回路３２と、画像メモリ７６とのやり取りを制御するメモリ・コントローラ・インターフェース(IF)５２と、画像メモリ７６と、画像メモリ７６から読み出された信号をパラレル方式映像信号へ変換する第２の変換回路５４と、ＰＡＴＡコントローラインターフェース(IF)５６と、これらの各要素を制御するＣＰＵ手段２０と、作業領域及びプログラム蓄積領域(PAM，ROM)を提供するメモリ３１とを有している。

画像メモリ７６としては、典型的にはＳＤＲＡＭ(Synchronous DRAM)，ＤＤＲＳＤＲＡＭ(Double Data Rate SDRAM)等を使用できる。

図５は、図４の第１の変換回路３２の動作を更に説明する図である。第１の変換回路３２は、カメラコントローラＩＦ３０からの連続ストリーミングデータ（動画）を（メモリコントローラＩＦ５２を介して）画像メモリ７６へ転送したり、画像メモリ７６から取り出すため、複数のバッファから構成されるリング状バッファ・メモリ・ブロック４２を利用する。このリング状バッファ・メモリ・ブロック４２のバッファ数は、任意に設定可能となっている。

ＣＰＵ２９からの制御信号により、モードレジスタ部及びリングバッファ制御部３４は、動作モードを決定してリードメモリバンク制御部４８へ動作モード信号を送る。同様に、制御部３４は、リングバッファ数等を決定してライトアドレス制御部４０へ制御信号を送り、リング状バッファ・メモリ・ブロック４２のバッファ数を設定する。

前段のカメラコントローラＩＦ３０からの映像信号は、一旦、データライトレジスタ３８に貯えられる。その後、データライトレジスタ３８にある映像信号は、ライトメモリバンク制御部４０及びライトアドレス制御部３６の制御の下、複数のバッファメモリの内で（履歴インデックスを参照して）時間的に最も古く記録されたバッファメモリから順に、書き込まれる。

リング状バッファ・メモリ・ブロック４２に書き込まれた映像信号は、順次読み出されて、メモリコントローラＩＦ５２を介して、画像メモリ７６へ書き込まれる。このとき、リング状バッファ・メモリ・ブロック４２からの読み出しは、（履歴インデックスを参照して）時間的に最も古く記録されたバッファメモリから順に、読み出される。

なお、読み出しモードとして、バッファメモリへの書き込みより読み出しが早い場合に、書き込み中のバッファへからの読み出しは行わず、１つ前のバッファメモリの読み出し終了後は書き込み中のバッファの書き込み完了を待ったり、書き込みモードとして、読み出し完了を待って順次書き込んだり、或いは読み出し中のバッファを飛び越えて次のバッファへ書き込んだりする種々の動作モードは、任意に選択できる。

第２の変換回路５４の特徴は、画像メモリ７６からシリアル方式映像データとして読み出しのための処理である。

このようにして、動画データをＳＤＲＡＭ等の画像メモリ７６に書き込んだり、ＳＤＲＡＭ等から読み出したりすることができる。
（ＰＡＴＡ−ＳＡＴＡ変換回路）
図６（Ａ）は、図２のＰＡＴＡ−ＳＡＴＡ変換回路５８の一例としてのブロック図である。ＰＡＴＡ−ＳＡＴＡ変換回路５８は、ＰＡＴＡ環境（Parallel ATA，ＩＤＥ環境）で動作しているＦＰＧＡ２８からの出力パラレル映像信号を、ＳＡＴＡ(Serial ATA)環境で動作するホストＰＣ７２及び／又はＳＡＴＡ対応のＨＤＤ７４に接続するための変換回路である。

ＰＡＴＡ−ＳＡＴＡ変換回路５８は、パケット化手段６０と、ＣＲＣ付加手段６２と、スクランブル手段６４と、エンコーダ手段６６と、パラレル−シリアル手段６８とを有している。

パケット化手段６０により、前段のＰＡＴＡ−ＩＦ５６からのＡＴＡコマンド，転送映像データ及び制御用信号線情報は、トランスポート層でパケット化されてＦＩＳ(Flame Information Structure)が生成され、ＣＲＣ付加手段６２により、リンク層でＣＲＣ(Cyclic Redundancy Check)情報を付加され、スクランブル手段６４により、スクランブル化され、エンコーダ６６により、８ｂ／１０ｂ変換されプリミティブに変換され、パラレル−シリアル手段６８により、物理層でシリアル化されて、ホストＰＣ７２のＳＡＴＡ−ＩＦ７０又は／及びＳＡＴＡＨＤＤ７４へ送信される。

図７は、ＳＡＴＡカメラシステム１０が、ＰＣ７２又はＳＡＴＡ−ＨＤＤ７４に対してホストカメラとして機能する場合、具体的には、ＦＰＧＡ２８のＣＰＵ２９が実行する映像データ処理方法を示している。この映像データ処理方法のプログラムは、予めメモリ３１に蓄積されている。

ステップＳ１０で、ＣＰＵ２９の制御の下、各種の動作モードが設定される。例えば、リングバッファの個数、バッファメモリへの書き込みより読み出しが早い場合の処理方法等が決められる。

ステップＳ１１で、ＳＡＴＡカメラＩＦ２７はカメラモジュール１２から映像データを読み込む。

ステップＳ１２で、読み込まれた映像データは、カメラコントローラＩＦ３０により信号処理される。

ステップＳ１３で、データライトレジスタ３８から書込履歴の最も古いバッファメモリ４２へ順次書き込まれる。

ステップＳ１４で、書込履歴の最も古いバッファメモリ４２から画像メモリ７６へ順次書き込まれる。

ステップＳ１５で、カメラモジュール１２からの映像データの画像メモリ７６への書込が終了したか否かが判断される。終了していなければ、ステップＳ１１へ戻る。

ステップＳ１６で、画像メモリ７６からパラレル映像データとして読み出される。

ステップＳ１７で、読み出されたパラレル映像データは、ＰＡＴＡコントローラＩＦ５６により信号処理される。

ステップＳ１８で、パラレル映像データは、ＰＡＴＡ−ＳＡＴＡ変換器５８によりシリアル映像データに変換される。

ステップＳ１９で、画像メモリ７６からＰＣ７２又はＳＡＴＡ−ＨＤＤ７４へ転送すべき映像データは終了したか否かが判定される。未だ映像データが残っていれば、ステップＳ１６へ戻る。映像データの転送が終了していたら、終了する。

以上の処理は、ＳＡＴＡカメラシステム１０のＣＰＵ２９が実行する映像データ処理方法である。一方、ＳＡＴＡカメラシステム１０が、ＰＣ７２に対してデバイスカメラとして機能する場合に、ＰＣ７２のＣＰＵ(図示せず。)が実行する映像データ処理方法は、ＰＣ７２のＣＰＵからＳＡＴＡカメラシステム１０のＣＰＵ２９へ同様な命令が送られて処理される。
［変形例］
本発明に係るＳＡＴＡカメラシステムでは、次のような変形例を取り得る。

(1)図２に示すＳＡＴＡカメラシステムでは、ＰＡＴＡ−ＳＡＴＡ変換器５８は、更に、逆に変換するＳＡＴＡ−ＰＡＴＡ変換器５９を有していてもよい。図６（Ｂ）は、このＳＡＴＡ−ＰＡＴＡ変換器５９の一例としてのブロック図である。ＳＡＴＡ−ＰＡＴＡ変換回路５９は、ＳＡＴＡ環境で動作するホストＰＣ７２及び／又はＳＡＴＡ対応のＨＤＤ７４からの出力映像信号を、ＰＡＴＡ環境（Parallel ATA，ＩＤＥ環境）で動作しているＦＰＧＡ２８に接続するための変換回路である。

図６（Ｂ）に示すように、ＳＡＴＡ−ＰＡＴＡ変換回路５９は、シリアル−パラレル手段７８と、デコーダ８０と、デ・スクランブル手段８２と、ＣＲＣチェック手段８４と、パケット分割手段８６とを有している。

ＰＣ７２のＳＡＴＡＩＦ７０又はＳＡＴＡ対応ＨＤＤ７４からのシリアル映像データ（プリミティブ情報）は、シリアル−パラレル手段７８により物理層でパラレル化され、デコーダ８０により１０ｂ／８ｂ変換され、デ・スクランブル手段８２によりスクランブルが解除され、ＣＲＣチェック手段８４によりＣＲＣチェックが行われＦＩＳに変換され、パケット分割手段８６でパケット分割される。ＰＣ７２又はＳＡＴＡ−ＨＤＤ７４からのの映像データは、ＳＡＴＡ−ＩＦ２７の画像メモリ７６やカメラモジュール１２のメモリ（図示せず。）に蓄積される。

(2)本発明は、ＳＡＴＡカメラシステム１０からＰＣ７２又はＳＡＴＡ対応ＨＤＤ７４へ映像信号の書き込み、又はＰＣ７２又はＳＡＴＡ対応ＨＤＤ７４からＳＡＴＡカメラシステム１０へ映像信号の読み込みを制御するコンピュータプログラムも対象とする。

(3)更に、本発明は、このようなコンピュータプログラムを記録した記録媒体をも対象とする。
［ＳＡＴＡカメラシステムの利点］
このＳＡＴＡカメラシステムの利点は、次の通りである。
(1)ＳＡＴＡカメラシステムは、ＳＡＴＡ対応のＰＣ，ＨＤＤ等に対し、動画を構成する映像データを直接に高速転送することができる。また、ＳＡＴＡ対応のＰＣ，ＨＤＤ等から、映像データをＳＡＴＡカメラシステムに対し直接取り込むことができる。
(2)ＳＡＴＡカメラシステムは、現在有るカメラモジュール１２，ホストＰＣ７２，ＳＡＴＡ対応ＨＤＤ７４に対して実質的に変更を加えることなく、ＳＡＴＡカメラＩＦ２７を付加するだけで、これらホストＰＣ，ＨＤＤ等へ接続することができる。
(3)ＳＡＴＡカメラシステムは、内蔵プログラムを切り換えることにより、ＳＡＴＡデバイスカメラとＳＡＴＡホストカメラとの間で、切り換えることができる。

これにより、ＳＡＴＡデバイスカメラとしての面では、ホストＰＣ７２から見てＳＡＴＡカメラシステム１０は外部記録装置として取り扱うことが出来る。即ち、ホストＰＣ７２の制御の下、ＳＡＴＡカメラシステムの画像メモリ７６に蓄積されている映像データを直接読み出しＰＣ７２へ取り込む。

また、ＳＡＴＡホストカメラとしての面では、ＳＡＴＡカメラシステム１０は、ＣＰＵ２９の制御の下、その他のコンピュータの介在無しに、ＳＡＴＡ−ＨＤＤ７４を外部記録媒体として取り扱うことができる。即ち、ＳＡＴＡカメラシステム１０は、ＨＤＤ７４へ直接に映像データを書き込んだり、ＨＤＤからから読み出したりすることが出来る。
(4)更に、ＳＡＴＡカメラシステムを採用することにより、ＰＣ７２又はＳＡＴＡカメラシステムのＣＰＵ２９の制御の下、ＰＣ７２又はＳＡＴＡ−ＨＤＤ７４に蓄積された映像データをシリアル−パラレル変換して、ＳＡＴＡカメラシステムの画像メモリ７６へ書き込むことも出来る。
［まとめ］
以上、本発明に係る実施形態を説明したが、これらは例示であって、本発明を限定的に解釈するものではない。本発明は、当業者が容易になしえる付加、変更、削除を含むものである。

例えば、図２のＳＡＴＡカメラシステム１０において、カメラモジュール１２とＳＡＲＡ−ＩＦ２７とを別個のものとして構成することができる。即ち、カメラモジュール１２に対して取り付け可能なＳＡＲＡカメラＩＦ２７として構成することもできる。

本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。

図１は、従来のカメラシステムの一例を示す図である。図２は、ＳＡＴＡカメラシステムの一例を示すブロック図である。図３は、図２のＳＡＴＡカメラシステムのカメラモジュール部分の一例を示すブロック図である。図４は、図２のＳＡＴＡカメラシステムのＦＰＧＡ部分の一例を示すブロック図である。図５は、図４のＦＰＧＡ部分の第１の変換回路の一例を示すブロック図である。図６（Ａ）は、図２のＳＡＴＡカメラシステムのＰＡＴＡ−ＳＡＴＡ変換器部分の一例を示すブロック図である。図６（Ｂ）は、ＳＡＴＡ−ＰＡＴＡ変換器の一例を示すブロック図である。図７は、ＳＡＴＡカメラシステムがホストカメラとして機能して、ＦＰＧＡのＣＰＵが実行する映像データ処理方法を示すフローである。

符号の説明

２：カメラモジュール、４：ＦＰＧＡ、６：キャプチャボード(PCI)、７：ホストＰＣ、１０：ＳＡＴＡカメラシステム、１２：カメラモジュール、１４：イメージセンサ、１６：ＰＧＡ手段、１８：Ａ−Ｄ変換手段、２０：カラー信号補正処理手段、２２：カラー補正手段、２４：カメラ制御手段、２６：ホストＩＦ、２７：ＳＡＴＡインターフェース、２８：ＦＰＧＡ、２９:ＣＰＵ、３０：カメラコントローラＩＦ、３１：メモリ、３２：第１の変換回路、３４：モードレジスタ部、リングバッファ部、３６：ライトアドレス制御部、３８：データライトレジスタ、４０：ライトメモリバンク制御部、４２，４２-1，４２-2，４２-3，４２-4，４２-n：リングバッファメモリブロック、４６：リードアドレス制御部、４８：リードメモリバンク部、５０：データリードレジスタ、５２：メモリコントローラＩＦ、５４：第２の変換回路、５６：ＰＡＴＡコントローラＩＦ、５８：ＰＡＴＡ−ＳＡＴＡ変換器，ＩＤＥ−Serial ATA変換器、６０：パケット化手段、６２：ＣＲＣ付加手段、６４：スクランブル手段、６６：エンコーダ、６８：パラレル−シリアル手段、７０：ＳＡＴＡ−ＩＦ（ＰＣカード）、７２：ホストＰＣ、７４：ＳＡＴＡ対応ＨＤＤ、７６：画像メモリ（ＳＤＲＡＭ，ＤＤＲＳＤＲＡＭ等）、７８：シリアル−パラレル手段、８０：デコーダ、８２：デ・スクランブル手段、ＣＲＣチェック手段、８６パケット分割手段

Claims

カメラモジュールとＳＡＴＡカメラインターフェースとを備え、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ直接に接続できる、ＳＡＴＡカメラシステム。
請求項１に記載のＳＡＴＡカメラシステムにおいて、
前記ＳＡＴＡカメラインターフェースは、少なくとも、
ＦＰＧＡと、
画像メモリと、
ＰＡＴＡ−ＳＡＴＡ変換器とを有し、
前記ＦＰＧＡは、前記カメラモジュールからのデジタル映像信号を前記画像メモリへ書き込み且つ読み出す際の映像信号の変換処理を行い、
前記ＰＡＴＡ−ＳＡＴＡ変換器は、前記パラレル方式映像信号をシリアル方式映像信号へ変換して、前記ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ送信可能としている、ＳＡＴＡカメラシステム。
請求項２に記載のＳＡＴＡカメラシステムにおいて、
前記画像メモリは、ＳＤＲＡＭ又はＤＤＲＳＤＲＡＭのいずれかである、ＳＡＴＡカメラシステム。
請求項１に記載のＳＡＴＡカメラシステムにおいて、前記ＦＰＧＡは、少なくとも、
前記カメラモジュールからのデジタル映像信号を前記画像メモリへ書き込み可能な信号に変換する第１の変換回路と、
前記画像メモリに書き込まれた映像信号をパラレル方式映像信号として読み出す第２の変換回路とを有している、ＳＡＴＡカメラシステム。
請求項１に記載のＳＡＴＡカメラシステムにおいて、
前記ＳＡＴＡカメラシステムは、ＳＡＴＡホストカメラとして機能し、該ＳＡＴＡカメラシステムは、他のコンピュータの介在無しに、ＳＡＴＡ対応ＨＤＤを外部記録媒体として取り扱うことができる、ＳＡＴＡカメラシステム。
請求項１に記載のＳＡＴＡカメラシステムにおいて、
前記ＳＡＴＡカメラシステムは、ＳＡＴＡデバイスカメラとして機能し、ホストＰＣから見て該ＳＡＴＡカメラシステムを外部記録装置として取り扱うことが出来る、ＳＡＴＡカメラシステム。
請求項１に記載のＳＡＴＡカメラシステムにおいて、
前記ＳＡＴＡインターフェースは、更に、ＳＡＴＡ−ＰＡＴＡ変換器を有し、ＳＡＴＡ対応のＰＣ又はＨＤＤから読み出されたシリアル映像データをパラレル変換して、前記画像メモリに蓄積可能である、ＳＡＴＡカメラシステム。
カメラモジュールからのパラレル映像信号を、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ接続するためシリアル映像に変換する、ＳＡＴＡカメラインターフェース手段。
請求項８に記載のＳＡＴＡカメラインターフェース手段は、少なくとも、
ＦＰＧＡと、
画像メモリと、
ＰＡＴＡ−ＳＡＴＡ変換器とを有し、
前記ＦＰＧＡは、前記カメラモジュールからのパラレル方式デジタル映像信号を前記画像メモリへ書き込み且つ読み出す際の映像信号の変換処理を行い、
前記ＰＡＴＡ−ＳＡＴＡ変換器は、前記パラレル方式映像信号をシリアル方式映像信号へ変換して、ＳＡＴＡ対応のコンピュータ又はハードディスクドライブへ送信可能としている、ＳＡＴＡカメラインターフェース手段。
請求項８に記載のＳＡＴＡカメラインターフェース手段において、前記ＦＰＧＡは、少なくとも、
前記カメラモジュールからのパラレル方式デジタル映像信号を前記画像メモリへ書き込み可能な信号に変換する第１の変換回路と、
前記画像メモリに書き込まれた映像信号をパラレル方式映像信号として読み出す第２の変換回路とを有している、ＳＡＴＡカメラインターフェース手段。
請求項８に記載のＳＡＴＡカメラインターフェース手段において、更に、
ＳＡＴＡ−ＰＡＴＡ変換器を有し、ＳＡＴＡ対応のＰＣ又はＨＤＤから読み出されたシリアル映像データをパラレル変換して、前記画像メモリに蓄積可能である、ＳＡＴＡカメラインターフェース手段。
ＳＡＴＡカメラシステムが実行する映像データ処理方法において、
カメラモジュールからパラレル映像データを読み込むステップと、
読み込まれた映像データを書込履歴の最も古いバッファメモリへ順次書き込むステップと、
書込履歴の最も古いバッファメモリから読み出し画像メモリへ順次書き込むステップと、
画像メモリからパラレル映像データとして読み出すステップと、
読み出されたパラレル映像データを、ＰＡＴＡ−ＳＡＴＡ変換器によりシリアル映像データに変換するステップと、
シリアル映像データをＰＣ又はＨＤＤへ転送するステップとを含む、映像データ処理方法。
コンピュータに対して、請求項１２に記載の各ステップを実行させるコンピュータプログラム。
請求項１３に記載のコンピュータプログラムを記録した記録媒体。