JPH0865708A - 映像オーバーレーイメージコンバータ - Google Patents

映像オーバーレーイメージコンバータ

Info

Publication number
JPH0865708A
JPH0865708A JP7169842A JP16984295A JPH0865708A JP H0865708 A JPH0865708 A JP H0865708A JP 7169842 A JP7169842 A JP 7169842A JP 16984295 A JP16984295 A JP 16984295A JP H0865708 A JPH0865708 A JP H0865708A
Authority
JP
Japan
Prior art keywords
video
data
aen
ram
iow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7169842A
Other languages
English (en)
Other versions
JP3738918B2 (ja
Inventor
Kyun-Hoe Park
堅曾 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0865708A publication Critical patent/JPH0865708A/ja
Application granted granted Critical
Publication of JP3738918B2 publication Critical patent/JP3738918B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Studio Circuits (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

(57)【要約】 【課題】 映像制御器とビデオＲＡＭとの間に変換器を
追加することによって映像イメージの移動、反転、回転
またはミラー効果などの多様な効果を中央処理装置の負
荷の増加なしに実時間で容易に実現するための映像オー
バーレーイメージコンバータを提供する。 【解決手段】 映像の輝度および色度データを貯蔵する
ビデオＲＡＭ４と、ビデオＲＡＭ４にデータを貯蔵する
か、またはビデオＲＡＭに貯蔵されたデータを読出して
ディスプレイするためにビデオＲＡＭを制御する映像制
御器１と、前記映像制御器１とビデオＲＡＭ４との間に
ビデオＲＡＭのアドレスインデックスデータを有してビ
デオＲＡＭ４の空間を変更させられる変換器２と、映像
制御器１とビデオＲＡＭ４とを連結して映像データに同
期して伝送する輝度データと色度データそれぞれのバス
送信器３からなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は映像オーバーレー（vide
o overlay ）イメージコンバータ（image converter ）
に関し、より詳しくは、映像データの処理を主機能とす
る映像オーバーレーボードにイメージコンバータを追加
することによって映像イメージから多様な効果を容易に
得るための映像オーバーレーイメージコンバータに関す
る。
【０００２】
【従来の技術】映像オーバーレーボードはマルチ映像の
１つの分野である映像データ処理を主機能とする。映像
オーバーレーカードはＶＧＡ（Video Graphic Adapter
）のコネクタからピクセルデータ（pixel data：表示
面上において色もしくは輝度を指定できるデジタル画像
構成における最小単位）同期信号、クロック信号などの
入力を受けてＶＣＲ（Video Cassette Recorder ）、Ｌ
ＤＰ（Laser Disc Player）、カムコーダーなどのＮＴ
ＳＣ（カラーテレビ標準方式の選定のため米国において
組織された委員会の標準方式）、ＰＡＬ（ドイツにおい
て開発されたカラーテレビ標準方式）信号を受入れてＶ
ＧＡモニタ上にディスプレイする機能を有しており、映
像イメージの拡大、縮小、およびカラーキーによるイメ
ージ調節機能を有している。
【０００３】映像オーバーレーに用いられるメモリは２
５６ＫＢ＊４ビット、処理速度１００ｎｓ（nanosecon
d：１０億分の１秒）の容量を有するビデオＲＡＭが６
個用いられ、１ＫＢ＊５１２＊１２ビットの容量を有す
る２個のバンクからなり、ビデオＲＡＭ３個が１つのバ
ンクをなす。
【０００４】ただし、前記単位で用いられた１Kilo Byt
e は記憶容量を示す単位であって、１０２４バイトに相
当する。
【０００５】そのメモリはシステムメモリと重ならない
１６ＭＢ（１Mega Byte は記憶容量の単位で１０6 バイ
トに相当する）以内の領域において１ＭＢ単位で設定さ
れ得る。各バンクあたり輝度データ貯蔵用として２個の
ビデオＲＡＭが用いられており、色度データ貯蔵用で１
個のビデオＲＡＭが用いられており、中央処理装置によ
ってアクセスが可能であるので停止映像をディスクに貯
蔵することが可能である。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
映像オーバーレーボードを用いて映像イメージを垂直ま
たは水平に移動させるか、または反転あるいは回転させ
るか、またはミラー効果もしくは特定の色を表わす諸機
能を提供しようとすれば、システムメモリなどの一定の
領域をバッファで設定してイメージデータを複写した
後、他の領域にさらに複写する諸機能をソフトウェアで
実現しなければならないので中央処理装置の負荷を増加
させ、かつ映像イメージを実時間で再生するのに困難が
伴なうという短所がある。
【０００７】
【課題を解決しようとする手段】したがって、本発明の
目的は、従来の短所を解決することであって、個人用コ
ンピュータの映像制御器と映像メモリとの間にイメージ
コンバータを追加することによって映像イメージを移
動、反転、回転またはミラー効果などの多様な効果を中
央処理装置の負荷の増加なしに実時間で容易に実現する
ための映像オーバーレーイメージコンバータを提供する
ことである。
【０００８】前記目的を達成しようとする本発明の構成
は、映像の輝度および色度データを貯蔵する映像メモリ
と、映像メモリにデータを貯蔵するか、または映像メモ
リに貯蔵されたデータを読出してディスプレイするため
に映像メモリを制御する映像制御器と、前記映像制御器
と映像メモリとの間に映像メモリのアドレスインデック
スデータを有して映像メモリ空間を変更させられる変換
器と、映像制御器と映像メモリとを連結して映像データ
に同期して伝送する輝度データと色度データそれぞれの
バス送信器と、からなる。
【０００９】前記変換器の構成は、映像制御器と映像メ
モリとを連結してメモリアドレスを伝送するバス送信
器、ならびにシステムデータバスおよび映像メモリを直
接連結して映像メモリとシステムの間のデータ交換を可
能にするバス送信器を含む送信装置と、ＲＡＳ（RowAdd
ress Strobe；メモリセル中に列番地を知らせる信号）
とＣＡＳ（Column Address Strobe ；メモリセル中に行
番地を知らせる信号）アドレスインデックスを別に貯蔵
するため複数個のマルチプレクサと複数個のメモリから
なる映像ＲＡＭのインデックス部と、からなる。
【００１０】
【実施例】前記構成によって本発明を容易に実施できる
最も好ましい実施例を、添付の図面を参照して説明する
と次のとおりである。
【００１１】図１は、本発明の実施例による映像オーバ
ーレーイメージコンバータのブロック構成図である。
【００１２】図１に示されているとおり、本発明の実施
例における映像オーバーレーイメージコンバータの構成
は、ビデオＲＡＭ４を制御して映像データをビデオＲＡ
Ｍ４に貯蔵するか、またはビデオＲＡＭ４に貯蔵された
データを読出してディスプレイする場合、その映像デー
タのアドレス（ＭＡ）を変換器２に提供し、かつ映像輝
度データ（ＹＦＢ）および色度データ（ＣＦＢ）をやり
取りするため送信器３を通じてビデオＲＡＭ４と直接連
結された映像制御器１と、前記映像データをビデオＲＡ
Ｍ４に貯蔵するか、またはビデオＲＡＭ４に貯蔵された
データを読出してディスプレイする場合には、映像制御
器１において相当する映像データのアドレス（ＭＡ）の
入力を受けてビデオＲＡＭ４に出力し、映像イメージを
移動させるか、または反転、回転などの機能を実行する
場合には、入出力アドレスポートを用いて中央処理装置
のデータをシステムデータバス（ＳＤ９）を通じて入力
を受けてスタチック非揮発性ＲＡＭ（２３ａ、２３ｂ）
にインデックシングし、このインデックスデータを用い
てビデオＲＡＭ４の空間を変更させて前記機能を行なう
変換器２と、送信器３を通じて映像の輝度データ（ＹＦ
Ｂ）と色度データ（ＣＦＢ）とをやり取りするため前記
映像制御器１と連結され、前記変換器２を通じて映像イ
メージの前記諸機能を行なうための処理が終わった変換
されたアドレス（ＣＡ）の入力を受けてその映像データ
をディスプレイできるようにするビデオＲＡＭ４と、映
像制御器１とビデオＲＡＭ４とを連結して映像データに
同期して伝送する輝度データ（ＹＦＢ）と色度データ
（ＣＦＢ）それぞれのバス送信器３と、からなる。
【００１３】図２は、本発明の実施例による映像オーバ
ーレーイメージコンバータ内の変換器の詳細なブロック
構成図である。
【００１４】図２に示されているとおり、本発明の実施
例による映像オーバーレーイメージコンバータ内の変換
器２の構成は、映像制御器１とビデオＲＡＭ４とを連結
して映像制御器１から出力されるメモリアドレス（Ｍ
Ａ）に同期を合わせてビデオＲＡＭ４に伝送して通常の
映像信号を処理するバス送信器２２と、システムデータ
バス（ＳＤ９）とビデオＲＡＭ４とを直接連結してビデ
オＲＡＭ４とシステムとの間のデータ交換を可能にして
映像イメージを修正するとき、または移動、反転、回転
などの諸機能を行なうときシステムデータを伝送できる
バス送信器２４からなる送信装置２０１と、ＲＡＳとＣ
ＡＳアドレスインデックスとを別に貯蔵するため複数個
のマルチプレクサ（２１ａ、２１ｂ）と複数個のスタチ
ック非揮発性ＲＡＭ（２３ａ、２３ｂ）からなり、スタ
チック非揮発性ＲＡＭ（２３ａ、２３ｂ）は、通常の映
像信号処理のためには映像制御器１から出力されるメモ
リアドレス（ＭＡ）の入力を受けてビデオＲＡＭ４に前
記アドレス（ＭＡ）を出力し、ビデオＲＡＭ４の各制御
信号（ＣＶＲＡＳ、ＣＶＣＡＳ、ＣＶＯＥ、ＣＶＷＥ）
を活性化させ、かつ映像イメージの修正および移動、反
転、回転などの諸機能を行なう場合、システムデータバ
ス（ＳＤ９）からシステムデータの入力を受けてビデオ
ＲＡＭ４に使用しようとするデータの位置を変換器テー
ブルによって容易に変換することができ、変換器テーブ
ル自体を容易に修正できるようにするスタチック非揮発
性ＲＡＭ（２３ａ、２３ｂ）である、インデックス部２
０２からなる。
【００１５】前記構成に基づく本発明の実施例による映
像オーバーレーイメージコンバータの作用は次のとおり
である。
【００１６】図３は、本発明の実施例による映像オーバ
ーレーイメージコンバータ内のビデオＲＡＭのアドレス
（ＭＡ）を変換器２にインデックスする過程を示したタ
イムチャートである。
【００１７】図３に示されているとおり、本発明の実施
例による映像オーバーレーイメージコンバータ内のビデ
オＲＡＭのアドレス（ＭＡ）を変換器２にインデックス
する過程は次のとおりである。
【００１８】まず、システムの入出力イネーブル（ＩＯ
Ｗ）信号が論理的レベルでローとなれば映像オーバーレ
ーイメージコンバータが作動され、直ちにアドレスイネ
ーブル（ＡＥＮ）信号が論理的レベルでローとなれば映
像制御器１をイネーブルまたはディスエーブルにする入
出力ポートが設定される。
【００１９】前記状態において映像イメージ変換のため
使用者が任意に入出力ポートＩＣＣを設定してデータ１
を記入して映像制御器１におけるメモリアドレス（Ｍ
Ａ）出力をディスエーブルにし、その代わりセル（sel
）をイネーブルにしてシステムデータをラッチさせ
る。
【００２０】ＲＡＳ、ＣＡＳアドレスを別々に設定する
ため入出力ポートＩＣＤが設定され、ＲＡＳ処理用マル
チプレクサ（２１ａ）のクロック（ＲＭＵＸＣＬＫ）が
活性化されてコンバージョンするＲＡＳアドレスがシス
テムからラッチされる。
【００２１】入出力ポートＩＣＥが設定され、ＣＡＳ処
理用マルチプレクサのクロック（ＣＭＵＸＣＬＫ）が論
理的レベルハイに変わってマルチプレクサ（２１ｂ）が
活性化されると変換するＣＡＳアドレスがシステムから
ラッチされる。
【００２２】前記動作の実行の後、システムイネーブル
信号（ＳＥ）が提供されて入出力ポートＩＣＦをデコー
ディングしてスタチック非揮発性ＲＡＭ（２３ａ）に前
記デコーディングされたデータ値が記入されれば、これ
がビデオＲＡＭ４のアドレスのインデックスとなってこ
れを利用したアドレス変換が可能になる。
【００２３】図４は、本発明の実施例による映像オーバ
ーレーイメージコンバータのビデオＲＡＭ４の映像をデ
ィスプレイするときの変換器２の制御記号を示したタイ
ムチャートである。
【００２４】図４に示されているとおり、本発明の実施
例による映像オーバーレーイメージコンバータのビデオ
ＲＡＭ４の映像をディスプレイする過程は次のとおりで
ある。
【００２５】前記使用者が任意に設定して映像制御器１
からビデオＲＡＭ４のアドレス（ＭＡ）出力をディスエ
ーブルさせた入出力ポートＩＣＣに、今度はデータ０を
記入して映像制御器１からビデオＲＡＭ４のアドレス
（ＭＡ）出力をイネーブルし、前記インデックシング過
程においてイネーブルさせたマルチプレクサ（２１ａ、
２１ｂ）のセルをディスエーブルさせてマルチプレクサ
に入力される信号を映像制御器１のアドレス（ＭＡ）に
切換えて前記映像制御器１のアドレスがＲＡＳ、ＣＡＳ
信号として論理的レベルローの状態で提供され得る。
【００２６】前記マルチプレクサ（２１ａ、２１ｂ）に
ＲＡＳ、ＣＡＳ信号がそれぞれ入力されながら、ＲＡＳ
処理用マルチプレクサ（２１ａ）とＣＡＳ処理用マルチ
プレクサ（２１ｂ）のクロック（ＲＭＵＸＣＬＫ、ＣＭ
ＵＸＣＬＫ）信号がイネーブル状態である論理的レベル
ハイに変わって各マルチプレクサ（２１ａ、２１ｂ）が
活性化されてスタチック非揮発性ＲＡＭ（２３ａ、２３
ｂ）に出力信号（ＲＡＤ、ＣＡＤ）が提供される。
【００２７】図５は、本発明の実施例による映像オーバ
ーレーイメージコンバータにおいてビデオＲＡＭ４の映
像をディスプレイするときのビデオＲＡＭ４の制御信号
を示したタイムチャートである。
【００２８】図５に示されているとおり、前記変換器２
のインデックス部２０２であるスタチック非揮発性ＲＡ
Ｍ（２３ａ、２３ｂ）にＲＡＤ、ＣＡＤ信号が入力され
れば、スタチック非揮発性ＲＡＭ（２３ａ、２３ｂ）の
出力を制御するイネーブル信号（ＲＯＷ、ＣＯＷ）が論
理的レベルローとなってビデオＲＡＭ４アドレスをコン
バージョンするためのデータがスタチック非揮発性ＲＡ
Ｍ（２３ａ、２３ｂ）に貯蔵された後出力（ＣＡ）され
てビデオＲＡＭ４がさまざまに変換された動画像をディ
スプレイさせられるよう制御信号（ＣＶＲＡＳ、ＣＶＣ
ＡＳ、ＣＶＷＥ）がイネーブル状態である論理的レベル
ローに変換される。
【００２９】本発明の回路を構成した後、ＩＣＦポート
をデコーディングしてデータをスタチック非揮発性ＲＡ
Ｍ（２３ａ、２３ｂ）に貯蔵するとき、次のようなプロ
グラムを利用する。
【００３０】 ＭＯＶ ＡＸ， ０１ＦＦ ＭＯＶ ＤＸ， ０１ＣＦ ＯＵＴ ＤＸ， ＡＸ
【００３１】
【発明の効果】前記プログラムにおいて０１ＦＦは入出
力ポートＩＣＦポートにデコーディングされたデータで
あって使用者が望む作用によって異なる値で書込むこと
ができる。
【００３２】このようなルーチンでデータをアドレスに
切換えて実時間イメージに変換する効果が得られる。
【００３３】図１および図２に示されているとおり、本
発明の実施例による映像オーバーレーイメージコンバー
タおよびその内部の変換器２の構成には各素子を活性化
させる制御信号が必要である。
【００３４】この制御信号の回路連結はプログラマブル
アレイロジック（programmable Array Logic）からな
る。
【００３５】下記（表１）を例に挙げて説明すると、ま
ず、前記＊表示はプログラマブルアレイロジック内に論
理積機能を表示し、＋表示は論理和機能を意味する。
【００３６】／Ａ：ＩＣＥは入出力ポートを設定するア
ドレス値を示したものであって、使用者が入出力ポート
ＩＣＥを設定するためにはまずアドレスイネーブル信号
が論理的レベルローであり、入出力イネーブル信号が論
理的レベルローである状態、すなわち、動作が実行され
得る状態において、１０ビット２進数で表記されるアド
レスが１６進数でＩＣＥを表示できるようにしなければ
ならない。
【００３７】
【表１】
【００３８】ＲＭＵＸＣＬＫの回路連結式は３つの異な
る条件中いずれかの１条件が満たされればＲＡＳ処理用
マルチプレクサ（２１ａ）を活性化させるクロック信号
が入力されることを意味する。
【００３９】また、前記ＲＡＳ処理用マルチプレクサ
（２１ａ）はクロック信号が論理的レベルハイ状態とな
らなければ動作が行なえない。
【００４０】／ＲＷＥ信号はＲＡＳ処理用マルチプレク
サ（２１ａ）にデータが記入され得るようにする制御信
号であって、論理的レベルロー状態が活性化状態であ
り、アドレスバスを通じてＩＣＦポートが設定され、入
出力イネーブル信号が論理的レベルでロー状態であり、
前記ＲＡＳ処理用クロック信号が論理的レベルハイ状態
で入力される、すなわち、前記３つの条件が論理積で結
合されて満たすときにのみＲＡＳ処理用マルチプレクサ
（２１ａ）にデータの記入が可能であるように制御す
る。
【００４１】以上のように、本発明の実施例において、
個人用コンピュータ映像制御器と映像メモリとの間にイ
メージコンバータを追加することによって、映像イメー
ジを移動、反転、回転またはミラー効果などの多様な効
果を中央処理装置の負荷の増加なしに実時間で容易に実
現する効果を有する映像オーバーレーイメージコンバー
タを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の条件による映像オーバーレー
イメージコンバータのブロック構成図である。
【図２】図２は、本発明の実施例による映像オーバーレ
ーイメージコンバータ内の変換器の詳細なブロック構成
図である。
【図３】図３は、本発明の実施例による映像オーバーレ
ーイメージコンバータ内のビデオＲＡＭのアドレスを変
換器にインデックシングする過程を示したタイムチャー
トである。
【図４】図４は、本発明の実施例による映像オーバーレ
ーイメージコンバータにおいてビデオＲＡＭの映像をデ
ィスプレイするときの変換器の制御信号を示したタイム
チャートである。
【図５】図５は、本発明の実施例による映像オーバーレ
ーイメージコンバータにおいてビデオＲＡＭの映像をデ
ィスプレイするときの、ビデオＲＡＭの制御信号を示し
たタイムチャートである。
【符号の説明】
１ 映像制御器 ２ 変換器 ３ バス送信器 ４ ビデオＲＡＭ ２１ａ，２１ｂ マルチプレクサ ２２ バス送信器 ２３ａ，２３ｂ スタチック非揮発性ＲＡＭ ２４ バス送信器 ２０１ 送信装置 ２０２ インデックス部

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 映像データを貯蔵するビデオＲＡＭと、 映像メモリにデータを貯蔵するか、または映像メモリに
    貯蔵されたデータを読出してディスプレイするためビデ
    オＲＡＭを制御する映像制御器と、 前記映像制御器とビデオＲＡＭとの間でビデオＲＡＭの
    アドレスインデックスデータを有してビデオＲＡＭ空間
    を変更させられる変換器と、 映像制御器とビデオＲＡＭとを連結して映像データに同
    期して伝送する輝度データと色度データそれぞれのバス
    送信器と、 からなることを特徴とする映像オーバーレーイメージコ
    ンバータ。
  2. 【請求項２】 映像制御器とビデオＲＡＭとを連結して
    メモリアドレスを伝送するバス送信器、ならびにシステ
    ムデータバスおよび映像メモリを直接連結して映像メモ
    リとシステムとの間のデータ交換を可能にするバス送信
    器を含む送信装置と、 ＲＡＳとＣＡＳアドレスインデックスを別に貯蔵するた
    め複数個のマルチプレクサおよび複数個のメモリからな
    るビデオＲＡＭのインデックス部と、 からなることを特徴とする映像オーバーレーイメージコ
    ンバータ。
  3. 【請求項３】 前記バス送信器および変換器を構成する
    各素子らの制御信号は次のようなプログラマブルアレイ
    ロジックからなることを特徴とする請求項１に記載の映
    像オーバーレーイメージコンバータ。 /A:ICC=/AEN*/IOW*/A9*A8*A7*A6*/A5*/A4*A3*A2*/A1*/A0 /A:ICD=/AEN*/IOW*/A9*A8*A7*A6*/A5*/A4*A3*A2*/A1*A0 /A:ICE=/AEN*/IOW*/A9*A8*A7*A6*/A5*/A4*A3*A2*A1*/A0 /A:ICF=/AEN*/IOW*/A9*A8*A7*A6*/A5*/A4*A3*A2*A1*A0 /SA=/Dir*/RAS /sel=/AEN*/A:ICC*/SDO:1+/sel*dis /dis=/AEN*/A:ICC*/IOW*/SDO:0 RMUXCLK=/AEN*/A:ICD*/IOW+RMUXCLK*A:ICF*RAS+/RAS*dir /AEN*/A:ICD*/IOR CMUXCLK=/AEN*/A:ICE*/IOW+CMUXCLK*A:ICF*RAS+/CAS*dir /AEN*/A:ICE*/IOR /SE=/AEN*/A:ICF*/IOW+/AEN*/A:ICF*/IOR /RWE=/A:ICF*/IOW*RMUXCLK /ROE=/A:ICF*/IOR*RMUXCLK+/RAS*CAS*dir /CWE=/A:ICF*/IOW*CMUXCLK+/RAS*/CAS*SA /CVRAS=/RWE+/ROE /CVCAS=/CWE+/COE /CVOE=/RWE+/CWE /CVWE=/ROE+/COE
  4. 【請求項４】 前記バス送信器と送信装置は８ビットの
    バスを連結して両方向伝送の可能な素子をバス送信器に
    は２個、送信装置には４個を用いることを特徴とする請
    求項１または２に記載の映像オーバーレーイメージコン
    バータ。
  5. 【請求項５】 前記映像ＲＡＭのインデックス部は複数
    個のメモリであって、スタチック非揮発性ＲＡＭを用い
    ることを特徴とする請求項２に記載の映像オーバーレー
    イメージコンバータ。
JP16984295A 1994-07-05 1995-07-05 映像オーバーレーイメージコンバータ Expired - Lifetime JP3738918B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940015992A KR0146262B1 (ko) 1994-07-05 1994-07-05 영상 오버레이 이미지 처리기
KR94P15992 1994-07-05

Publications (2)

Publication Number Publication Date
JPH0865708A true JPH0865708A (ja) 1996-03-08
JP3738918B2 JP3738918B2 (ja) 2006-01-25

Family

ID=19387267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16984295A Expired - Lifetime JP3738918B2 (ja) 1994-07-05 1995-07-05 映像オーバーレーイメージコンバータ

Country Status (4)

Country Link
US (1) US5764242A (ja)
JP (1) JP3738918B2 (ja)
KR (1) KR0146262B1 (ja)
TW (1) TW399391B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483101B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
JP4151962B2 (ja) * 2003-08-25 2008-09-17 インターナショナル・ビジネス・マシーンズ・コーポレーション テロップ画像送信装置、テロップ画像受信装置、テロップ画像送受信システム、エンコード装置、及びデコード装置
US7650603B2 (en) 2005-07-08 2010-01-19 Microsoft Corporation Resource management for virtualization of graphics adapters
US20080230604A1 (en) * 2007-03-22 2008-09-25 Robert Jason Fong System for optimizing on-premises advertisements
IT1394038B1 (it) * 2009-05-12 2012-05-25 Sabatini Sistema di visione con specchio e videocamera portatile
KR20130026801A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 신호 처리 장치 및 신호 처리 방법
US8717425B2 (en) * 2011-11-18 2014-05-06 Leslie C. Hardison System for stereoscopically viewing motion pictures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089811A (en) * 1984-04-16 1992-02-18 Texas Instruments Incorporated Advanced video processor having a color palette
US4806920A (en) * 1986-03-28 1989-02-21 Nec Corporation Device for producing an output image while giving an original image a rotation of 90, 180, or 270
JPH0773920B2 (ja) * 1986-11-17 1995-08-09 日本電気株式会社 ｎ×ｎビットドットマトリックス９０゜回転回路
JPS63178287A (ja) * 1987-01-20 1988-07-22 株式会社東芝 表示装置
US5386421A (en) * 1987-06-22 1995-01-31 Mitsubishi Denki K.K. Image memory diagnostic system
US4954970A (en) * 1988-04-08 1990-09-04 Walker James T Video overlay image processing apparatus
US5206833A (en) * 1988-09-12 1993-04-27 Acer Incorporated Pipelined dual port RAM
US5497498A (en) * 1992-11-05 1996-03-05 Giga Operations Corporation Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation

Also Published As

Publication number Publication date
KR0146262B1 (ko) 1998-09-15
US5764242A (en) 1998-06-09
JP3738918B2 (ja) 2006-01-25
TW399391B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
US4747081A (en) Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US4639890A (en) Video display system using memory with parallel and serial access employing selectable cascaded serial shift registers
US5434969A (en) Video display system using memory with a register arranged to present an entire pixel at once to the display
US4663735A (en) Random/serial access mode selection circuit for a video memory system
US4689741A (en) Video system having a dual-port memory with inhibited random access during transfer cycles
US5210639A (en) Dual-port memory with inhibited random access during transfer cycles with serial access
US4897818A (en) Dual-port memory with inhibited random access during transfer cycles
JPS63282790A (ja) 表示制御装置
JPH04505976A (ja) ２重ポート２重速度イメージメモリアクセス装置
JP3022903B2 (ja) 画像回転装置
US4720819A (en) Method and apparatus for clearing the memory of a video computer
JP3489228B2 (ja) 画像記憶装置
JPH0865708A (ja) 映像オーバーレーイメージコンバータ
US20060140036A1 (en) Memory controller, display controller, and memory control method
US5438376A (en) Image processing apparatus and image reception apparatus using the same
JPS5823373A (ja) 画像メモリ装置
US5576736A (en) Visually effective image switching apparatus
JPH06167958A (ja) 記憶装置
KR100715522B1 (ko) 카메라 컨트롤 장치, 영상 데이터 표시 장치 및 그 방법
JP4425365B2 (ja) 画像入力装置における信号処理回路
JP3040529B2 (ja) 動画像処理装置
JPS63156291A (ja) 画像メモリ
JPH10105454A (ja) マルチポートメモリおよびマルチポートメモリを備えた表示システム
JPS635758B2 (ja)
JP3122996B2 (ja) 動画・静止画表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051004

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051004

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051027

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051111

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081111

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term