CN104063345A - 一种sata桥设备 - Google Patents
一种sata桥设备 Download PDFInfo
- Publication number
- CN104063345A CN104063345A CN201310093838.5A CN201310093838A CN104063345A CN 104063345 A CN104063345 A CN 104063345A CN 201310093838 A CN201310093838 A CN 201310093838A CN 104063345 A CN104063345 A CN 104063345A
- Authority
- CN
- China
- Prior art keywords
- sata
- order
- data
- equipment
- bridge device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种SATA桥设备，该SATA桥设备连接在SATA主设备和SATA从设备之间，且该SATA桥设备包括FPGA，该FPGA用于对所述SATA主设备和所述SATA从设备之间传输的数据和/或命令进行处理。实施本发明的技术方案，在SATA主设备和SATA从设备之间设置SATA桥设备，且SATA桥设备通过FPGA来完成SATA主设备和SATA从设备之间传输的数据和/或命令的处理，可以很好的解决数据传输的速率高、数据处理量大的问题，提高了数据处理的速度，且不会占用SATA主设备和SATA从设备的资源。而且，并不影响SATA主设备和SATA从设备的性能。
Description
技术领域
本发明涉及SATA接口领域，尤其是涉及一种基于FPGA的SATA桥设备。
背景技术
在计算机系统中，存储设备都是通过各种接口与计算机相连接，其中，SATA（Serial Advanced Technology Attachment，串行高级技术附件规格）是常见的接口之一。SATA主要是指硬盘驱动器与计算机的连接规范，可以使用户方便地在计算机上连接硬盘等存储设备。SATA协议借鉴了ISO/OSI和TCP/IP模型的组织方式和对象、服务、层次封装等概念，采用层次化的描述方法，从下向上分别为物理层、链路层、传输层和应用层四层。SATA采用帧作为基本传输单元，支持最大长度达8192字节的帧传输。SATA采用高速串行总线技术，点到点的连接方式使连接设备独享带宽，降低了共享仲裁和配置的复杂性，改善了可扩展性和并发操作能力。SATA具有高带宽、拓扑易扩展、数据完整性、可靠性、存储容量大、支持热插拔等特点。
目前，传统的SATA主设备与SATA从设备是直接连接在一起的，如图1所示，SATA主设备（电脑）直接控制对SATA从设备（硬盘）的读写。然而，由于SATA主设备和SATA从设备之间的数据传输速率很高，SATA主设备和SATA从设备若用软件对该传输数据进行处理，数据处理量较大，占用资源较多，且速度较慢。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种SATA桥设备，使用FPGA对SATA主设备和SATA从设备之间传输的数据进行处理，速度快。
本发明解决其技术问题所采用的技术方案是：构造一种SATA桥设备，连接在SATA主设备和SATA从设备之间，所述SATA桥设备包括：
FPGA，用于对所述SATA主设备和所述SATA从设备之间传输的数据和/或命令进行处理。
在本发明所述的SATA桥设备中，所述FPGA包括：
连接于所述SATA主设备的SATA从控制器，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，接收并解扰所传送的数据和/或命令；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，加扰并发送处理后的数据和/或命令反馈；
缓存模块，用于对解扰后的数据和/或命令和/或命令反馈进行缓存处理；
处理模块，用于根据用户需求对缓存处理后的数据和/或命令和/或命令反馈进行相应功能的处理；
连接于所述SATA从设备的SATA主控制器，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，加扰并发送处理后的数据和/或命令；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，接收并解扰所传送的数据和/或命令反馈。
在本发明所述的SATA桥设备中，所述SATA从控制器包括：
第一物理层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将所传送的数据和/或命令由串行转换成并行；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将加扰后的数据和/或命令反馈由并行转换成串行，并进行发送；
第一链路层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将并行的数据和/或命令进行解扰；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将处理后的数据和/或命令反馈进行加扰。
在本发明所述的SATA桥设备中，所述SATA主控制器包括：
第二物理层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将加扰后的数据和/或命令由并行转换成串行，并进行发送；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将所传送的数据和/或命令反馈由串行转换成并行；
第二链路层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将处理后的数据和/或命令进行加扰；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将并行的数据和/或命令反馈进行解扰。
在本发明所述的SATA桥设备中，所述处理模块为加/解密模块、图像增强处理模块或图像缩放处理模块。
在本发明所述的SATA桥设备中，所述缓存模块包括：用于对解扰后的数据进行缓存处理的数据缓存模块；和/或
用于对解扰后的命令或命令反馈进行缓存处理的命令缓存模块。
在本发明所述的SATA桥设备中，
所述SATA主设备与所述SATA从控制器通过SATA交叉线连接；
所述SATA从设备与所述SATA主控制器通过SATA标准线连接。
在本发明所述的SATA桥设备中，所述SATA桥设备还包括：
与所述FPGA通过SPI相连的闪存，用于存储所述FPGA的硬件配置信息和软件信息。
在本发明所述的SATA桥设备中，所述SATA桥设备还包括：
与所述FPGA相连的晶振，用于为所述FPGA提供时钟信号。
在本发明所述的SATA桥设备中，所述SATA桥设备还包括：
与所述FPGA相连的DDR，用于存储缓存处理后的数据和/或命令。
实施本发明的技术方案，在SATA主设备和SATA从设备之间设置SATA桥设备，且SATA桥设备通过FPGA来完成SATA主设备和SATA从设备之间传输的数据和/或命令的处理，可以很好的解决数据传输的速率高、数据处理量大的问题，提高了数据处理的速度，且不会占用SATA主设备和SATA从设备的资源。而且，并不影响SATA主设备和SATA从设备的性能。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是传统的SATA主设备与SATA从设备传输数据的示意图；
图2是本发明与SATA主设备及SATA从设备连接的SATA桥设备实施例一的逻辑结构图；
图3是本发明SATA桥设备实施例二的逻辑结构图；
图4是本发明SATA桥设备实施例三的逻辑结构图；
图5是本发明SATA桥设备实施例四的逻辑结构图。
具体实施方式
如图2所示的SATA桥设备实施例一的逻辑结构图，该实施例的SATA桥设备10连接在SATA主设备及SATA从设备之间，该SATA主设备例如为电脑，该SATA从设备例如为硬盘，SATA主设备通过SATA桥设备10来对SATA从设备所存储的数据进行读写。而且，该SATA桥设备包括FPGA11，该FPGA11用于对SATA主设备和SATA从设备之间传输的数据和/或命令进行处理。实施本实施例的技术方案，在SATA主设备和SATA从设备之间设置SATA桥设备，且SATA桥设备通过FPGA来完成SATA主设备和SATA从设备之间传输的数据和/或命令的处理，可以很好的解决数据传输的速率高、数据处理量大的问题，提高了数据处理的速度，且不会占用SATA主设备和SATA从设备的资源。而且，并不影响SATA主设备和SATA从设备的性能。
图3是本发明SATA桥设备实施例二的逻辑结构图，该SATA桥设备包括FPGA11，而且，该FPGA11具体包括SATA从控制器111、SATA主控制器112、缓存模块113和处理模块114，其中，SATA从控制器111通过SATA交叉线连接SATA主设备（未示出），SATA主控制器112通过SATA标准线连接SATA从设备（未示出）。在SATA主设备向SATA从设备传送数据和/或命令时，即，SATA主设备在向SATA从设备写数据和/或发送命令时，SATA从控制器111接收并解扰所传送的数据和/或命令。然后，缓存模块113用于对解扰后的数据和/或命令进行缓存处理，处理模块114用于根据用户需求对缓存处理后的数据和/或命令进行相应功能的处理，例如，加/解密、图像增强处理、图像缩放处理。最后，SATA主控制器112加扰并向SATA从设备发送处理后的数据和/或命令。在SATA从设备向SATA主设备传送数据和/或命令反馈时，即SATA主设备在向SATA从设备读数据和/或传送命令反馈时，SATA主控制器112接收并解扰所传送的数据和/或命令反馈。然后，缓存模块113用于对解扰后的数据和/或命令反馈进行缓存处理。处理模块114用于根据用户需求对缓存处理后的数据和/或命令反馈进行相应功能的处理，例如，解密、图像增强处理、图像缩放处理。最后，SATA从控制器111加扰并向SATA主设备发送处理后的数据和/或命令反馈。
图4是本发明SATA桥设备实施例三的逻辑结构图，该SATA桥设备包括FPGA11，该FPGA11具体包括SATA从控制器111、SATA主控制器112、缓存模块113和处理模块114，其中，SATA从控制器111连接于SATA主设备（未示出），SATA主控制器112连接于SATA从设备（未示出）。而且，SATA从控制器111具体包括第一物理层实现模块1111和第一链路层实现模块1112，SATA主控制器112具体包括第二物理层实现模块1121和第二链路层实现模块1122，缓存模块113包括数据缓存模块1131和命令缓存模块1132。其中，第一物理层实现模块1111用于在SATA主设备向SATA从设备传送数据和/或命令时，将所传送的数据和/或命令由串行转换成并行；在SATA从设备向SATA主设备传送数据和/或命令反馈时，将加扰后的数据和/或命令反馈由并行转换成串行，并进行发送。第一链路层实现模块1112用于在SATA主设备向SATA从设备传送数据和/或命令时，将并行的数据和/或命令进行解扰；在SATA从设备向SATA主设备传送数据和/或命令反馈时，将处理后的数据和/或命令反馈进行加扰。第二物理层实现模块1121用于在SATA主设备向SATA从设备传送数据和/或命令时，将加扰后的数据和/或命令由并行转换成串行，并进行发送；在SATA从设备向SATA主设备传送数据和/或命令反馈时，将所传送的数据和/或命令反馈由串行转换成并行。第二链路层实现模块1122用于在SATA主设备向SATA从设备传送数据和/或命令时，将处理后的数据和/或命令进行加扰；在SATA从设备向SATA主设备传送数据和/或命令反馈时，将并行的数据和/或命令反馈进行解扰。数据缓存模块1131用于对解扰后的数据进行缓存处理，命令缓存模块1132用于对解扰后的命令或命令反馈进行缓存处理。处理模块114根据用户的需求例如为加/解密模块、图像增强处理模块或图像缩放处理模块等。
图5是本发明SATA桥设备实施例四的逻辑结构图，该SATA桥设备包括FPGA11及与FPGA11连接的闪存12、晶振13、DDR14和JTAG接口15，其中，FPGA11的逻辑结构可参照上述实施例，在此不做赘述。闪存12用于存储FPGA11的硬件配置信息和软件信息。晶振13用于为FPGA11提供时钟信号。DDR14用于存储缓存处理后的数据和/或命令，在处理的数据较多时，或需要额外的功能处理时，可将数据和/或指令存储在DDR中。JTAG接口15为测试接口。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改、组合和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
Claims (10)
1.一种SATA桥设备，连接在SATA主设备和SATA从设备之间，其特征在于，所述SATA桥设备包括：
FPGA，用于对所述SATA主设备和所述SATA从设备之间传输的数据和/或命令进行处理。
2.根据权利要求1所述的SATA桥设备，其特征在于，所述FPGA包括：
连接于所述SATA主设备的SATA从控制器，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，接收并解扰所传送的数据和/或命令；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，加扰并发送处理后的数据和/或命令反馈；
缓存模块，用于对解扰后的数据和/或命令和/或命令反馈进行缓存处理；
处理模块，用于根据用户需求对缓存处理后的数据和/或命令和/或命令反馈进行相应功能的处理；
连接于所述SATA从设备的SATA主控制器，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，加扰并发送处理后的数据和/或命令；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，接收并解扰所传送的数据和/或命令反馈。
3.根据权利要求2所述的SATA桥设备，其特征在于，所述SATA从控制器包括：
第一物理层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将所传送的数据和/或命令由串行转换成并行；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将加扰后的数据和/或命令反馈由并行转换成串行，并进行发送；
第一链路层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将并行的数据和/或命令进行解扰；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将处理后的数据和/或命令反馈进行加扰。
4.根据权利要求2所述的SATA桥设备，其特征在于，所述SATA主控制器包括：
第二物理层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将加扰后的数据和/或命令由并行转换成串行，并进行发送；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将所传送的数据和/或命令反馈由串行转换成并行；
第二链路层实现模块，用于在所述SATA主设备向所述SATA从设备传送数据和/或命令时，将处理后的数据和/或命令进行加扰；在所述SATA从设备向所述SATA主设备传送数据和/或命令反馈时，将并行的数据和/或命令反馈进行解扰。
5.根据权利要求2所述的SATA桥设备，其特征在于，所述处理模块为加/解密模块、图像增强处理模块或图像缩放处理模块。
6.根据权利要求2所述的SATA桥设备，其特征在于，所述缓存模块包括：用于对解扰后的数据进行缓存处理的数据缓存模块；和/或
用于对解扰后的命令或命令反馈进行缓存处理的命令缓存模块。
7.根据权利要求2所述的SATA桥设备，其特征在于，
所述SATA主设备与所述SATA从控制器通过SATA交叉线连接；
所述SATA从设备与所述SATA主控制器通过SATA标准线连接。
8.根据权利要求1至7任一项所述的SATA桥设备，其特征在于，所述SATA桥设备还包括：
与所述FPGA通过SPI相连的闪存，用于存储所述FPGA的硬件配置信息和软件信息。
9.根据权利要求1至7任一项所述的SATA桥设备，其特征在于，所述SATA桥设备还包括：
与所述FPGA相连的晶振，用于为所述FPGA提供时钟信号。
10.根据权利要求1至7任一项所述的SATA桥设备，其特征在于，所述SATA桥设备还包括：
与所述FPGA相连的DDR，用于存储缓存处理后的数据和/或命令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310093838.5A CN104063345A (zh) | 2013-03-21 | 2013-03-21 | 一种sata桥设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310093838.5A CN104063345A (zh) | 2013-03-21 | 2013-03-21 | 一种sata桥设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104063345A true CN104063345A (zh) | 2014-09-24 |
Family
ID=51551064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310093838.5A Pending CN104063345A (zh) | 2013-03-21 | 2013-03-21 | 一种sata桥设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104063345A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106371367A (zh) * | 2016-10-13 | 2017-02-01 | 中国船舶工业系统工程研究院 | 一种基于sata接口的海洋物探拖缆数据控制器 |
| JP2018022283A (ja) * | 2016-08-02 | 2018-02-08 | キヤノン株式会社 | 情報処理システム、情報処理システムにおける方法、及びプログラム |
| CN108830097A (zh) * | 2018-06-21 | 2018-11-16 | 湖南君瀚信息技术有限公司 | 一种sata桥加密设备 |
| CN110489359A (zh) * | 2019-08-22 | 2019-11-22 | 苏州国芯科技股份有限公司 | 一种数据传输控制方法及系统 |
| CN111143145A (zh) * | 2019-12-26 | 2020-05-12 | 山东方寸微电子科技有限公司 | 一种sata错误处理调试中制造错误的方法及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110349A (ja) * | 2005-10-12 | 2007-04-26 | Artray Co Ltd | Ｓａｔａカメラシステム |
| CN101599004A (zh) * | 2009-07-10 | 2009-12-09 | 中国科学院光电技术研究所 | 基于fpga的sata控制器 |
| CN201408417Y (zh) * | 2009-03-26 | 2010-02-17 | 隋航 | 指纹加密硬盘 |
-
2013
- 2013-03-21 CN CN201310093838.5A patent/CN104063345A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007110349A (ja) * | 2005-10-12 | 2007-04-26 | Artray Co Ltd | Ｓａｔａカメラシステム |
| CN201408417Y (zh) * | 2009-03-26 | 2010-02-17 | 隋航 | 指纹加密硬盘 |
| CN101599004A (zh) * | 2009-07-10 | 2009-12-09 | 中国科学院光电技术研究所 | 基于fpga的sata控制器 |
Non-Patent Citations (1)
| Title |
|---|
| 郑先翔: "基于FPGA的SATA2.0加密桥控制器的设计与研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018022283A (ja) * | 2016-08-02 | 2018-02-08 | キヤノン株式会社 | 情報処理システム、情報処理システムにおける方法、及びプログラム |
| CN106371367A (zh) * | 2016-10-13 | 2017-02-01 | 中国船舶工业系统工程研究院 | 一种基于sata接口的海洋物探拖缆数据控制器 |
| CN106371367B (zh) * | 2016-10-13 | 2018-03-02 | 中国船舶工业系统工程研究院 | 一种基于sata接口的海洋物探拖缆数据控制器 |
| CN108830097A (zh) * | 2018-06-21 | 2018-11-16 | 湖南君瀚信息技术有限公司 | 一种sata桥加密设备 |
| CN110489359A (zh) * | 2019-08-22 | 2019-11-22 | 苏州国芯科技股份有限公司 | 一种数据传输控制方法及系统 |
| CN110489359B (zh) * | 2019-08-22 | 2021-05-14 | 苏州国芯科技股份有限公司 | 一种数据传输控制方法及系统 |
| CN111143145A (zh) * | 2019-12-26 | 2020-05-12 | 山东方寸微电子科技有限公司 | 一种sata错误处理调试中制造错误的方法及电子设备 |
| CN111143145B (zh) * | 2019-12-26 | 2023-04-07 | 山东方寸微电子科技有限公司 | 一种sata错误处理调试中制造错误的方法及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11929927B2 (en) | Network interface for data transport in heterogeneous computing environments | |
| TWI616890B (zh) | 共享記憶體連結中的低功率進入之技術 | |
| CN108351813B (zh) | 用于在非易失性存储器快速（NVMe）控制器的不同网络地址上使能个别的NVMe输入/输出（IO）队列的方法和装置 | |
| CN103605632B (zh) | 一种axi总线与ahb总线的通信方法与装置 | |
| CN105335326A (zh) | 一种基于fpga的pcie转sata接口阵列的装置 | |
| EP2824579B1 (en) | Storage expansion device and server | |
| CN104021107A (zh) | 一种支持NVMe PCIE SSD系统设计方法 | |
| CN103827776B (zh) | 通过pci高速组件减少功耗的活动状态功率管理（aspm） | |
| CN106951388A (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
| CN104063345A (zh) | 一种sata桥设备 | |
| US11709774B2 (en) | Data consistency and durability over distributed persistent memory systems | |
| US11899612B2 (en) | Online upgrading method and system for multi-core embedded system | |
| CN102314400B (zh) | 一种分散聚合式dma方法及装置 | |
| TW201633171A (zh) | 用於ｏｒ鍊接匯流排之增強型資料匯流排反轉編碼技術 | |
| US8745296B2 (en) | Serial storage protocol compatible frame conversion, at least in part being compatible with SATA and one packet being compatible with PCIe protocol | |
| WO2023121812A1 (en) | Die-to-die adapter | |
| TWI469048B (zh) | 緩衝器、運算系統、電腦可讀取的媒體以及媒體及管線式處理元件中的緩衝方法 | |
| US9588931B2 (en) | Communication bridging between devices via multiple bridge elements | |
| CN105357147A (zh) | 一种高速高可靠的片上网络适配单元 | |
| JP2019047146A (ja) | 電子機器および電力管理方法 | |
| CN103294836A (zh) | 基于pcie的雷达数据采集显控系统及其方法 | |
| CN104714918A (zh) | 主机环境下高速fc总线数据接收及缓冲方法 | |
| CN103927233A (zh) | 多节点内存互联装置及一种大规模计算机集群 | |
| CN107861906A (zh) | 一种fpga与arm处理器的高速数据交互系统及方法 | |
| WO2017000684A1 (zh) | 一种数据读取方法、对端设备、控制器及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140924 |