JP2009093445A - リムーバブル記憶装置、ホスト装置および記憶システム - Google Patents
リムーバブル記憶装置、ホスト装置および記憶システム Download PDFInfo
- Publication number
- JP2009093445A JP2009093445A JP2007263952A JP2007263952A JP2009093445A JP 2009093445 A JP2009093445 A JP 2009093445A JP 2007263952 A JP2007263952 A JP 2007263952A JP 2007263952 A JP2007263952 A JP 2007263952A JP 2009093445 A JP2009093445 A JP 2009093445A
- Authority
- JP
- Japan
- Prior art keywords
- transfer mode
- terminal
- storage device
- removable storage
- terminal row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】従来のホスト機器との互換性を維持しながら高速化を実現し、かつ高速化に対応したホスト機器に従来のメモリカードを接続した場合に生じる課題を解決可能なリムーバブル記憶装置とそのホスト機器および記憶システムを提供すること。
【解決手段】リムーバブル記憶装置は、第1の端子列と、第2の端子列と、転送モード切り替え手段とを備える。ホスト装置から送られる転送モード切り替えコマンドに基づいて、第1の端子列の信号端子を用いて第1の転送モードでデータの読み出し及び書き込みを行うか、前記第1の端子列の信号端子と前記第2の端子列の信号端子を用いて第2の転送モードでデータの読み出し及び書き込みを行うかを選択可能である。
【選択図】図1
【解決手段】リムーバブル記憶装置は、第1の端子列と、第2の端子列と、転送モード切り替え手段とを備える。ホスト装置から送られる転送モード切り替えコマンドに基づいて、第1の端子列の信号端子を用いて第1の転送モードでデータの読み出し及び書き込みを行うか、前記第1の端子列の信号端子と前記第2の端子列の信号端子を用いて第2の転送モードでデータの読み出し及び書き込みを行うかを選択可能である。
【選択図】図1
Description
本発明はホスト装置と接続してデータの書き込みおよび読み出しを行うリムーバブル記憶装置とそのホスト装置、およびリムーバブル記憶装置とそのホスト装置を含んで構成される記憶システムに関する。
パーソナルコンピュータ、ムービー、携帯電話、携帯型音楽プレーヤなどのデジタル情報を扱う機器(以下、ホスト機器という)において、デジタル情報を保持するための記憶装置として不揮発性メモリを搭載した半導体メモリカードがある。半導体メモリカードとホスト機器とは、複数の信号線を介して接続され、シングルエンド方式でデータ。高精細動画や静止画などホスト機器の扱うデータサイズの増加および半導体メモリカードの容量増大に伴い、半導体メモリカードとホスト機器との間の転送速度の高速化が求められている。一方で半導体メモリカードはホスト機器と脱着可能なため、従来のホスト機器に接続した場合でもデータ転送が可能となるよう互換性を考慮する必要がある。
このような従来のホスト機器との互換性を保ちながらデータ転送を高速化する方法として、データ転送用の端子数を増やす方法が特許文献1に開示されている。またデータ転送用の端子を2本ずつ組み合わせて差動方式でデータ転送を行うことが特許文献2に開示されている。
特開2006−11725
特開2004−171561
特許文献1に開示された従来技術では、伝送方式がシングルエンド方式のため、データ転送速度を飛躍的に高めることが困難である。従って高速化のためには差動方式を採用する必要がある。また、特許文献2に開示された従来技術では、従来の半導体メモリカードのデータ転送用端子を2本ずつ組み合わせるため、1サイクルで転送可能なデータ幅は従来の半分になり、差動方式を採用した高速化のメリットが損なわれる。図10は特許文献2に開示された従来技術を適用した記憶システムの一例であり、半導体メモリカード1とホスト装置2とはCLK、CMD、D0〜3の6本の信号線で接続されている。図10では差動方式でデータ転送を行う場合にはCLKとCMDで差動クロック信号CLK+/CLK−、D0とD1で差動コマンド信号CMD+/CMD−、D2とD3で差動データ信号DAT+/DAT−を構成する。このような差動方式を採用したホスト機器では差動信号を構成する2本の信号線を近接して配線する必要がある。図10においてはCLKとCMD、D0とD1、D2とD3とが近接して配線される。このようなホスト機器に従来の半導体メモリカードを接続してシングルエンド方式でデータ転送を行う場合、隣接する信号線間でクロストークノイズが発生し、信号品質が低下する。クロストークが生じない程度に信号線を離して配置した場合には、差動信号を構成する2本の信号線間の結合が弱まり、ノイズ耐性の低下や放射ノイズが増加するなどの課題が生じ、データ転送高速化することが困難となる。
以上の課題を踏まえて本発明は、従来のホスト機器との互換性を維持しながら高速化を実現し、かつ高速化に対応したホスト機器に従来のメモリカードを接続した場合に生じる課題を解決可能なリムーバブル記憶装置とそのホスト機器および記憶システムを提供することを目的とする。
この課題を解決するために、本発明のリムーバブル記憶装置では、ホスト装置からのアクセス指示に応じて、データの読み出し及び書き込みを行う、ホスト装置に挿抜可能なリムーバブル記憶装置であって、前記ホスト装置に挿抜する方向と直行する方向に配置され、電源端子、グラウンド端子と少なくとも1以上の信号端子からなる第1の端子列と、前記第1の端子列の後部に配置され、少なくとも1以上の信号端子からなる第2の端子列と、少なくとも第1の転送モードと第2の転送モードを切り替える転送モード切り替え手段とを備え、前記ホスト装置から送られる転送モード切り替えコマンドに基づいて、前記第2の端子列のうちの信号端子を用いて前記第1の転送モードでデータの読み出し及び書き込みを行うか、前記第1の端子列の信号端子と前記第2の端子列の信号端子を用いて前記第2の転送モードでデータの読み出し及び書き込みを行うかを選択可能である。
ここで、前記第1の転送モードはシングルエンド伝送方式であり、前記第2の転送モードは差動伝送方式であることが望ましい。
ここで、前記第2の端子列に属する信号端子は、前記第1の端子列のうち少なくとも1以上の信号端子の後部に配置され、前記第1の端子列に属する信号端子と前記第2の端子列に属する信号端子とで差動信号を形成することが望ましい。
ここで、前記転送モード切り替え手段は、電源投入時またはリセット時には前記第1の転送モードを設定し、前記ホスト装置から送られる転送モード切り替えコマンドに基づいて、前記第1の転送モードまたは前記第2の転送モードのいずれかを選択してデータの読み出し及び書き込みを行うことが望ましい。
ここで、前記第1の転送モードでデータの読み出し及び書き込みを行う場合、前記第2の端子列に属する信号端子をプルアップまたはプルダウンし、前記第2の転送モードでデータの読み出し及び書き込みを行う場合、前記第2の端子列に属する信号端子のプルアップまたはプルダウンを無効とすることが望ましい。
ここで、前記ホスト装置から送られる転送モード切り替えコマンドを受信すると、前記第2の転送モードを用いたデータの読み出し及び書き込みが可能であることを前記ホスト装置に対して応答することが望ましい。
ここで、前記第2の端子列に属する端子のうち、グラウンド端子は前記第1の端子列に属するグラウンド端子と一体となっていることが望ましい。
また、この課題を解決するために、本発明のホスト装置は、前記リムーバブル記憶装置とコネクタを介して接続しデータの読み出し及び書き込みを行うホスト装置であって、前記コネクタは、前記リムーバブル記憶装置の備える第1の端子列および第2の端子列と接続する端子を備え、前記リムーバブル記憶装置が前記コネクタに挿入されると、前記第1の端子列を用いて前記第1の転送モードで前記リムーバブル記憶装置とデータの読み出し及び書き込みを行うとともに、前記リムーバブル記憶装置が前記第2の転送モードでデータの読み出し及び書き込みを行うことが可能と判断すると転送モード切り替えコマンドを送って前記リムーバブル記憶装置を前記第2の転送モードに設定して前記第2の転送モードでデータの読み出し及び書き込みを行い、前記リムーバブル記憶装置が前記第2の転送モードでデータの読み出し及び書き込みを行うことが不可能と判断すると前記第1の転送モードのままデータの読み出し及び書き込みを行う。
また、この課題を解決するために、本発明の記憶システムは、前記ホスト装置と、前記ホスト装置に挿抜可能な前記リムーバブル記憶装置とで構成される。
本発明のリムーバブル記憶装置、ホスト装置および記憶システムによれば、第1の端子列を用いて第1の転送モードでデータ転送を行い、第1の端子列と第2の端子列の信号を用いて第2の転送モードでデータ転送を行う。したがって、互換性を維持しつつ高速なデータ転送を実現するリムーバブル記憶装置を提供することができる。また、第2の転送モードでのデータ転送が可能なホスト機器において、第1の転送モードで使用する信号を近接して配置する必要がないため、第1の転送モードでデータ転送を行う場合でもクロストークノイズを防ぎつつ、第2の転送モードにおいて高速なデータ転送が可能となる。
以下本発明の実施の形態について、図面を参照しながら説明する。
[リムーバブル記憶装置]
図1は本発明の実施の形態に係るリムーバブル記憶装置の端子配置を説明するためのブロック図である。なお、図1においては本発明の実施の形態の説明に不要な構成要素は省略されている。図1においてリムーバブル記憶装置1は第1の端子列11およびその後部に配置された第2の端子列12を備える。第1の端子列11は電源端子VDD、グラウンド端子VSSおよび6本の信号端子で構成されている。信号端子にはクロック信号CK/CK+、コマンド/応答信号CM/CM+、データ信号D0/D0+〜D3/D3+が含まれる。
[リムーバブル記憶装置]
図1は本発明の実施の形態に係るリムーバブル記憶装置の端子配置を説明するためのブロック図である。なお、図1においては本発明の実施の形態の説明に不要な構成要素は省略されている。図1においてリムーバブル記憶装置1は第1の端子列11およびその後部に配置された第2の端子列12を備える。第1の端子列11は電源端子VDD、グラウンド端子VSSおよび6本の信号端子で構成されている。信号端子にはクロック信号CK/CK+、コマンド/応答信号CM/CM+、データ信号D0/D0+〜D3/D3+が含まれる。
また第2の端子列12は6本の信号端子で構成されており、クロック信号CK−、コマンド/応答信号CM、データ信号D0−〜D3−が含まれる。これら第2の端子列の信号端子は、相互に差動信号を形成するよう第1の端子列11の信号端子の後部に配置されている。
図1において、リムーバブル記憶装置1は第1の転送モードまたは第2の転送モードのいずれかを選択してデータ転送を行うことが可能である。第1の転送モードにおいては、データ転送を第1の端子列の信号端子のみを用いてシングルエンド方式で行い、第2の端子列の信号端子は使用しない。一方第2の転送モードにおいては、第1の端子列と第2の端子列の信号端子を用いて差動方式でデータ転送を行う。すなわち、CK+とCK−とで差動クロック信号を構成し、CM+とCM−とで差動コマンド/応答信号を構成し、Dn+とDn−(n=0〜3)とで差動データ信号を構成する。
図2はリムーバブル記憶装置1の内部構成を説明するためのブロック図である。図2において、リムーバブル記憶装置1はコントローラ部13と不揮発性メモリとを含んで構成され、第1の端子列11および第2の端子列12の信号端子はコントローラ部13と接続されている。なお、図2においては本発明の実施の形態の説明に不要な構成要素は省略されている。コントローラ部13は転送モード切り替え手段を含むインタフェース部14と不揮発性メモリ制御を行うメモリ制御部15とを含む。第2の端子列12とコントローラ部13とを接続する信号配線には、有効/無効の切り替え制御が可能なプルダウン抵抗16が接続されており、インタフェース部14は、第1の転送モードでデータを転送する場合にはプルダウン抵抗16を有効、すなわちプルダウン抵抗16を介して第2の信号端子をグラウンド面に接続し、第2の転送モードでデータを転送する場合にはプルダウン抵抗16を無効、すなわち第2の信号端子とグラウンド面との接続を切り離すよう制御する。このようにして第2の端子列の信号端子を使わない場合の端子の電位を安定させることができる。
[記憶システム]
図3および図4は本発明の実施の形態に係る記憶システムの構成を説明するためのブロック図である。図3および図4において本発明の実施の形態に係る記憶システムはリムーバブル記憶装置1とホスト装置2を含んで構成される。なお、図3および図4において、本発明の実施の形態の説明に不要な構成要素は省略されている。
図3および図4は本発明の実施の形態に係る記憶システムの構成を説明するためのブロック図である。図3および図4において本発明の実施の形態に係る記憶システムはリムーバブル記憶装置1とホスト装置2を含んで構成される。なお、図3および図4において、本発明の実施の形態の説明に不要な構成要素は省略されている。
図3および図4において、ホスト装置2はリムーバブル装置1の備える第1の端子列および第2の端子列に含まれる信号線に対応する信号端子を備えており、リムーバブル記憶装置1とホスト装置2とを接続する信号線のうち、細線は第1の端子列の信号端子を接続する配線、太線は第2の端子列の信号端子を接続する配線を示している。
図3は本発明の実施の形態に係るリムーバブル記憶装置1がホスト装置2に接続されたときの状態であり、リムーバブル記憶装置1とホスト装置2は第1の端子列の信号端子を使って第1の転送モードでデータ転送を行うよう構成される。すなわち、リムーバブル記憶装置1とホスト装置2とはクロック信号CK、コマンド/応答信号CM、データ信号D0〜D3をシングルエンド方式で伝送する。
一方図4は本発明の実施の形態に係るリムーバブル記憶装置1がホスト装置2の発行する転送モード切り替えコマンドによって、第1の端子列と第2の端子列の信号端子を使って第2の転送モードでデータ転送を行う設定された場合の状態を示している。この場合、リムーバブル記憶装置1とホスト装置2とは差動クロック信号CK+とCK−、差動コマンド/応答信号CM+とCM−、差動データ信号Dn+とDn−(n=0〜3)を差動方式で伝送する。
[切り替えシーケンス]
以下、図5のフローチャートを用いてリムーバブル記憶装置1の起動と転送モード切り替えのシーケンスを説明する。図5において電源ONまたはリセットされると、リムーバブル記憶装置1は第1の転送モードで動作するようになる(S501)。ホスト装置2からのコマンドを受信すると(S502)、リムーバブル記憶装置1は応答を返す(S503)。リムーバブル記憶装置1が返す応答にはリムーバブル記憶装置1の状態やエラーの有無を示すステータス情報のほかに、リムーバブル記憶装置1が備える転送モードの情報が含まれる。すなわち、リムーバブル記憶装置1が第1の転送モードおよび第2の転送モードを備えることが応答で示される。
以下、図5のフローチャートを用いてリムーバブル記憶装置1の起動と転送モード切り替えのシーケンスを説明する。図5において電源ONまたはリセットされると、リムーバブル記憶装置1は第1の転送モードで動作するようになる(S501)。ホスト装置2からのコマンドを受信すると(S502)、リムーバブル記憶装置1は応答を返す(S503)。リムーバブル記憶装置1が返す応答にはリムーバブル記憶装置1の状態やエラーの有無を示すステータス情報のほかに、リムーバブル記憶装置1が備える転送モードの情報が含まれる。すなわち、リムーバブル記憶装置1が第1の転送モードおよび第2の転送モードを備えることが応答で示される。
受信したコマンドが転送モード切り替えコマンドでない場合には、受信したコマンドの処理を行い(S505)、待機状態へ戻る(S501)。一方、受信したコマンドが転送モード切り替えコマンドである場合には、転送モード切り替え処理を行い(S506)、第2の転送モードで動作するようになる(S507)。この際にプルダウン抵抗を無効にする処理も行う。第2の転送モードで動作する場合も同様に、ホスト装置2からのコマンドを受信すると(S508)、応答を返す(S509)。この際にリムーバブル記憶装置1が返す応答には第1の転送モードの場合と同じ情報が含まれる。
受信したコマンドが転送モード切り替えコマンドでない場合には、受信したコマンドの処理を行い(S510)、待機状態へ戻る(S507)。一方受信したコマンドが転送モード切り替えコマンドである場合には、転送モード切り替え処理を行い(S511)、第1の転送モードで動作するようになる(S501)。この際にプルダウン抵抗を有効にする処理も行う。
このように電源投入時には第1の転送モードで動作し、ホスト装置2からの指示によって転送モードを切り替えて動作するため、ホスト装置2が第1の転送モードしか備えない場合でもデータの転送が可能であり、かつホスト装置2が第2の転送モードを備える場合には、転送モードを切り替えて高速なデータの転送が可能となる。
図6は本発明の実施の形態に係る記憶システムの信号配線の状態を説明する図面である。ホスト装置2はリムーバブル記憶装置制御部20とコネクタ23を備え、リムーバブル記憶装置制御部20には、リムーバブル記憶装置1の第1の端子列と接続するための第1の端子群21と第2の端子列と接続するための第2の端子群22が含まれる。コネクタ23にリムーバブル記憶装置1が接続されると、第1の端子列の信号端子と第1の端子群の信号端子が接続され、第2の端子列の信号端子と第2の信号群の信号端子が接続される。図6において、細線は第1の端子列と第1の端子群を接続する配線、太線は第2の端子列と第2の端子軍を接続する配線を示している。差動信号を形成する場合は第1の端子列/第1の端子群に含まれると信号端子と第2の端子列/第2の端子群に含まれる信号端子とで差動信号を構成するため、細線で示される配線と太線で示される配線は近接して配置されるが、第1の転送モードであるシングルエンド方式で用いる第1の端子列/第1の端子群の信号端子を接続する配線同士を近接して配置する必要はない。このため、リムーバブル記憶装置1とホスト装置2とが第1の転送モードでデータ転送を行う場合でもクロストークノイズの発生を抑えることができる。また、差動信号を構成する配線同士を近接して配置できるため、第2の転送モードを用いた高速なデータ転送が可能となる。
なお、本発明の実施の形態に係るリムーバブル記憶装置では、第2の端子列の端子には信号端子のみが含まれ、第1の端子列に含まれる信号端子のうち、第2の転送モードにおいて差動信号を構成する端子の後部に配置している場合について説明しているが、本発明の実施の形態はこれに限定されるものではなく、例えば図7に示すように第2の端子列に電源端子やグラウンド端子を含むようにしてもよく、さらに図8に示すように第1の端子列の電源端子、グラウンド端子と第2の端子列の電源端子、グラウンド端子が接続されてもよい。また、図9に示すように、第2の端子列に含まれる端子を第1の端子列に含まれる端子と端子の間に千鳥状に配置することも可能であり、その他同等の効果が得られる任意の端子配置が可能であることは言うまでもない。
また、本発明の実施の形態に係るリムーバブル記憶装置では、第1の転送モードにおいては第2の端子列の信号端子はプルダウン抵抗を介してグラウンド面に接続されているが、プルアップ抵抗を介して電源面に接続することも可能である。
以上図面を用いて説明したように、本発明の実施の形態に係るリムーバブル記憶装置、ホスト装置および記憶システムでは、第2の転送モードでの高速なデータ転送を実現するとともに、第1の転送モードでデータ転送を行う場合でもクロストークノイズの発生を抑えることができ、利便性の高いリムーバブル記憶装置、ホスト装置および記憶システムを提供することができる。
本発明は、ホスト装置と脱着可能であり、複数の転送モードを備えるリムーバブル記憶装置とそのホスト装置および記憶システム全般に適用可能であり、特に半導体メモリカードとそのホスト装置への適用が有用である。
1 リムーバブル記憶装置
11 第1の端子列
12 第2の端子列
13 コントローラ部
14 インタフェース部
15 メモリ制御部
16 プルダウン抵抗
2 ホスト装置
20 リムーバブル記憶装置制御部
21 第1の端子群
22 第2の端子群
23 コネクタ
11 第1の端子列
12 第2の端子列
13 コントローラ部
14 インタフェース部
15 メモリ制御部
16 プルダウン抵抗
2 ホスト装置
20 リムーバブル記憶装置制御部
21 第1の端子群
22 第2の端子群
23 コネクタ
Claims (9)
- ホスト装置からのアクセス指示に応じて、データの読み出し及び書き込みを行う、ホスト装置に挿抜可能なリムーバブル記憶装置であって、
前記ホスト装置に挿抜する方向と直行する方向に配置され、電源端子、グラウンド端子と少なくとも1以上の信号端子からなる第1の端子列と、
前記第1の端子列の後部に配置され、少なくとも1以上の信号端子からなる第2の端子列と、
少なくとも第1の転送モードと第2の転送モードを切り替える転送モード切り替え手段とを備え、
前記ホスト装置から送られる転送モード切り替えコマンドに基づいて、前記第1の端子列のうちの信号端子を用いて前記第1の転送モードでデータの読み出し及び書き込みを行うか、前記第1の端子列の信号端子と前記第2の端子列の信号端子を用いて前記第2の転送モードでデータの読み出し及び書き込みを行うかを選択可能であることを特徴とするリムーバブル記憶装置。 - 前記第1の転送モードはシングルエンド伝送方式であり、前記第2の転送モードは差動伝送方式であることを特徴とする請求項1記載のリムーバブル記憶装置。
- 前記第2の端子列に属する信号端子は、前記第1の端子列のうち少なくとも1以上の信号端子の後部に配置され、前記第1の端子列に属する信号端子と前記第2の端子列に属する信号端子とで差動信号を形成することを特徴とする請求項2記載のリムーバブル記憶装置。
- 前記転送モード切り替え手段は、電源投入時またはリセット時には前記第1の転送モードを設定し、前記ホスト装置から送られる転送モード切り替えコマンドに基づいて、前記第1の転送モードまたは前記第2の転送モードのいずれかを選択してデータの読み出し及び書き込みを行うことを特徴とする請求項1〜3のいずれか1項記載のリムーバブル記憶装置。
- 前記第1の転送モードでデータの読み出し及び書き込みを行う場合、前記第2の端子列に属する信号端子をプルアップまたはプルダウンし、
前記第2の転送モードでデータの読み出し及び書き込みを行う場合、前記第2の端子列に属する信号端子のプルアップまたはプルダウンを無効とすることを特徴とする請求項1〜4のいずれか1項記載のリムーバブル記憶装置。 - 前記ホスト装置から送られる転送モード切り替えコマンドを受信すると、前記第2の転送モードを用いたデータの読み出し及び書き込みが可能であることを前記ホスト装置に対して応答することを特徴とする請求項1〜5のいずれか1項記載のリムーバブル記憶装置。
- 前記第2の端子列に属する端子のうち、グラウンド端子は前記第1の端子列に属するグラウンド端子と一体となっていることを特徴とする請求項1〜6のいずれか1項記載のリムーバブル記憶装置。
- 請求項1〜7のいずれかに記載のリムーバブル記憶装置とコネクタを介して接続しデータの読み出し及び書き込みを行うホスト装置であって、
前記コネクタは、前記リムーバブル記憶装置の備える第1の端子列および第2の端子列と接続する端子を備え、
前記リムーバブル記憶装置が前記コネクタに挿入されると、前記第1の端子列を用いて前記第1の転送モードで前記リムーバブル記憶装置とデータの読み出し及び書き込みを行うとともに、
前記リムーバブル記憶装置が前記第2の転送モードでデータの読み出し及び書き込みを行うことが可能と判断すると転送モード切り替えコマンドを送って前記リムーバブル記憶装置を前記第2の転送モードに設定して前記第2の転送モードでデータの読み出し及び書き込みを行い、
前記リムーバブル記憶装置が前記第2の転送モードでデータの読み出し及び書き込みを行うことが不可能と判断すると前記第1の転送モードのままデータの読み出し及び書き込みを行うことを特徴とするホスト装置。 - 請求項8記載のホスト装置と、前記ホスト装置に挿抜可能な請求項1〜7のいずれかに記載のリムーバブル記憶装置とで構成される記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263952A JP2009093445A (ja) | 2007-10-10 | 2007-10-10 | リムーバブル記憶装置、ホスト装置および記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263952A JP2009093445A (ja) | 2007-10-10 | 2007-10-10 | リムーバブル記憶装置、ホスト装置および記憶システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009093445A true JP2009093445A (ja) | 2009-04-30 |
Family
ID=40665368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263952A Pending JP2009093445A (ja) | 2007-10-10 | 2007-10-10 | リムーバブル記憶装置、ホスト装置および記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009093445A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011010680A1 (en) * | 2009-07-23 | 2011-01-27 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
JP2013500510A (ja) * | 2009-11-12 | 2013-01-07 | 株式会社日立製作所 | ディスクアレイシステム及びディスクアレイシステムにおけるハードディスクドライブの増設方法 |
JP2014157625A (ja) * | 2014-04-25 | 2014-08-28 | Hitachi Ltd | ディスクアレイシステム |
WO2019059076A1 (ja) | 2017-09-22 | 2019-03-28 | パナソニックIpマネジメント株式会社 | 情報記録装置、アクセス装置、及びアクセス方法 |
US12048110B2 (en) | 2018-04-23 | 2024-07-23 | Kioxia Corporation | Semiconductor memory device |
-
2007
- 2007-10-10 JP JP2007263952A patent/JP2009093445A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI457837B (zh) * | 2009-07-23 | 2014-10-21 | Toshiba Kk | 半導體記憶卡 |
JP2011028433A (ja) * | 2009-07-23 | 2011-02-10 | Toshiba Corp | 半導体メモリカード |
EP2457198A1 (en) * | 2009-07-23 | 2012-05-30 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
USRE48939E1 (en) | 2009-07-23 | 2022-02-22 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
KR101277810B1 (ko) | 2009-07-23 | 2013-06-21 | 가부시끼가이샤 도시바 | 반도체 메모리 카드 |
EP2457198A4 (en) * | 2009-07-23 | 2014-12-24 | Toshiba Kk | SEMICONDUCTOR MEMORY CARD |
WO2011010680A1 (en) * | 2009-07-23 | 2011-01-27 | Kabushiki Kaisha Toshiba | Semiconductor memory card |
US8868878B2 (en) | 2009-11-12 | 2014-10-21 | Hitachi, Ltd. | Disk array system and hard disk drive expansion method thereof |
JP2013500510A (ja) * | 2009-11-12 | 2013-01-07 | 株式会社日立製作所 | ディスクアレイシステム及びディスクアレイシステムにおけるハードディスクドライブの増設方法 |
JP2014157625A (ja) * | 2014-04-25 | 2014-08-28 | Hitachi Ltd | ディスクアレイシステム |
WO2019059076A1 (ja) | 2017-09-22 | 2019-03-28 | パナソニックIpマネジメント株式会社 | 情報記録装置、アクセス装置、及びアクセス方法 |
JP2021192293A (ja) * | 2017-09-22 | 2021-12-16 | パナソニックIpマネジメント株式会社 | 情報記録装置及びアクセス装置 |
US12048110B2 (en) | 2018-04-23 | 2024-07-23 | Kioxia Corporation | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200225878A1 (en) | Memory buffers and modules supporting dynamic point-to-point connections | |
JP4685486B2 (ja) | Odtを効果的に制御するメモリモジュールシステム | |
TWI740897B (zh) | 具有窄帶寬中繼器通道的記憶體子系統 | |
US10797700B2 (en) | Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device | |
JP4820867B2 (ja) | システム内で異なる動作を有する同一チップ | |
US10720207B2 (en) | Page buffer and memory device including the same | |
JP2009176136A (ja) | 半導体記憶装置 | |
US20090135256A1 (en) | Sata camera system | |
JP2009093445A (ja) | リムーバブル記憶装置、ホスト装置および記憶システム | |
US9412423B2 (en) | Memory modules including plural memory devices arranged in rows and module resistor units | |
US20070168622A1 (en) | Processor architecture | |
JP4956143B2 (ja) | 半導体メモリカード、ホスト装置、及びデータ転送方法 | |
JP2002073522A (ja) | メモリカードブリッジ | |
US9298378B2 (en) | Logic device | |
KR102388247B1 (ko) | 데이터 버스로부터 분리된 메모리 디바이스를 개별적으로 어드레싱하기 | |
KR20110027387A (ko) | 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법 | |
JP2006318456A (ja) | 専用データバスおよび/またはコントロールバスを用いるメモリシステム、モジュール、コントローラおよび方法 | |
TWI666826B (zh) | 板邊緣連接器 | |
CN101308482B (zh) | 作为主机与元件转换的电子装置 | |
US9361960B2 (en) | Configurable memory banks of a memory device | |
KR102433013B1 (ko) | 메모리 모듈 및 이를 갖는 솔리드 스테이트 디스크 | |
JP2011023089A (ja) | 記録再生装置 | |
US7555587B2 (en) | Communication apparatus, electronic appliance and communication system including a communication apparatus in communication with an electronic appliance for data communications | |
US20110242918A1 (en) | Global line sharing circuit of semiconductor memory device | |
CN100511169C (zh) | 资料复制机 |