TWI457837B - 半導體記憶卡 - Google Patents

Description

半導體記憶卡

本文所描述之實施例大體上關於一種半導體記憶卡。

此申請案係基於且主張2009年7月23日申請之先前日本專利申請案號2009-172106之優先權權利；該案之全文係以引用的方式併入本文中。

最近幾年中，舉例而言，其中使用一半導體記憶體(例如一NAND快閃記憶體)之一記憶卡已用於記錄連續拍攝靜態影像及一高解析度動態影像之目的。接著，其等用於在短時間內讀取或寫入大量資訊，亦即，增加資料傳輸速率。

在一習知SD^TM 記憶卡(以下描述為SD記憶卡)中，該資料傳輸速率係高達約20 MB/sec。接著，除在一正常操作模式(正常模式)下之外，甚至在其中資訊可在相較於該正常模式之一更高速率讀取且寫入的一操作模式(高速率模式)下，使得高速率資料傳輸可執行同時保持與一正常主機裝置之相容性。

在實現該操作模式之切換之情況中，若所有接腳之功能係在各模式下改變，則控制該半導體記憶體之一控制器上之一負載增加，此防止資料傳輸速率增加。因此，提供用於高速模式之接腳而非用於正常模式之接腳。另一方面，若對應於在該高速模式下使用的所有信號新近提供相似於一兩列配置(例如用於MMC(多媒體卡)標準中之一者)的接腳，則此增加一電路基板之一佈線佈局上之約束，該半導體記憶體係安裝於該電路基板上(見專利檔1)。

專利檔1：日本專利申請案公開號2005-84935。

整體言之，根據一實施例，一半導體記憶卡包含安裝於一基板之一表面上之一半導體記憶體及安裝於該基板之另一表面上且控制該半導體記憶體之一控制器，且該半導體記憶卡能夠在一第一模式及一第二模式下操作，其中相較於該第一模式，該第二模式下的資料係以一更高速率傳輸。該半導體記憶卡包括一第一接腳群組，該第一接腳群組包含成一直線配置在進入一連接器中之一插入方向之一側上的一端部之複數個接腳，該第一接腳群組在該第一模式下用作四個資料接腳，一個命令接腳、一個電源接腳、一個時鐘接腳及兩個接地接腳，且該第一接腳群組之部分係在一第一模式及一第二模式下使用；及一第二接腳群組，該第二接腳群組包含複數個接腳，該等複數個接腳包含用於差動信號的至少兩個接腳對，該第二接腳群組係經配置使得一接地係定位於用於差動信號的該等接腳對之各者之兩側上，且係僅在該第二模式下使用。在該第二模式下，在組態該第一群組之該等各自接腳之中，在該第一模式下用作該等資料接腳、該命令接腳、及該時鐘接腳的該等接腳中的兩個鄰近接腳對之任一者係變成用於差動時鐘信號的一接腳對以用作用於差動時鐘信號的該接腳對，且停止該第一接腳群組之其餘接腳之一功能。

將參考以下隨附圖式更詳細解釋一半導體記憶卡之例示性實施例。本發明係不限於該等以下實施例。

「第一實施例」

圖1係說明根據一第一實施例之作為一半導體記憶卡之一SD記憶卡之一組態之一剖面圖。圖1之一圖面上之一左側方向係進入一連接器中之一插入方向，且一左側係定義為「前面」。以相似方式，圖1之該圖面上之一右側方向係自該連接器離開之一移除方向，且一右側係定義為「後面」。此外，圖1之該圖面上之一上方向係定義為「上」，且圖1之該圖面上之一下方向係定義為「下」。

如圖1中所繪示，一SD記憶卡100之一外部係用一上外殼1及一下外殼2形成，該下外殼2之周邊係黏著至該上外殼1且容納記憶體封裝及控制該等記憶體封裝之一記憶體控制器。

在用該上外殼1及該下外殼2形成之該SD記憶卡100中，舉例而言，用一非揮發性半導體記憶體(例如一NAND型快閃記憶體)形成之記憶體封裝3A及3B及控制該等封裝記憶體之一記憶體控制器12係安裝於一電路基板7上。該等記憶體封裝3A及3B係安裝於該電路基板7之該上表面(上外殼1側)上且控制該等記憶體封裝3A及3B之該記憶體控制器12係安裝於該電路基板7之該後側(下外殼2側)上且剛在該記憶體封裝3A下方。一樹脂灌封4係圍繞該記憶體控制器12形成以保護該記憶體控制器12。在該SD記憶卡100之一前下部分中，形成一終端部分6a，該終端部分6a係電氣連接至一未繪示外部裝置且係在一正常模式下用於輸入且輸出該等記憶體封裝3A及3B中之資料。此外，在相對於一前及後方向中央的一後端側上之一下部中，形成在一高速模式下用於輸入且輸出該等記憶體封裝3A及3B中之資料的一終端部分6b。在該前及後方向上的該SD記憶卡100之一中央部分係當附接至一主機裝置或自一主機裝置移除時容易接收一彎曲應力、一扭曲應力及類似物的一部分且由於不存在記憶體封裝3A及3B故為結構上弱；然而，由於該終端部分6b之供應，故該SD記憶卡100之硬度降級可藉由在該後端側上形成該終端部分6b同時避免此部分而減少。

該等記憶體封裝3A及3B中之資料係經由該記憶體控制器12及該等終端部分6a及6b而與一未繪示外部裝置(主機裝置)交換。複數個電阻性元件(以下描述為電阻性元件(群組)5a及5b)係形成於該電路基板7之該後側上的該記憶體控制器12與該等終端部分6a及6b之間。舉例而言，該等電阻性元件5a及5b之電阻值取得幾[Ω]至數十[Ω]的一值。該電阻性元件群組5b係亦配置於該後端側上以避免在該前及後方向上的該SD記憶卡100之一中央部分由於不存在記憶體封裝3A及3B而結構上為弱。

該上外殼1包含用於施加一標籤之一標籤施加溝槽8及一固持部9，該SD記憶卡100或類似物之一規格係印刷於該標籤上，且該固持部9當附接至一未繪示外部裝置及從一未繪示外部裝置移除時被抓持。

圖2A說明自該下外殼2側檢視之該SD記憶卡100之一呈現。圖1中所繪示之該剖面結構在此圖中為一I-I剖面。該SD記憶卡100包含用於正常模式的第1接腳至第9接腳及用於高速模式的第10接腳至第17接腳。

該第1接腳至第9接腳之位置、形狀及功能係相似於含納於一正常SD記憶卡中之接腳。換言之，該第1接腳係指派DAT3(資料)，該第2接腳係指派CMD(命令)，該第3接腳係指派GND(接地)，該第4接腳係指派Vcc(電源)，該第5接腳係指派CLK(時鐘)，該第6接腳係指派GND(接地)，該第7接腳係指派DAT0(資料)，該第8接腳係指派DAT1(資料)，該第9接腳係指派DAT2(資料)。

該第10接腳至第17接腳係僅在高速模式下使用的接腳，且該第10接腳係指派GND(接地)，該第11接腳係指派D0+(差動資料+)，該第12接腳係指派D0-(差動資料-)，該第13接腳係指派GND(接地)，該第14接腳係指派D1+(差動資料+)，該第15接腳係指派D1-(差動資料-)，該第16接腳係指派GND(接地)，該第17接腳係指派Vcc2(電源)。換言之，包含用於差動信號的兩對鄰近接腳(該第11接腳及該第12接腳之對及該第14接腳及該第15接腳之對)，且各對接腳係經配置以藉由GND而夾住。用於差動信號之該等接腳對各對具有一通道之一資料傳輸功能，使得該SD記憶卡100具有用於高速模式的總共兩個通道之該資料傳輸功能。可省略指派Vcc2的該第17接腳，且在此情況中，該第10接腳至第16接腳的七個接腳係配置為用於高速模式的該等接腳。指派Vcc2的該第17接腳可配置於用於差動信號的一任意接腳與GND之間。

該第10接腳至第17接腳係形成為小於該第1接腳至該第9接腳，使得一負載容量係經減小以使容易實現一高速操作。該第10接腳至第17接腳係僅在該高速模式下使用，使得即使其等與該第1接腳至第9接腳比較係製成小，但未失去與一習知主機裝置(僅可與該正常SD卡相容的主機裝置)之相容性。此外，若可實現一所需資料傳輸速率，則用於高速模式的該等接腳(第10接腳至第17接腳)可經形成以具有與用於正常模式的該等接腳(第1接腳至第9接腳)之相同尺寸。

在圖2A中，該組態係說明為一實例，其中一寬度方向(正交於前-後方向)上的該第10接腳至第17接腳之該等中央之間的間隔係與該寬度方向上的該第1接腳至第8接腳之該等中央之間的間隔相同；然而，如圖2B中所繪示，該寬度方向上的該第10接腳至第17接腳之該等中央之間的間隔可不同於該第1接腳至第8接腳之該等中央之間的間隔。

圖3係說明用於該等記憶體封裝3A及3B之該電路基板7之該安裝表面上之阻焊膜開口圖案之一組態實例。該電路基板7之該記憶體封裝安裝表面為面向該上外殼之一側上之一表面。如圖3中所繪示，在用於該等記憶體封裝3A及3B之該電路基板7之該安裝表面上，阻焊膜開口圖案20及30係經形成以與該等記憶體封裝3A及3B之焊接連接終端之各位置對準。換言之，在該等阻焊膜開口圖案20及30上，一安裝墊係提供用於焊接連接該等記憶體封裝3A及3B與該電路基板7以電氣連接其等。

此外，在該電路基板7上，一安裝墊係藉由一焊接連接而提供用於電氣連接一熔斷器元件31及電容器元件32。

圖4說明自該電路基板7之該後側(亦即該下外殼2側)檢視之該電路基板7之一平面視圖。如圖4中所繪示，該記憶體控制器12、複數個測試墊群組40、該等電阻性元件群組5a及5b、及用金或類似物形成之終端圖案50至58及60至67係形成於該電路基板7之該後側上。如上述，接合電線11係針對待從複數個電極墊交換之資料數量形成，該等複數個電極墊形成於朝向接合指部13之該記憶體控制器12之該表面上。此外，如上述，該樹脂灌封4係經形成以保護該記憶體控制器12、該等接合指部13及該等接合電線11。

此外，如圖4中所繪示，該等終端圖案50至58各者係經形成以對應於圖1中所解釋之該終端部分6a之該接腳配置。該終端圖案50對應於一DAT(資料)2接腳(第9接腳)，該終端圖案51對應於一DAT3接腳(第1接腳)，該終端圖案52對應於一CMD(命令)接腳(第2接腳)，該終端圖案53對應於一GND接腳(第3接腳)，該終端圖案54對應於一Vcc接腳(第4接腳)，該終端圖案55對應於一CLK(時鐘)接腳(第5接腳)，該終端圖案56對應於一GND接腳(第6接腳)，該終端圖案57對應於一DAT0接腳(第7接腳)，且該終端圖案58對應於一DAT1接腳(第8接腳)。當未經特定區別時，此等係描述為一終端圖案A。

此外，如圖4中所繪示，該等終端圖案60至67各者係經形成以對應於圖1中所解釋之該終端部分6b之該接腳配置。該終端圖案60對應於一GND接腳(第10接腳)，該終端圖案61對應於一D0+接腳(第11接腳)，該終端圖案62對應於一D0-接腳(第12接腳)，該終端圖案63對應於一GND接腳(第13接腳)，該終端圖案64對應於一D1+接腳(第14接腳)，該終端圖案65對應於一D1-接腳(第15接腳)，該終端圖案66對應於一GND接腳(第16接腳)，且該終端圖案67對應於一Vcc接腳(第17接腳)。當未經特定區別時，此等係描述為一終端圖案B。

此外，該電阻性元件群組5a係用六個電阻性元件形成。此係因為一未繪示外部裝置與該等記憶體封裝3A及3B之間的資料輸入及輸出係藉由使用該等終端圖案50至52、55、57及58之總共六個終端圖案的資料輸入及輸出而執行。換言之，該等終端圖案50至52、55、57及58及該電阻性元件群組5a係分別電硬接線，且配置於該記憶體控制器12側上的複數個接合指部13之任意者與該電阻性元件群組5a係藉由具有約相同電線長度的電線電氣連接。

此外，該電阻性元件群組5b係用四個電阻性元件形成。此係因為一未繪示外部裝置與該等記憶體封裝3A及3B之間的資料輸入及輸出係藉由使用該等終端圖案61、62、64及65之總共四個終端圖案的資料輸入及輸出而執行。換言之，該等終端圖案61、62、64及65及該電阻性元件群組5b係分別藉由佈線電氣連接，且配置於該記憶體控制器12側上的複數個接合指部13之任意者與該電阻性元件群組5b係藉由具有約相同電線長度的電線電氣連接。

可省略該等電阻性元件群組5a及5b。

圖5說明形成於該電路基板7上之用於正常模式之該終端圖案A、該電阻性元件群組5a及該等接合指部13各者係藉由該等佈線電氣連接之一狀態。含納於該電阻性元件群組5a中之六個電阻性元件係分別描述為電阻性元件5a-1至5a-6。

如圖5中所繪示，該終端圖案50係藉由電線70連接至該電阻性元件5a-1，該終端圖案51係藉由電線70連接至該電阻性元件5a-2，該終端圖案52係藉由電線70連接至該電阻性元件5a-3，該終端圖案55係藉由電線70連接至該電阻性元件5a-4，該終端圖案57係藉由電線70連接至該電阻性元件5a-5，且該終端圖案58係藉由電線70連接至該電阻性元件5a-6。該等電阻性元件5a-1至5a-6及該等接合指部係分別藉由電線71連接。從而，自該終端圖案A傳輸之各種資料係傳輸至該記憶體控制器12。

接著，利用該記憶體控制器12之資料輸入及輸出係藉由該等終端圖案50至58中的該等終端圖案50至52、55、57及58而執行。特定而言，資料係藉由該等終端圖案50、51、57及58傳輸至諸如形成該等記憶體封裝3A及3B的一NAND快閃記憶體。

此外，一命令傳輸及接收係藉由該終端圖案52而執行。在待傳輸資料的一寫入操作、一讀取操作及一清除操作時的一操作順序係基於此命令執行。為了執行此順序，控制含納於該等記憶體封裝3A及3B中之各電路區塊之一操作。此外，一時鐘CLK係從該終端圖案55傳輸至該記憶體控制器12。此外，該以上操作順序係基於該時鐘CLK執行。

此外，電壓係藉由該終端圖案54而供應至該整個SD記憶卡。

舉例而言，該電阻性元件群組5a具有其中一金屬終端係設置於用陶瓷形成的一電阻性材料之兩側上的一形狀。換言之，該等電阻性元件5a-1至5a-6之一末端與該終端圖案A係藉由該等電線70連接，且該等電阻性元件5a-1至5a-6之另一末端與該等接合指部13係藉由該等電線71連接。

換言之，提供連接該等電阻性元件5a-1至5a-6與該等接合指部13的六根電線71。該等電線71具有約相等電線長度。

此外，在自該等終端圖案50至52、55、57及58經由該等電阻性元件5a到達該等接合指部13之信號路徑之各者中，自該等終端圖案50至52、55、57及58經由該等電阻性元件5a到達該等接合指部13之該等信號路徑係全部約相等。

更特定而言，連接該終端圖案50及該電阻性元件5a-1的該電線70之長度與連接該電阻性元件5a-1及該接合指部13的該電線71之長度總和、連接該終端圖案51及該電阻性元件5a-2的該電線70之長度與連接該電阻性元件5a-2及該接合指部13的該電線71之長度總和、連接該終端圖案52及該電阻性元件5a-3的該電線70之長度與連接該電阻性元件5a-3及該接合指部13的該電線71之長度總和、連接該終端圖案55及該電阻性元件5a-4的該電線70之長度與連接該電阻性元件5a-4及該接合指部13的該電線71之長度總和、連接該終端圖案57及該電阻性元件5a-5的該電線70之長度與連接該電阻性元件5a-5及該接合指部13的該電線71之長度總和、以及連接該終端圖案58及該電阻性元件5a-6的該電線70之長度與連接該電阻性元件5a-6及該接合指部13的該電線71之長度總和係互相約相等。

此係因為該記憶體控制器12之用於正常模式的一IO終端係配置在該終端圖案A附近且該等電線70及71之各者係形成於相同表面上，亦即，在該電路基板7上。在圖5中，該組態係說明為一實例，其中自該等終端圖案50至52、55、57及58經由該等電阻性元件5a到達該等接合指部13的該等信號路徑係全部約均等地佈線；然而，若不存在特徵為即使各信號路徑之該電線長度不同的問題，則可能設計使得該等電線長度係製成不同。

另一方面，用於高速模式的該記憶體控制器12之一IO終端係配置於該SD記憶卡100之該後端側上。從而，用於高速模式的該等電線之長度亦變為約相等。

圖6說明形成於該電路基板7上之用於高速模式的該終端圖案B、該電阻性元件群組5b及該等接合指部13各者係藉由電線電氣連接。含納於該電阻性元件群組5b中之四個電阻性元件係分別描述為電阻性元件5b-1至5b-4。

如圖6中所繪示，該終端圖案61係藉由該等電線70連接至該電阻性元件5b-1，該終端圖案62係藉由該等電線70連接至該電阻性元件5b-2，該終端圖案64係藉由該等電線70連接至該電阻性元件5b-3，且該終端圖案65係藉由該等電線70連接至該電阻性元件5b-4。該等電阻性元件5b-1至5b-4及該等接合指部係分別藉由該等電線71連接。從而，自該終端圖案B傳輸之各種資料係傳輸至該記憶體控制器12。

舉例而言，該電阻性元件群組5b具有其中一金屬終端係設置於用陶瓷形成的一電阻性材料之兩側上的一形狀。換言之，該等電阻性元件5b-1至5b-4之一末端與該終端圖案B係藉由該等電線70連接，且該等電阻性元件5b-1至5b-4之另一末端與該等接合指部13係藉由該等電線71連接。

換言之，提供連接該等電阻性元件5b-1至5b-4及該等接合指部13的四根電線71。該等電線71具有約相等電線長度。

此外，在自該等終端圖案61、62、64及65經由該等電阻性元件5b到達該等接合指部13之信號路徑之各者中，自該等終端圖案61、62、64及65經由該等電阻性元件5b到達該等接合指部13之該等信號路徑係全部約相等。在圖6中，該組態係說明為一實例，其中自該等終端圖案61、62、64及65經由該等電阻性元件5b到達該等接合指部13的該等信號路徑係全部約均等地佈線；然而，若不存在特徵為即使各信號路徑之該電線長度不同的問題，則可能設計使得該等電線長度係製成不同。

更特定而言，連接該終端圖案61及該電阻性元件5b-1的該電線70之長度與連接該電阻性元件5b-1及該接合指部13的該電線71之長度總和、連接該終端圖案62及該電阻性元件5b-2的該電線70之長度與連接該電阻性元件5b-2及該接合指部13的該電線71之長度總和、連接該終端圖案64及該電阻性元件5b-3的該電線70之長度與連接該電阻性元件5b-3及該接合指部13的該電線71之長度總和、以及連接該終端圖案65及該電阻性元件5b-4的該電線70之長度與連接該電阻性元件5b-4及該接合指部13的該電線71之長度總和係互相約相等。

此外，連接至該D0+接腳的該電線71及連接至該D0-接腳的該電線71係平行佈線以有效傳輸該差動信號。以相似方式，連接至該D0+接腳的該電線70及連接至該D0-接腳的該電線70係平行佈線。連接至該D0+接腳的該等電線71及70及連接至該D0-接腳的該等電線71及70係相似方式佈線。此外，用於GND的該等電線係鄰近設置於用於該D0+接腳及該D0-接腳的該等成對電線之兩側上，該等成對電線係連接至作為該等GND終端的該等終端圖案63及66。以相似方式，用於GND的該等電線係鄰近設置於用於該D1+接腳及該D1-接腳的該等成對電線之兩側上，該等成對電線係連接至作為該等GND終端的該等終端圖案63及60。關於佈線此等差動電線對，若不存在特徵為即使該電線70之長度與該電線71之長度不同的問題，則在一些情況中設計使得該等電線長度係製成不同。

此係因為該記憶體控制器12之用於高速模式的該IO終端係配置在該終端圖案B附近且該等電線70及71之各者係形成於相同表面上，亦即，在該電路基板7上。

利用該記憶體控制器12在該高速模式下的資料輸入及輸出係藉由該等終端圖案60至67中的該等終端圖案61、62、64及65而執行。特定而言，資料係藉由該等終端圖案61、62、64及65傳輸至諸如形成該等記憶體封裝3A及3B的一NAND快閃記憶體。

當該SD記憶卡係在該高速模式下操作時，該正常模式下的該功能對於除了該第1接腳至第9接腳中的GND(第3接腳及第6接腳)及Vcc(第4接腳)的該等接腳為無效。接著，對於該第7接腳及第8接腳，不同於該正常模式下的功能係指派用作高速操作的差動時鐘CLK+及CLK-。因此，對於該第1接腳、第2接腳、第5接腳及第9接腳，該功能係在該高速模式時停止，使得不使用該等接腳。該等差動時鐘CLK+及CLK-之頻率最大值為150 MHz，使得用於正常模式的該第7接腳及第8接腳之使用不阻止高速資料傳輸。CLK+及CLK-係藉由使用用於正常模式的現有接腳而傳輸，故消弭新近提供用於在該電路基板7上傳輸之此等終端，因而減少一佈線佈局上之約束。

接著，利用該等差動資料接腳D0±之該通道及該等差動資料接腳D1±之該通道基於CLK±而在每個通道傳輸1.5 Gbps資料，且總共實現300 Mbytes/s的資料傳輸速率。

在增加待與該SD記憶卡100相容之該主機裝置側上的該連接器之接觸點之數量的情況中，若該第1接腳至第9接腳及該第10接腳至第17接腳係經偏置以相似於該MMC標準之該兩列配置的一交錯方式配置，則當移除及插入該SD記憶卡100時，該連接器側上之用於高速模式的該等終端穿過該卡側上之用於正常模式的該等接腳之間。在此情況中，該連接器側上之該終端可能與不同於該目標接腳的一接腳接觸而引起失靈。此外，在當該正常SD記憶卡係插入其中該連接器之該等接觸點之數量增加的該主機裝置中時的情況中，該連接器側上之用於高速模式的該等終端與該下外殼接觸，且若該正常SD記憶卡係在此狀態下移除及插入，則該下外殼可能被研磨。

因此，該主機裝置側上之該連接器之該等終端之至少該等用於高速模式的終端係在該卡插入之後較佳地與該正常SD記憶卡或該SD記憶卡100接觸。換言之，可應用的是該主機裝置側上之該連接器之用於高速模式的該等終端係回縮至其等係不與一一般狀態下的該卡接觸的一位置。且僅當偵測到該正常SD記憶卡或該SD記憶卡100係插入該連接器中時，該等終端係移至其等可與該SD記憶卡接觸的一位置。在此情況中，若該插入卡為該正常SD記憶卡，則該連接器之用於正常模式的該等終端與該下外殼接觸。然而，該連接器之用於高速模式的該等終端未在該下外殼上滑動，使得該下外殼係不容易損害。此外，當該卡係插入或移除時，該連接器側上之用於高速模式的該等終端未穿過該卡側上之用於正常模式的該等接腳之間，使得失靈不容易發生。

可能偵測到該正常SD記憶卡或該SD記憶卡100係藉由各方法(例如一機械、電學、磁性或光學方法)而插入該連接器中；然而，任何方法之使用可在一公開已知技術範圍內實現，故省略一詳細組態之解釋。

此外，可應用的是在該連接器側上該SD記憶卡100可區別於該正常SD記憶卡，且僅當插入可與該高速模式相容的該SD記憶卡100時，用於高速模式的該等終端係與該SD記憶卡100接觸。相應地，消弭該連接器之用於高速模式的該等終端與該正常SD記憶卡接觸，使得該下外殼防止由於與用於高速模式的該等終端之接觸而發生的損害。

在連接器側上該SD記憶卡100可簡單藉由使該SD記憶卡100之側面上之外形狀之至少部分不同於該正常SD記憶卡而區別於該正常SD記憶卡。舉例而言，如圖7中所繪示，用於認知該卡之類型的一凹口41可設置於該SD記憶卡100之該側面中。若存在至少一凹口41，則該SD記憶卡100可區別於該正常SD記憶卡，且認知精度可藉由證明複數個該等凹口41而提升。

此外，作為用於使可能在該連接器側上區別該SD記憶卡100與該正常SD記憶卡的另一組態，如圖8A及圖8B中所繪示，可能擴張與該正常SD記憶卡比較的用於正常模式的該接腳之部分以提供一擴張部分42。利用此一組態，可能基於與該正常SD記憶卡相同的一區(正常區)與待擴張的一區(擴張區)之間的電傳導或非電傳導來區別是否是正常SD記憶卡。換言之，在該正常SD記憶卡之情況中，用於正常模式的一預定接腳係未擴張，使得該正常區與該擴張區之間不存在電流傳導。另一方面，在可與該高速模式相容的該SD記憶卡100之情況中，用於正常模式的該預定接腳係經擴張，使得該正常區及該擴張區係電傳導。

在該以上解釋中，其中從第10至第17的八個接腳係提供用於高速模式的該組態係用作一實例；然而，如圖9中所繪示，可能藉由添加一額外接腳而準備功能之一未來擴張。

以此方式，根據本實施例，在該SD記憶卡100中，經指派與該正常SD記憶卡相同功能之用於正常模式的該等接腳係設置於與該正常SD記憶卡相同之配置中，使得可保持與僅可與該正常SD記憶卡相容的該主機裝置之相容性。此外，藉由差動信號之高速資料傳輸可藉由使用用於高速模式的該等接腳而執行。此外，用於正常模式的一些現有接腳係藉由變成該高速模式下的一不同功能而用作一差動時鐘接腳對，使得不需要提供一新接腳用於差動時鐘傳輸，從而該電路基板7之該佈線佈局上之約束與新近提供用於高速模式的所有接腳之情況比較為小。因此，可能有該資料高速傳輸同時保持與該正常主機裝置之相容性，且一半導體記憶體係安裝於其上之該電路基板7之該佈線佈局上之約束為小。

「第二實施例」

圖10A係說明根據該第二實施例之作為一半導體記憶卡之該SD記憶卡之呈現的一簡圖。圖10A說明自該下外殼2侧檢視之該SD記憶卡100之呈現。该SD記憶卡100包含用於正常模式的第1接脚至第9接脚及用於高速模式的第10接脚至第16接脚及第18接脚至第23接脚。

該第10接腳至第16接腳及第18接腳至第23接腳係僅在該高速模式下使用的接腳，且該第10接腳至第16接腳係相似於以上第一實施例。該第18接腳係指派D2+，該第19接腳係指派D2-，該第20接腳係指派GND，該第21接腳係指派D3+，該第22接腳係指派D3-，且該第23接腳係指派GND。省略指派Vcc2的該第17接腳。在本實施例中，包含用於差動信號的四對鄰近接腳(該第11接腳及該第12接腳之對、該第14接腳及該第15接腳之對、該第18接腳及該第19接腳之對、以及該第21接腳及該第22接腳之對)，且各接腳對係經配置以藉由GND而夾住。用於差動信號之該等接腳之該等對各者具有一通道之資料傳輸功能，使得該SD記憶卡100具有總共四個通道之資料傳輸功能。因此，與該第一實施例比較，該資料傳輸速率可進一步增加。

如圖10B中所繪示，可能藉由在複數個列中配置用於高速模式的該等接腳而進一步增加該等通道之數量(圖10B中六個通道)。在此一組態中，用於差動信號的該等接腳之各對亦係經配置以藉由定位於兩側上的GND而夾住。

以此方式，該資料傳輸速率可藉由進一步增加用於高速模式的差動信號的該等接腳對之數量而進一步增加。

在此實例中，解釋係針對其中該第18接腳至第23接腳係設定用於該差動信號的該組態給定為一實例；然而，不必說該等接腳可用於其他目的。

其他實施例係相似於該第一實施例，故省略重疊解釋。

「第三實施例」

圖11係說明根據該第三實施例之作為一半導體記憶卡之該SD記憶卡之呈現的一簡圖。圖11說明自該下外殼2側檢視之該SD記憶卡100之呈現。該SD記憶卡100包含用於正常模式的第1接腳至第9接腳及用於高速模式的第10接腳至第17接腳。各接腳之功能係相似於該第一實施例。

在該以上第一實施例中，該組態係說明為一實例，其中用於正常模式的該等接腳係從用於高速模式的該等接腳分開，且該記憶體控制器12係配置於其等之間；然而，本發明不限於此一配置，且用於正常模式的該等接腳及用於高速模式的該等接腳可互相靠近配置，只要可實現一所需資料傳輸速率。

用於高速模式的該等接腳係藉由在該下外殼2中設置一薄部分且以與用於正常模式的該等接腳之相似方式在該薄部分中形成開口而暴露；然而，當該組態係使得用於高速模式的該等接腳係配置在用於正常模式的該等接腳附近時，如圖12A中所繪示，可應用的是圍繞用於高速模式的各接腳之一部分變為一正常厚部分72。此外，在進入該主機裝置之該插入方向上的該向後側上設置用於高速模式的該等接腳以對應於用於正常模式的該等接腳之情況中，如圖12B中所繪示，藉由延伸用於正常模式的該等接腳之溝槽型薄部分73且形成用於暴露該等薄部分73中之用於高速模式的該等接腳之開口而使加工用於模製該下外殼2之一鑄模變得容易。此外，如圖12C中所繪示，藉由形成該溝槽型薄部分73以容納用於正常模式的該等接腳及用於高速模式的該等接腳而使加工用於模製該下外殼2之一鑄模變得更容易。然而，自防止該SD記憶卡100之強度降低及與該連接器側上的接腳之錯誤接觸的角度來說，如圖12A中所繪示之該薄部分73為更小的為較佳。然而，可能綜合地考慮該下外殼2之材料之硬度、可加工性及類似條件而決定該薄部分73之形狀。

其他部分係相似於該以上第一實施例，使得省略重疊解釋。

在以上各實施例中，該組態係用作其中用於高速模式的該等接腳係以與用於正常模式的該等接腳之相同方向配置的一實例；然而，用於高速模式的該等接腳之一配置方向係不限於本發明中之配置方向，且如圖13中所繪示，用於高速模式的該等接腳可以不同於用於正常模式的該等接腳之一方向配置。

圖12D係圖12C之一修改實例。如圖12D中所繪示，該第10接腳、該第13接腳及該第17接腳係指派(GND)，該第14接腳係指派Vcc2(電源)，該第11接腳係指派D0+(差動資料+)，該第12接腳係指派D0-(差動資料-)，該第15接腳係指派D1+(差動資料+)，且該第16接腳係指派D1-(差動資料-)。該第1接腳至第9接腳係與圖11中所繪示之該指派相同。在用於高速模式的該等接腳中，相較於該等差動資料接腳之尺寸，該GND接腳及電源接腳之尺寸係製成更大。因此，GND及電源可提供可靠性且該差動資料接腳之一寄生電容可製成小以實現高速操作。此外，用於正常模式的該電源接腳(第4接腳)及用於高速模式的該電源接腳(第14接腳)係互相鄰近配置，使得該第4接腳與該第14接腳之間的一電勢差可製成小。換言之，該接腳配置係使得該電源接腳與該GND接腳之間的距離為大。因此，可減少該等接腳之間的洩漏電流。

圖12E係圖12B中所繪示之用於高速模式的該等接腳之一修改實例。如圖12E中所繪示，與用於高速模式的該等接腳之該GND或電源接腳比較，該等差動資料接腳係製成小，且因此用於正常模式的該等接腳之間的間距變為不同於用於高速模式的該等接腳之間的間距。因此，該薄部分73係設置於其中用於正常模式的該等接腳之間的間距與用於高速模式的該等接腳之間的間距匹配的一區中。在圖12E之一實例中，該薄部分73具有該等差動資料接腳，且夾住用於高速模式的該等接腳之該等差動資料接腳的該GND或電源接腳係含納於一區中。

如以上解釋，根據該等實施例，可能獲得可提供一半導體記憶卡之一效果，該半導體記憶卡能夠執行該資料高速傳輸同時保持與該正常主機裝置之相容性且其中該半導體記憶體係安裝於其上的該電路基板之該佈線佈局上之約束為小。

雖然已描述某些實施例，但此等實施例僅以實例呈現，且係不意欲限制本發明之範疇。的確，此處所描述之該等新穎實施例可以各種其他形式體現；此外，呈此處所描述之該等實施例形式的各種省略、替代及改變可製成而不脫離本發明之精神。隨附請求項及其等均等物係意欲覆蓋將落入本發明之範疇及精神內的此等形式或修改。

1．．．上外殼

2．．．下外殼

3A．．．記憶體封裝

3B．．．記憶體封裝

4．．．樹脂灌封

5a．．．電阻性元件

5a-1．．．電阻性元件

5a-2．．．電阻性元件

5a-3．．．電阻性元件

5a-4．．．電阻性元件

5a-5．．．電阻性元件

5a-6．．．電阻性元件

5b．．．電阻性元件

5b-1．．．電阻性元件

5b-2．．．電阻性元件

5b-3．．．電阻性元件

5b-4．．．電阻性元件

6a．．．終端部分

6b．．．終端部分

7．．．電路基板

8．．．標籤施加溝槽

9．．．固持部

11．．．接合電線

12．．．記憶體控制器

13．．．接合指部

20．．．阻焊膜開口圖案

30．．．阻焊膜開口圖案

31．．．熔斷器元件

32．．．電容器元件

40．．．測試墊群組

41．．．凹口

42．．．擴張部分

50．．．終端圖案

51．．．終端圖案

52．．．終端圖案

53．．．終端圖案

54．．．終端圖案

55．．．終端圖案

56．．．終端圖案

57．．．終端圖案

58．．．終端圖案

60．．．終端圖案

61．．．終端圖案

62．．．終端圖案

63．．．終端圖案

64．．．終端圖案

65．．．終端圖案

66．．．終端圖案

67．．．終端圖案

70．．．電線

71．．．電線

72．．．正常厚部分

73．．．溝槽型薄部分

100．．．SD記憶卡

圖1係說明根據一第一實施例之作為一半導體記憶卡之一SD記憶卡之一組態的一剖面圖；

圖2A及圖2B係說明自一下外殼側檢視之該SD記憶卡之一呈現的簡圖；

圖3係說明一電路基板之一記憶體封裝安裝表面上的阻焊膜開口圖案之一組態實例之一簡圖；

圖4係該電路基板之一後側之一平面視圖；

圖5係說明形成於該電路基板上的用於正常模式的一終端圖案、一電阻性元件群組及接合指部各者係電硬接線的一狀態之一簡圖；

圖6係說明形成於該電路基板上的用於高速模式的一終端圖案、一電阻性元件群組及接合指部各者係電硬接線的一狀態之一簡圖；

圖7係說明其中設置用於偵測的一凹口之該SD記憶卡之一實例的一簡圖；

圖8A及圖8B說明包含經擴張用於偵測之一接腳的該SD記憶卡之一實例的簡圖；

圖9說明一接腳係進一步添加用於高速模式的該SD記憶卡之一實例的一簡圖；

圖10A及圖10B係說明根據一第二實施例之作為一半導體記憶卡之該SD記憶卡之一呈現的簡圖；

圖11係說明根據一第三實施例之作為一半導體記憶卡之該SD記憶卡之一呈現的一簡圖；

圖12A、圖12B、圖12C、圖12D及圖12E係說明設置於該下外殼中之一薄部分之一形狀之一實例的簡圖；及

圖13係說明其中用於高速模式的該等接腳係以不同於用於正常模式的該等接腳之一方向配置的該SD記憶卡之一實例的一簡圖。

1．．．上外殼

2．．．下外殼

3A．．．記憶體封裝

3B．．．記憶體封裝

4．．．樹脂灌封

5a．．．電阻性元件

5b．．．電阻性元件

6a．．．終端部分

6b．．．終端部分

7．．．電路基板

8．．．標籤施加溝槽

9．．．固持部

12．．．記憶體控制器

100．．．SD記憶卡

Claims (19)

1. 一種半導體記憶卡，其包含安裝於一基板之一表面上之一半導體記憶體及安裝於該基板之另一表面上且控制該半導體記憶體之一控制器，且該半導體記憶卡能夠在一第一模式及一第二模式下操作，其中相較於該第一模式，該第二模式下的資料係以一更高速率傳輸，該半導體記憶卡包括：一第一接腳群組，其包含成一直線配置在進入一連接器中之一插入方向之一側上的一端部之複數個接腳，該第一接腳群組在該第一模式下用作四個資料接腳，一個命令接腳、一個電源接腳、一個時鐘接腳及兩個接地接腳，且該第一接腳群組之部分係在該第一模式及該第二模式下使用；及一第二接腳群組，其包含複數個接腳，該等複數個接腳包含用於差動信號的至少兩個接腳對，該第二接腳群組係經配置使得一接地係定位於用於差動信號的該等接腳對之各者之兩側上，且係僅在該第二模式下使用，其中在該第二模式下，在組態該第一接腳群組之該等各自接腳之中，在該第一模式下用作該等資料接腳、該命令接腳及該時鐘接腳的該等接腳中的兩個鄰近接腳對之任一者係變成用於差動時鐘信號的一接腳對以用作用於差動時鐘信號的該接腳對，且停止該第一接腳群組之其餘接腳之一功能。
2. 如請求項1之半導體記憶卡，其中該第二接腳群組係以與該第一接腳群組之約相同方向配置在該插入方向中央附近且在該插入方向之一相對側上之一末端附近的一位置。
3. 如請求項2之半導體記憶卡，其中該第二接腳群組係經配置以在該插入方向上分成複數個列。
4. 如請求項1之半導體記憶卡，其中該第一接腳群組及該第二接腳群組係經配置以夾住該控制器係安裝於其中的該基板上的一區。
5. 如請求項1之半導體記憶卡，其中形成該第二接腳群組之該等接腳之各者係經配置而不相對於形成該第一接腳群組之該等接腳在垂直於該插入方向的一方向上偏置。
6. 如請求項1之半導體記憶卡，其中該第二接腳群組係以不同於該第一接腳群組之一方向配置。
7. 如請求項1之半導體記憶卡，其中該第二接腳群組係以與該第一接腳群組之約相同方向鄰近於該第一接腳群組配置。
8. 如請求項7之半導體記憶卡，其進一步包括一上外殼及容納該基板之一下外殼，其中：該下外殼包含面向其中形成該第一接腳群組及第二接腳群組之一區的一區中之一薄部分，且該第一接腳群組及第二接腳群組係經由設置於該薄部分中之一開口而暴露在該外殼外。
9. 如請求項8之半導體記憶卡，其中對於該第一接腳群組及第二接腳群組之所有該等接腳共同提供一個該薄部分。
10. 如請求項8之半導體記憶卡，其中形成該第二接腳群組之該等接腳之各者係相對於形成該第一接腳群組之該等接腳以該插入方向鄰近配置，且對於在該插入方向上鄰近的複數個接腳共同形成該薄部分。
11. 如請求項1之半導體記憶卡，其中形成該第二接腳群組之該等接腳之各者之一區域係小於形成該第一接腳群組之該等接腳之各者之一區域。
12. 如請求項1之半導體記憶卡，其中連接該第二接腳群組之用於差動信號之各自接腳及該控制器之電線係形成於該基板上以具有約相等長度。
13. 如請求項1之半導體記憶卡，其中連接該第二接腳群組之用於差動信號之各自接腳及該控制器之電線係針對該等接腳對之各者約平行地形成於該基板上。
14. 如請求項1之半導體記憶卡，其中連接該第二接腳群組之用於差動信號之各自接腳及該控制器之電線具有約相等長度且係針對該等接腳對之各者約平行地形成於該基板上。
15. 如請求項1之半導體記憶卡，其中連接該第一接腳群組之該等四個資料接腳之各者及該控制器的各電線、連接該時鐘接腳及該控制器的一電線、及連接該命令接腳及該控制器的一電線係形成於該基板上以具有約相等長度。
16. 如請求項1之半導體記憶卡，其進一步包括容納該基板之一外殼，其中：該外殼之一側面之一外形狀係至少在一部分不同於專用於該第一模式的一半導體記憶卡之一外殼。
17. 如請求項16之半導體記憶卡，其中該外殼包含用於區別於專用於該第一模式的該半導體記憶卡之該外殼的一凹口。
18. 如請求項1之半導體記憶卡，其中該第一接腳群組中之一接腳之至少一者具有相較於專用於該第一模式的該半導體記憶卡之相同功能的一接腳更大之一區域。
19. 如請求項1之半導體記憶卡，其中該半導體記憶體為一NAND型快閃記憶體。