KR100871699B1 - 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법 - Google Patents

복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법 Download PDF

Info

Publication number
KR100871699B1
KR100871699B1 KR1020070008613A KR20070008613A KR100871699B1 KR 100871699 B1 KR100871699 B1 KR 100871699B1 KR 1020070008613 A KR1020070008613 A KR 1020070008613A KR 20070008613 A KR20070008613 A KR 20070008613A KR 100871699 B1 KR100871699 B1 KR 100871699B1
Authority
KR
South Korea
Prior art keywords
host
host interface
memory card
data
protocol
Prior art date
Application number
KR1020070008613A
Other languages
English (en)
Other versions
KR20080070464A (ko
Inventor
이기훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070008613A priority Critical patent/KR100871699B1/ko
Priority to US12/020,596 priority patent/US9104816B2/en
Publication of KR20080070464A publication Critical patent/KR20080070464A/ko
Application granted granted Critical
Publication of KR100871699B1 publication Critical patent/KR100871699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10297—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves arrangements for handling protocols designed for non-contact record carriers such as RFIDs NFCs, e.g. ISO/IEC 14443 and 18092
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Multimedia (AREA)
  • Power Sources (AREA)

Abstract

호스트와 데이터를 고속으로 통신하기 위하여 복수의 호스트 인터페이스를 구비하는 메모리 카드가 개시된다. 상기 메모리 카드는, 각각 다른 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 복수의 호스트 인터페이스와, 데이터를 저장하기 위한 메모리부와, 상기 복수의 호스트 인터페이스를 통해 수신된 신호에 따라 상기 메모리부의 동작을 제어하기 위한 메모리 콘트롤러 및 데이터를 통신하기 위한 호스트와 연결된 경우, 상기 복수의 호스트 인터페이스 중 상기 호스트에 대응하는 프로토콜을 기반으로 하는 호스트 인터페이스가 인에이블되도록 제어하는 인에이블 제어부를 구비하는 것을 특징으로 한다.

Description

복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리 카드 시스템 및 메모리 카드의 데이터 통신 방법{Memory card including a plurarity of interface ports, Memory card system and Data communicating method for the same}
도 1은 종래의 메모리 카드의 구조를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 메모리 카드의 구조를 나타내는 블록도이다.
도 3은 도 2의 메모리 카드의 구동시 신호의 송수신 상태를 나타내기 위한 블록도이다.
도 4a,b는 본 발명의 일실시예에 따른 메모리 카드의 통신포트를 배치하는 일예를 나타내는 도면이다.
도 5는 본 발명의 다른 실시예에 따른 메모리 카드의 구성을 나타내는 블록도이다.
도 6은 본 발명의 일실시예에 따른 메모리 카드의 데이터 통신 방법을 나타내는 플로우차트이다.
도 7은 본 발명의 다른 실시예에 따른 메모리 카드의 데이터 통신 방법을 나타내는 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
110: 호스트 200: 메모리 카드
210: 제1 호스트 인터페이스 220: 제2 호스트 인터페이스
230: 메모리 컨트롤러 240: 플래시 메모리부
250: 램(RAM) 260: 인에이블 제어부
270: 시리얼라이저/디시리얼라이저
본 발명은 메모리 카드, 메모리 카드 시스템 및 메모리 카드의 인터페이스 방법에 관한 것으로서, 더 자세하게는 데이터를 고속으로 송수신하기 위하여 별도의 인터페이스 포트(Interface Port)를 구비하는 메모리 카드, 메모리 카드 시스템 및 메모리 카드의 인터페이스 방법에 관한 것이다.
일반적으로 메모리 카드는, 플래시 메모리 등의 메모리부와 이를 구동하기 위한 중앙 처리장치(CPU, Central Processing Unit)를 구비하며, 호스트로부터 제공되는 명령(COMMAND)에 대응하여 데이터를 메모리부에 기록하거나, 메모리부에 기록된 데이터의 독출 및 소거 등의 동작을 위한 응용 프로그램을 수행한다.
근래들어, 메모리 카드에 컨텐츠(contents)를 제공하는 사업모델이 개발되고 있다. 일예로서 Kiosk(터치스크린 방식의 정보전달 시스템)를 활용한 영화나 대용량의 정보를 메모리 카드로 전송하는 방식은, 수요자가 쉽게 컨텐츠를 활용할 수 있도록 하며, 무선 또는 유선 인터넷을 통한 컨텐츠 전달 방식에 대비하여 상대적 으로 컨텐츠의 보안정도를 높여 컨텐츠 제공자의 사업/수익을 보장할 수 있다.
상기와 같은 사업모델에 있어서 메모리 카드로의 컨텐츠 전송 속도가 매우 중요한 요소가 된다. 종래의 경우 메모리 카드의 구조는, 컨텐츠를 저장하거나 독출하는 경우에, 방대한 양의 데이터를 각각 별도의 버스(bus)를 통해 단방향(uni-directional)으로 전송하는 방식이 아니라, 데이터가 동일한 버스(bus)를 공유(share)하도록 하여 양방향(bi-directional)으로 전송하도록 구성되어 있다.
도 1은 종래의 메모리 카드의 구조를 나타내는 도면이다. 도시된 바와 같이 종래의 메모리 카드(10)는, 외부 호스트와의 데이터 통신을 위한 인터페이스 포트를 구비하며, 상기 인터페이스 포트는 하나 이상의 패드(11)를 구비한다. 메모리 카드(10)는, 상기 배치된 하나 이상의 패드를 통하여 전원전압(VDD) 및 접지전압(VSS), 커맨드 신호(COMMAND), 클록 신호(CLK) 및 데이터(DATA) 들을 송수신한다.
일반적으로 메모리 카드를 장착하여 컨텐츠를 실행하기 위한 장치로서 배터리를 사용하는 모바일 장치(Mobile Device)가 주로 사용됨에 따라, 종래의 메모리 카드(10)는 많은 전력을 소모하는 고속의 데이터 전송 프로토콜을 채용하지 못하고 있다. 또한 상기와 같이 구성되는 종래의 메모리 카드(10)는, 하나의 인터페이스 포트를 데이터 전송부 및 수신부로 이용하여 데이터를 기록하는 동작이나 독출하는 동작을 수행하고 있으며, 또한 인터페이스 포트의 물리적 특성이 저속의 데이터 전송 방식을 따르도록 구성되어 있다. 상기와 같이 메모리 카드로의 컨텐츠 전송 속도가 낮아지게 되면, 컨텐츠를 제공하는 사업모델의 수익성 보장에 장애를 초래하 게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 큰 전력소모 없이 고속으로 데이터를 송수신할 수 있는 메모리 카드, 메모리 카드 시스템 및 메모리 카드의 데이터 전송 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 메모리 카드에 따르면, 각각 다른 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 복수의 호스트 인터페이스와, 데이터를 저장하기 위한 메모리부와, 상기 복수의 호스트 인터페이스를 통해 수신된 신호에 따라 상기 메모리부의 동작을 제어하기 위한 메모리 콘트롤러 및 데이터를 통신하기 위한 호스트와 연결된 경우, 상기 복수의 호스트 인터페이스 중 상기 호스트에 대응하는 프로토콜을 기반으로 하는 호스트 인터페이스가 인에이블되도록 제어하는 인에이블 제어부를 구비하는 것을 특징으로 한다.
바람직하게는 상기 복수의 호스트 인터페이스는, 제1 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 제1 호스트 인터페이스 및 상기 제1 프로토콜보다 빠른 데이터 전송속도를 갖는 제2 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 제2 호스트 인터페이스를 구비하는 것을 특징으로 한다.
또한 바람직하게는 상기 인에이블 제어부는, 상기 메모리 카드가 상기 제2 프로토콜을 이용하여 데이터를 고속으로 송수신하는 호스트와 연결된 경우, 상기 제2 호스트 인터페이스가 인에이블되도록 제어하는 것을 특징으로 한다.
또한 바람직하게는 상기 인에이블 제어부는, 상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통해 수신된 신호에 기반하여 상기 제2 호스트 인터페이스의 인이에블을 제어하는 것을 특징으로 한다.
또한 바람직하게는 상기 인에이블 제어부는, 상기 제1 호스트 인터페이스를 통해 수신되는 커맨드 신호에 응답하여 상기 제2 호스트 인터페이스를 인에이블 시키는 것을 특징으로 한다.
한편 상기 인에이블 제어부는, 상기 제2 호스트 인터페이스를 통해 수신되는 전원신호에 응답하여 상기 제2 호스트 인터페이스를 인에이블 시킬 수 있다.
바람직하게는, 상기 제2 호스트 인터페이스를 통해 상기 전원신호가 입력되는 경우 이를 감지하며, 감지 결과에 따라 상기 제2 호스트 인터페이스의 인에이블을 제어하기 위한 신호를 발생하는 전원감지부를 더 구비할 수 있다.
한편 상기 인에이블 제어부는, 상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통해 수신된 신호에 기반하여 스위칭됨에 따라, 상기 제2 호스트 인터페이스의 인에이블을 제어하는 스위치부를 구비할 수 있다.
한편 상기 메모리 카드는, 상기 제1 호스트 인터페이스를 외부의 호스트와 전기적으로 연결하며, 메모리 카드의 외면에 배치되는 적어도 하나의 핀을 포함하는 제1 통신포트 및 상기 메모리 카드 상에서 상기 제1 통신포트와 구분되는 영역에 배치되며, 상기 제2 호스트 인터페이스를 외부의 호스트와 전기적으로 연결하기 위한 적어도 하나의 핀을 포함하는 제2 통신포트를 더 구비할 수 있다.
바람직하게는 상기 제2 통신포트는, 메모리 카드 상에서 상기 메모리 컨트롤러와 전기적으로 인접한 영역에 배치되는 것을 특징으로 한다.
한편 상기 제2 호스트 인터페이스는, 상기 외부의 호스트와 데이터를 시리얼(serial)한 형태로 송수신하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 메모리 카드 시스템은, 각각 다른 프로토콜 지원 형식을 갖는 제1 내지 제n 호스트 인터페이스를 구비함으로써, 서로 다른 데이터 전송방식을 갖는 제1 내지 제n 호스트와 각각 통신하여 데이터를 송수신하는 메모리 카드 및 상기 메모리 카드와 연결되어 고속 전송방식에 따라 데이터를 송수신하는 제n 호스트를 포함하며, 상기 메모리 카드는, 데이터를 저장하기 위한 메모리부와, 상기 제1 내지 제n 호스트 인터페이스를 통해 수신된 신호에 따라 상기 메모리부의 동작을 제어하기 위한 메모리 콘트롤러 및 상기 제1 내지 제n 호스트 인터페이스 중 상기 제n 호스트에 대응하는 프로토콜을 기반으로 하는 호스트 인터페이스가 인에이블되도록 제어하는 인에이블 제어부를 구비하는 것을 특징으로 한다.
한편, 본 발명의 일실시예에 따른 메모리 카드의 데이터 통신 방법에 있어서, 상기 메모리 카드는 저속으로 데이터를 전송하는 방식의 제1 프로토콜에 기반하는 제1 호스트 인터페이스 및 고속으로 데이터를 전송하는 방식의 제2 프로토콜에 기반하는 제2 호스트 인터페이스를 구비하며, 메모리 카드가 상기 제2 프로토콜에 기반하여 데이터를 송수신하는 호스트와 전기적으로 연결되는 단계와, 상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통하여 신호를 입력받는 단 계와, 상기 입력된 신호에 기반하여 상기 제2 호스트 인터페이스를 인에이블 시키는 단계 및 상기 인에이블된 제2 호스트 인터페이스를 통하여 상기 호스트와 메모리 카드간에 데이터 통신을 수행하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 메모리 카드의 구조를 나타내는 블록도이다. 도시된 바와 같이 상기 메모리 카드(200)는, 외부의 호스트(100)와 인터페이스를 행하여 데이터를 송수신하기 위한 복수 개의 호스트 인터페이스를 구비하며, 그 일예로서 제1 호스트 인터페이스(210)와 제2 호스트 인터페이스(220)가 도시된다.
상기 제1 호스트 인터페이스(210)는, 저속의 데이터 전송 프로토콜(이하, 제1 프로토콜)을 채용하여 저전력을 소모하여 호스트(100)와 데이터를 통신한다. 일예로서 상기 제1 호스트 인터페이스(210)는 복수의 데이터 입출력 포트(미도시)를 통해 호스트(100)와 연결되어, 상기 호스트(100)와 데이터를 양방향(수신 및 송신)으로 병렬하게 통신한다. 이에 따라 상기 제1 호스트 인터페이스(210)는 메모리 카드(200)에 저장된 컨텐츠를 실행하는 등의 일반적인 동작에 있어서 전력 소모면에서 유리한 구조를 갖는다.
한편, 상기 메모리 카드(200)에 추가로 구비되는 제2 호스트 인터페이스(220)는, 고속의 데이터 전송 프로토콜(이하, 제2 프로토콜)을 채용하여 호스트(100)와 데이터를 고속으로 통신하므로, 대용량의 컨텐츠를 다운로드하거나 업로드 하는데 유리하다. 일예로서 제2 호스트 인터페이스(220)는, 커맨드 등을 포함한 데이터를 고속으로 직렬(serial)하게 송수신하는 단방향 전송 방식의 프로토콜을 채용할 수 있다. 상기와 같은 제2 호스트 인터페이스(220)를 이용한 데이터 통신은 전력소모면에서 불리한 구조를 가지므로, 컨텐츠 실행 등의 일반적인 동작에서는 상기 제2 호스트 인터페이스(220)가 디스에이블 되도록 하며, 대용량의 컨텐츠 다운로드 등 특정한 상황에서만 상기 제2 호스트 인터페이스(220)가 인이에블되도록 한다.
한편, 상기 메모리 카드(200)는 메모리 컨트롤러(230), 플래시 메모리부(240) 및 램(RAM, 250)을 더 구비할 수 있다. 제1 호스트 인터페이스(210) 및 제2 호스트 인터페이스(220)를 통해 수신된 신호는, 버스(BUS)를 통해 메모리 카드(200) 내의 각종 회로블록에 전달된다.
메모리 컨트롤러(230)는 호스트(100)로부터 제공된 커맨드(COMMAND), 클락(CLK) 및 데이터(DATA) 신호 등을 이용하여 플래시 메모리부(240)의 기록, 독출 및 소거 동작 등을 제어한다. 또한 램(250)은 플래시 메모리부(240) 구동시 필요한 프로그램, 데이터 등을 일시 저장하기 위한 프로그램 램(Program RAM), 데이터 램(Data RAM) 및 버퍼 램(Buffer RAM) 등을 포함할 수 있다.
한편, 상술하였던 바와 같이 대용량의 컨텐츠 다운로드 등 특정한 상황에서 만 상기 제2 호스트 인터페이스(220)가 인이에블되도록 하기 위하여, 메모리 카드(200)는 제2 호스트 인터페이스(220)의 인에이블 상태를 제어하기 위한 인에이블 제어부(260)를 더 구비할 수 있다. 또한 데이터를 병렬로 송수신하여 데이터 처리를 수행하는 메모리 카드(200)에 직렬로 데이터를 송수신하는 호스트 인터페이스를 추가하는 경우, 병렬 데이터를 직렬 데이터로 변환하거나 또는 직렬 데이터를 병렬 데이터로 변환하기 위한 시리얼라이저/디시리얼라이저(270)를 더 구비할 수 있다.
상기와 같이 구성되는 메모리 카드(200)가 호스트(100)와 데이터를 통신하는 동작에 관해 설명하면 다음과 같다. 상기 도 2에 도시된 호스트(100)는 특정한 목적에 따라 메모리 카드(200)와 대용량의 컨텐츠를 다운로드 또는 업로드하기 위한 장치이며, 고속 데이터 전송방식의 제2 프로토콜에 기반하여 데이터를 송수신하는 특징을 갖는다.
메모리 카드(200)가 호스트(100)에 장착되면, 메모리 카드(200)의 외면에 형성되는 통신포트(미도시)를 통해 제1 호스트 인터페이스(210) 및 제2 호스트 인터페이스(220)가 호스트(100)와 전기적으로 연결된다. 이후 메모리 카드(200)는 호스트(100)로부터 소정의 커맨드(COMMAND) 신호를 입력받는다. 상기 소정의 커맨드(COMMAND) 신호는 제2 호스트 인터페이스(220)의 인에이블을 제어하기 위한 신호로서, 일반적인 호스트와 데이터 통신하기 위한 제1 호스트 인터페이스(210)에 연결되는 통신포트를 통해 입력될 수 있다.
제1 호스트 인터페이스(210)를 통해 수신된 커맨드 신호는 메모리 컨트롤러(230)로 제공되어 이에 대한 해독과정이 수행되며, 해독과정 수행 결과에 따른 신호가 발생되어 버스(BUS)를 통해 제공된다. 상기 해독 결과에 따른 신호는 제2 호스트 인터페이스(220)를 인에이블 시키기 위해 사용된다. 이에 따라 일반적인 호스트를 사용하여 컨텐츠를 실행하는 등의 일반적인 모드에서는 제2 호스트 인터페이스(220)가 디스에이블 상태로 되게 하며, 상술한 바와 같은 고속 데이터 통신을 위한 호스트(100)가 연결된 경우에만 인에이블되도록 한다. 제2 호스트 인터페이스(220)를 선택적으로 인에이블 제어함으로써, 외부 입력을 항상 스탠바이(standby)함에 따라 발생하는 전력 소모를 방지할 수 있다.
상기 해독 결과에 따른 신호는 인에이블 제어부(260)로 제공된다. 인에이블 제어부(260)는 상기 신호에 응답하여 제2 호스트 인터페이스(220)의 인에이블을 제어한다. 제2 호스트 인터페이스(220)가 인에이블됨에 따라, 제2 프로토콜에 기반하여 데이터 통신을 수행하는 호스트(100)는, 제2 호스트 인터페이스(220)에 전기적으로 연결되는 통신포트(미도시)를 통해 메모리 카드(200)와의 데이터 통신을 수행한다. 상기 호스트(100)로부터 제공된 데이터는, 제2 호스트 인터페이스(220) 및 시리얼라이저/디시리얼라이저(270)를 거쳐 버스(BUS)를 통해 메모리 카드(200) 내부로 전달된다.
제2 호스트 인터페이스(220)를 인에이블하기 위한 일예로서, 제2 호스트 인터페이스(220)의 구동을 위한 전원입력단으로의 파워 공급을 차단한 상태에서, 상기 해독 결과에 따른 신호에 응답하여 제2 호스트 인터페이스(220)로의 파워 공급을 연결할 수 있다. 이를 위하여 인에이블 제어부(260)는 상기 해독 결과에 따른 신호에 응답하여 스위칭되는 스위치(미도시)를 구비할 수 있다.
도 3은 도 2의 메모리 카드의 구동시 신호의 송수신 상태를 나타내기 위한 블록도이다. 도시된 바와 같이 상기 메모리 카드(200)는, 카드 외면에 형성되는 적어도 하나의 핀을 포함하는 제1 통신포트(211), 상기 제1 통신포트(211)와 카드 외면의 다른 영역에 형성되며 적어도 하나의 핀을 포함하는 제2 통신포트(212)를 포함한다. 또한 상기 제1 통신포트(211)와 전기적으로 연결되어, 제1 프로토콜에 기반하여 외부의 호스트와 신호를 송수신하는 제1 호스트 인터페이스(210)와, 또한 상기 제2 통신포트(212)와 전기적으로 연결되어, 제2 프로토콜에 기반하여 외부의 호스트와 신호를 송수신하는 제2 호스트 인터페이스(220)를 구비한다. 또한 인에이블 제어부(260) 및 시리얼라이저/디시리얼라이저(270)를 더 구비할 수 있음은 상술하였던 바와 같다.
도시된 바와 같이 제1 호스트 인터페이스(210)는, 제1 통신포트(211)에 배치된 복수의 핀을 통하여, 제1 프로토콜을 기반으로 하는 호스트와 전원 및 접지전압(VDD,VSS), 클락신호(CLK), 커맨드 신호(CMD) 및 데이터 신호(DATA) 등을 송수신한다. 메모리 카드(200)를 상기와 같은 제1 프로토콜 지원 형식을 갖는 호스트에 연결되는 경우, 제1 통신포트(211)에 배치된 복수의 핀은 상기 호스트에 구비되는 핀(미도시)과 전기적으로 연결된다.
한편, 대용량의 컨텐츠 제공장치 등 제2 프로토콜을 기반으로 하는 별도의 호스트 장치를 이용하여 메모리 카드(200)와 데이터를 송수신함에 있어서, 상기 제2 프로토콜을 기반으로 하는 호스트에는 메모리 카드(200)의 제2 통신포트(212)에 배치된 복수의 핀에 대응하는 위치에 핀이 구비된다. 이에 따라 상기 호스트는 메 모리 카드(200)의 제2 통신포트(212)에 전기적으로 연결되어, 제2 호스트 인터페이스(220)를 통하여 데이터를 고속으로 송수신한다. 또한 이 경우 상기 호스트는 제1 통신포트(211)에 배치된 핀과도 연결될 수 있으며, 상기 도 3에 도시된 바와 같은 실시예의 경우, 상기 호스트는 제1 통신포트(211)를 통하여 커맨드 신호를 제공하며, 메모리 카드(200)는 상기 수신된 커맨드 신호를 이용하여 제2 호스트 인터페이스(220)의 인에이블을 제어할 수 있다. 상기 커맨드의 해독 결과에 따라 제2 호스트 인터페이스(220)가 인에이블되면, 제2 통신포트(212)를 통하여 호스트와 전원 및 접지전압(VDD,VSS), 데이터(D+) 및 반전 데이터(D-) 등을 송수신한다. 한편, 제1 통신포트(211)를 통하여 제공된 커맨드 신호에 의하여 제2 호스트 인터페이스(220)가 인에이블 되는 경우가 설명되었으나, 이와 유사한 방식에 따라 상기 제1 통신포트(211)를 통하여 또 다른 커맨드를 입력받아, 이에 의하여 제2 호스트 인터페이스(220)를 디스에이블 시킬 수도 있다.
도 4a,b는 본 발명의 일실시예에 따른 메모리 카드의 통신포트를 배치하는 일예를 나타내는 도면이다. 도 4a는 메모리 카드(200)의 일면에 제1 통신포트(211) 및 제2 통신포트(212)를 배치한 경우를 나타내며, 도 4b는 제1 통신포트(211) 및 제2 통신포트(212)를 각각 메모리 카드(200)의 다른 면(일예로서, 사이드 면)에 배치한 경우를 나타낸다. 또한 도시되지는 않았으나, 제1 통신포트(211) 및 제2 통신포트(212)를 상기 메모리 카드(200)의 반대 면에 배치할 수도 있다.
바람직하게는 제2 통신포트(212)를 메모리 카드(200) 상에 배치함에 있어서, 데이터 고속 전송시 노이즈 발생에 의한 성능 저하문제를 방지하기 위하여, 메모리 카드(200)에 구비되는 메모리 컨트롤러와 상기 제2 통신포트(212) 사이의 전기적 거리를 짧게하는 것이 유리하다. 이를 위하여 메모리 카드(200) 내의 회로블럭의 배치상태(특히, 메모리 컨트롤러의 위치)에 대응하여 제2 통신포트(212)의 배치를 결정하는 것이 바람직하다.
도 5는 본 발명의 다른 실시예에 따른 메모리 카드의 구성을 나타내는 블록도이다. 도 5에 개시된 구성요소 중 도 2 및 도 3에 개시된 구성과 동일한 부분에 대하여는 자세한 설명을 생략한다.
도 5에 도시되는 메모리 카드(300)는 제1 프로토콜에 따라 데이터를 송수신하는 제1 호스트 인터페이스(310)를 구비하며, 상기 제1 호스트 인터페이스(310)는 메모리 카드의 일반적인 동작을 위한 호스트에 연결된다. 상기 호스트와 제1 호스트 인터페이스(310)는 제1 통신포트(311)를 통하여 저전력을 소모하여 데이터를 저속으로 송수신한다.
한편, 메모리 카드(300)에 구비되는 제2 호스트 인터페이스(320)는, 제2 프로토콜에 기반하여 데이터를 고속으로 직렬하게 송수신하며, 대용량 컨텐츠 제공 등 특화된 목적에 사용되는 호스트와 연결되는 경우에 인에이블된다. 특히 도 5에 도시된 호스트(100)는 제2 프로토콜을 기반으로 하는 장치이며, 제2 통신포트(321)를 통하여 제2 호스트 인터페이스(320)와 데이터를 송수신한다.
한편, 상기 제2 프로토콜에 기반하는 호스트가 메모리 카드(300)에 연결된 경우에 제2 호스트 인터페이스(320)를 인에이블 시키기 위하여, 메모리 카드(300)는 제2 통신포트(321)를 통해 제공되는 전압신호를 감지하는 전압 감지부(380)와, 상기 감지 결과에 따라 제2 호스트 인터페이스(320)의 인에이블을 제어하기 위한 인에이블 제어부(360)를 더 구비할 수 있다. 또한 직렬하게 수신된 데이터를 병렬 데이터로 변환하거나, 또는 병렬 데이터를 직렬 데이터로 변환하기 위한 시리얼라이저/디시리얼라이저(370)를 더 구비할 수 있다.
바람직하게는 상기 전압 감지부(380)는, 제2 통신포트(321) 내의 전원전압 입력핀(미도시)를 통해 전원전압(VDD)이 제공되는 경우 이를 감지하며, 감지 결과에 따른 신호를 인에이블 제어부(360)로 제공한다. 상기 인에이블 제어부(360)는 상기 감지 결과에 따른 신호에 응답하여 제2 호스트 인터페이스(320)의 인에이블을 제어한다. 일예로서, 상술하였던 바와 같이 상기 인에이블 제어부(360)는 스위치(미도시)를 구비할 수 있으며, 상기 스위치는 상기 감지 결과에 따른 신호에 응답하여 스위칭된다. 이에 따라 제2 호스트 인터페이스(320)로 파워 공급이 이루어지도록 함으로써 상기 제2 호스트 인터페이스(320)를 인에이블시킬 수 있다.
상기와 같이 구성되는 메모리 카드(300)의 경우, 제2 통신포트(321)에 구비되는 복수의 핀들만이 상기 제2 프로토콜 기반의 호스트(100)에 직접 연결되어도 무방하다. 또한 상기 호스트(100)가 메모리 카드(300)에 실제 연결되어 전원전압(VDD)을 제공하여야만 제2 호스트 인터페이스(320)가 인에이블되므로, 제2 호스트 인터페이스(320)를 불필요하게 스탠바이(standby) 상태로 함으로써 전력이 소모되는 것을 방지할 수 있다.
도 6은 본 발명의 일실시예에 따른 메모리 카드의 데이터 통신 방법을 나타내는 플로우차트이다. 도시된 바와 같이 대용량의 컨텐츠를 제공하는 별도의 호스 트 장치가 메모리 카드에 연결되는 단계(S11)가 수행된다. 상기 별도의 호스트 장치는 제2 프로토콜을 이용하여 데이터를 고속으로 직렬 전송하는 장치가 적용될 수 있다. 또한 메모리 카드는 제1 프로토콜에 기반하는 제1 호스트 인터페이스와, 제2 프로토콜에 기반하는 제2 호스트 인터페이스를 구비한다.
호스트와 메모리 카드가 연결되면, 상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통하여 입력된 신호를 이용하여 제2 호스트 인터페이스의 인에이블을 제어한다. 일예로서 제1 호스트 인터페이스를 통하여 커맨드 신호가 입력되는 단계(S12)가 수행되며, 상기 입력된 커맨드 신호는 메모리 카드 내의 버스(BUS)를 통하여 메모리 컨트롤러로 제공되어 커맨드 신호를 해독하는 단계(S13)가 수행된다.
상기 커맨드 신호의 해독 결과에 따른 제어신호가 발생되면(S14), 상기 제어신호에 따라 제2 호스트 인터페이스를 인에이블 시키는 단계(S15)가 수행된다. 상기 제2 호스트 인터페이스가 인에이블됨에 따라 메모리 카드에 연결된 호스트 장치와 메모리 카드는 제2 호스트 인터페이스를 통하여 고속 데이터 통신이 이루어진다(S16).
도 7은 본 발명의 다른 실시예에 따른 메모리 카드의 데이터 통신 방법을 나타내는 플로우차트이다. 도시된 바와 같이 대용량의 컨텐츠를 제공하는 별도의 호스트 장치가 메모리 카드에 연결되는 단계(S21)가 수행된다.
상기 호스트와 메모리 카드가 연결되면, 메모리 카드 상에 배치되며 제2 호스트 인터페이스와 전기적으로 연결되는 소정의 전원입력핀을 통하여 전원신호가 수신된다(S22). 이후 상기 전원입력핀을 통하여 수신되는 전원신호의 레벨을 감지하고(S23), 상기 감지결과에 따른 제어신호가 발생된다(S24).
메모리 카드로 전원신호가 수신됨에 따라 상기 감지결과에 따른 제어신호가 활성화되면, 상기 제어신호에 응답하여 제2 호스트 인터페이스가 인에이블되는 단계(S25)가 수행된다. 상기 제2 호스트 인터페이스가 인에이블됨에 따라 메모리 카드에 연결된 호스트 장치와 메모리 카드는 제2 호스트 인터페이스를 통하여 고속 데이터 통신이 이루어진다(S26).
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명에 따른 메모리 카드, 메모리 카드 시스템 및 메모리 카드의 데이터 통신 방법에 따르면, 고속 데이터 전송특성을 갖는 별도의 호스트 인터페이스를 구비하고 이를 특정한 상황에서 선택적으로 인에이블 함으로써, 전력의 과도한 소모 없이 대용량의 컨텐츠를 고속으로 송수신할 수 있는 효과가 있다.

Claims (22)

  1. 각각 다른 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 복수의 호스트 인터페이스;
    데이터를 저장하기 위한 메모리부;
    상기 복수의 호스트 인터페이스를 통해 수신된 신호에 따라 상기 메모리부의 동작을 제어하기 위한 메모리 콘트롤러; 및
    데이터를 통신하기 위한 호스트와 연결된 경우, 상기 복수의 호스트 인터페이스 중 상기 호스트에 대응하는 프로토콜을 기반으로 하는 호스트 인터페이스가 인에이블되도록 제어하는 인에이블 제어부를 구비하며,
    상기 복수의 호스트 인터페이스는, 제1 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 제1 호스트 인터페이스와, 상기 제1 프로토콜보다 빠른 데이터 전송속도를 갖는 제2 프로토콜을 이용하여 외부의 호스트와 데이터를 송수신하는 제2 호스트 인터페이스를 구비하는 것을 특징으로 하는 메모리 카드.
  2. 삭제
  3. 제1항에 있어서, 상기 인에이블 제어부는,
    상기 메모리 카드가 상기 제2 프로토콜을 이용하여 데이터를 고속으로 송수신하는 호스트와 연결된 경우, 상기 제2 호스트 인터페이스가 인에이블되도록 제어하는 것을 특징으로 하는 메모리 카드.
  4. 제3항에 있어서, 상기 인에이블 제어부는,
    상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통해 수신된 신호에 기반하여 상기 제2 호스트 인터페이스의 인이에블을 제어하는 것을 특징으로 하는 메모리 카드.
  5. 제4항에 있어서, 상기 인에이블 제어부는,
    상기 제1 호스트 인터페이스를 통해 수신되는 커맨드 신호에 응답하여 상기 제2 호스트 인터페이스를 인에이블 시키는 것을 특징으로 하는 메모리 카드.
  6. 제4항에 있어서, 상기 인에이블 제어부는,
    상기 제2 호스트 인터페이스를 통해 수신되는 전원신호에 응답하여 상기 제2 호스트 인터페이스를 인에이블 시키는 것을 특징으로 하는 메모리 카드.
  7. 제6항에 있어서,
    상기 제2 호스트 인터페이스를 통해 상기 전원신호가 입력되는 경우 이를 감지하며, 감지 결과에 따라 상기 제2 호스트 인터페이스의 인에이블을 제어하기 위 한 신호를 발생하는 전원감지부를 더 구비하는 것을 특징으로 하는 메모리 카드.
  8. 제4항에 있어서, 상기 인에이블 제어부는,
    상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통해 수신된 신호에 기반하여 스위칭됨에 따라, 상기 제2 호스트 인터페이스의 인에이블을 제어하는 스위치부를 구비하는 것을 특징으로 하는 메모리 카드.
  9. 제1항에 있어서,
    상기 제1 호스트 인터페이스를 외부의 호스트와 전기적으로 연결하며, 메모리 카드의 외면에 배치되는 적어도 하나의 핀을 포함하는 제1 통신포트; 및
    상기 메모리 카드 상에서 상기 제1 통신포트와 구분되는 영역에 배치되며, 상기 제2 호스트 인터페이스를 외부의 호스트와 전기적으로 연결하기 위한 적어도 하나의 핀을 포함하는 제2 통신포트를 더 구비하는 것을 특징으로 하는 메모리 카드.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서,
    상기 제2 통신포트는, 메모리 카드 상에서 상기 메모리 컨트롤러와 전기적으로 인접한 영역에 배치되는 것을 특징으로 하는 메모리 카드.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 제2 호스트 인터페이스는 상기 외부의 호스트와 데이터를 시리얼(serial)한 형태로 송수신하는 것을 특징으로 하는 메모리 카드.
  12. 각각 다른 프로토콜 지원 형식을 갖는 제1 내지 제n 호스트 인터페이스를 구비함으로써, 서로 다른 데이터 전송방식을 갖는 제1 내지 제n 호스트와 각각 통신하여 데이터를 송수신하는 메모리 카드; 및
    상기 메모리 카드와 연결되어 고속 전송방식에 따라 데이터를 송수신하는 제n 호스트를 포함하고,
    상기 메모리 카드는,
    데이터를 저장하기 위한 메모리부;
    상기 제1 내지 제n 호스트 인터페이스를 통해 수신된 신호에 따라 상기 메모리부의 동작을 제어하기 위한 메모리 콘트롤러; 및
    상기 제n 호스트에 대응하는 프로토콜을 기반으로 하는 제n 호스트 인터페이스가 인에이블되도록 제어하는 인에이블 제어부를 구비하며,
    상기 제n 호스트 인터페이스는, 상기 제1 내지 제n-1 호스트 인터페이스들 중 적어도 하나의 호스트 인터페이스보다 빠른 데이터 전송속도를 갖는 프로토콜을 이용하여 상기 제n 호스트와 데이터를 송수신하는 것을 특징으로 하는 메모리 카드 시스템.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서, 상기 제1 내지 제n 호스트 인터페이스는,
    낮은 데이터 전송속도를 갖는 제1 프로토콜을 이용하여 데이터를 송수신하는 제1 호스트 인터페이스; 및
    상기 제1 프로토콜보다 빠른 데이터 전송속도를 갖는 제2 프로토콜을 이용하 여 데이터를 송수신하는 제2 호스트 인터페이스를 구비하는 것을 특징으로 하는 메모리 카드 시스템.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서, 상기 인에이블 제어부는,
    상기 제n 호스트가 상기 제2 프로토콜을 기반으로 하는 경우, 상기 제2 호스트 인터페이스가 인에이블되도록 제어하는 것을 특징으로 하는 메모리 카드 시스템.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1 호스트 인터페이스를 외부의 호스트와 전기적으로 연결하며, 메모리 카드의 외면에 배치되는 적어도 하나의 핀을 포함하는 제1 통신포트; 및
    상기 메모리 카드 상에서 상기 제1 통신포트와 구분되는 영역에 배치되며, 상기 제2 호스트 인터페이스를 상기 제n 호스트와 전기적으로 연결하기 위한 적어도 하나의 핀을 포함하는 제2 통신포트를 더 구비하는 것을 특징으로 하는 메모리 카드 시스템.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서,
    상기 제2 통신포트는, 메모리 카드 상에서 상기 메모리 컨트롤러와 전기적으로 인접한 영역에 배치되는 것을 특징으로 하는 메모리 카드 시스템.
  17. 메모리 카드의 데이터 통신 방법에 있어서, 상기 메모리 카드는 저속으로 데이터를 전송하는 방식의 제1 프로토콜에 기반하는 제1 호스트 인터페이스 및 상기 제1 프로토콜보다 고속으로 데이터를 전송하는 방식의 제2 프로토콜에 기반하는 제2 호스트 인터페이스를 구비하며,
    메모리 카드가 상기 제2 프로토콜에 기반하여 데이터를 송수신하는 호스트와 전기적으로 연결되는 단계;
    상기 제1 호스트 인터페이스 또는 상기 제2 호스트 인터페이스를 통하여 신호를 입력받는 단계;
    상기 입력된 신호에 기반하여 상기 제2 호스트 인터페이스를 인에이블 시키는 단계; 및
    상기 인에이블된 제2 호스트 인터페이스를 통하여 상기 호스트와 메모리 카드간에 데이터 통신을 수행하는 단계를 구비하는 것을 특징으로 하는 메모리 카드의 데이터 통신 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서, 상기 제2 호스트 인터페이스를 인에이블 시키는 단계는,
    상기 제1 호스트 인터페이스를 통하여 입력된 커맨드 신호를 해독하고, 상기 해독 결과에 따른 신호를 이용하여 상기 제2 호스트 인터페이스를 인에이블 시키는 것을 특징으로 하는 메모리 카드의 데이터 통신 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서, 상기 제2 호스트 인터페이스를 인에이블 시키는 단계는,
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서, 상기 제2 호스트 인터페이스를 인에이블 시키는 단계는,
    상기 입력된 신호에 기반하여, 상기 제2 호스트 인터페이스와 상기 제2 호스트 인터페이스를 구동하기 위한 전원전압과의 연결을 제어하는 단계를 구비하는 것을 특징으로 하는 메모리 카드의 데이터 통신 방법.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서, 상기 제2 호스트 인터페이스를 통하여 데이터 통신을 수행하는 단계는,
    상기 메모리 카드 상에서 상기 제1 호스트 인터페이스에 연결되는 제1 통신포트와 구분되는 영역에 배치되는 제2 통신포트를 통하여 데이터 통신을 수행하는 것을 특징으로 하는 메모리 카드의 데이터 통신 방법.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제21항에 있어서,
    상기 제2 통신포트는, 메모리 카드에 구비되는 메모리 컨트롤러와 전기적으로 인접한 영역에 배치되는 것을 특징으로 하는 메모리 카드의 데이터 통신 방법.
KR1020070008613A 2007-01-26 2007-01-26 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법 KR100871699B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070008613A KR100871699B1 (ko) 2007-01-26 2007-01-26 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법
US12/020,596 US9104816B2 (en) 2007-01-26 2008-01-28 Memory card having plurality of interface ports, memory card system, and data communication method for the memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008613A KR100871699B1 (ko) 2007-01-26 2007-01-26 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법

Publications (2)

Publication Number Publication Date
KR20080070464A KR20080070464A (ko) 2008-07-30
KR100871699B1 true KR100871699B1 (ko) 2008-12-08

Family

ID=39763803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008613A KR100871699B1 (ko) 2007-01-26 2007-01-26 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법

Country Status (2)

Country Link
US (1) US9104816B2 (ko)
KR (1) KR100871699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320505B1 (ko) 2011-09-09 2013-10-22 엘지전자 주식회사 이동 단말기 및 이의 제어방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5198379B2 (ja) * 2009-07-23 2013-05-15 株式会社東芝 半導体メモリカード
CN102473152B (zh) 2009-08-14 2015-02-25 桑迪士克以色列有限公司 具有向后及向前兼容性的双接口卡
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
KR102143522B1 (ko) 2013-10-15 2020-08-11 삼성전자 주식회사 솔리드 스테이트 디바이스 카드 및 이를 포함하는 전자 시스템
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281485A (ja) 2002-03-26 2003-10-03 Toshiba Corp メモリカード及びメモリカードのデータ記録方法
KR20060081703A (ko) * 2003-08-20 2006-07-13 이메이션 콥 다수의 커넥터 표준들과 호환 가능한 메모리 카드
KR20070012404A (ko) * 2004-04-16 2007-01-25 쌘디스크 코포레이션 접촉들의 2가지 표준 세트들을 갖는 메모리 카드들
KR20070062190A (ko) * 2005-12-12 2007-06-15 앰코 테크놀로지 코리아 주식회사 메모리카드

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5790775A (en) * 1995-10-23 1998-08-04 Digital Equipment Corporation Host transparent storage controller failover/failback of SCSI targets and associated units
DE69935518T2 (de) * 1999-11-22 2007-11-29 A-DATA TECHNOLOGY Co., Ltd., Chung Ho City Zwei-Schnittstellenspeicherkarte und Anpassungsmodul dafür
JP4054509B2 (ja) * 2000-04-19 2008-02-27 株式会社東芝 フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
US6842395B2 (en) * 2001-11-05 2005-01-11 Matsushira Electric Industrial Co., Ltd. Semiconductor memory card, method of controlling the same and interface apparatus for semiconductor memory card
US7055056B2 (en) * 2001-11-21 2006-05-30 Hewlett-Packard Development Company, L.P. System and method for ensuring the availability of a storage system
US6744634B2 (en) * 2001-11-23 2004-06-01 Power Quotient International Co., Ltd. Low height USB interface connecting device and a memory storage apparatus thereof
TWI222028B (en) * 2002-06-07 2004-10-11 Carry Computer Eng Co Ltd Switching method and judgment method of common connector and terminals of memory card
CN100520724C (zh) * 2002-08-02 2009-07-29 草谷(U.S)公司 用于实现故障切换恢复的网络系统及方法
US7809866B2 (en) * 2002-08-12 2010-10-05 Carry Computer Engineering Company, Limited Double interface SD flash memory card
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7480831B2 (en) * 2003-01-23 2009-01-20 Dell Products L.P. Method and apparatus for recovering from a failed I/O controller in an information handling system
US7441708B2 (en) * 2003-03-28 2008-10-28 Peter Arthur Schade Memory card socket using a dual-ported USB interface
TW595786U (en) * 2003-06-11 2004-06-21 C One Technology Corp Micro electronic card with a plurality of different communication interfaces
US7409477B2 (en) * 2003-09-03 2008-08-05 Hewlett-Packard Development Company, L.P. Memory card having a processor coupled between host interface and second interface wherein internal storage code provides a generic interface between host interface and processor
US7114015B2 (en) * 2003-09-03 2006-09-26 Seagate Technology Llc Memory card having first modular component with host interface wherein the first modular is replaceable with a second modular component having second host interface
JP2006048369A (ja) 2004-08-04 2006-02-16 Ricoh Co Ltd カード型メモリのインターフェイス回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置
TWM264642U (en) * 2004-08-27 2005-05-11 Incomm Technologies Co Ltd Flash memory device having plural communication protocols
KR20060042366A (ko) 2004-11-09 2006-05-12 삼성전자주식회사 호스트 별 커맨드 시퀀스 파일을 획득할 수 있는 메모리카드
KR100725981B1 (ko) * 2005-08-01 2007-06-08 삼성전자주식회사 멀티-인터페이스 컨트롤러, 상기 멀티-인터페이스컨트롤러를 구비하는 메모리 카드, 및 인터페이스 설정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003281485A (ja) 2002-03-26 2003-10-03 Toshiba Corp メモリカード及びメモリカードのデータ記録方法
KR20060081703A (ko) * 2003-08-20 2006-07-13 이메이션 콥 다수의 커넥터 표준들과 호환 가능한 메모리 카드
KR20070012404A (ko) * 2004-04-16 2007-01-25 쌘디스크 코포레이션 접촉들의 2가지 표준 세트들을 갖는 메모리 카드들
KR20070062190A (ko) * 2005-12-12 2007-06-15 앰코 테크놀로지 코리아 주식회사 메모리카드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320505B1 (ko) 2011-09-09 2013-10-22 엘지전자 주식회사 이동 단말기 및 이의 제어방법

Also Published As

Publication number Publication date
US20080228973A1 (en) 2008-09-18
US9104816B2 (en) 2015-08-11
KR20080070464A (ko) 2008-07-30

Similar Documents

Publication Publication Date Title
KR100871699B1 (ko) 복수의 인터페이스 포트를 구비하는 메모리 카드, 메모리카드 시스템 및 메모리 카드의 데이터 통신 방법
US11922022B2 (en) Method for transferring data on a memory card in synchronism with a rise edge and a fall edge of a clock signal
CN102077185B (zh) 扩展用于输入输出操作的存储器接口的输入输出模块、处理平台和方法
KR101747797B1 (ko) 사타 인터페이스 및 그것의 전원 관리 방법
US8055808B2 (en) Semiconductor memory device and control method for semiconductor memory device
CN104285426B (zh) 给加载/存储通信协议提供低功率物理单元
US20110161530A1 (en) Usb 3.0 support in mobile platform with usb 2.0 interface
JP2006507608A (ja) 直接メモリアクセスを有する複合不揮発性メモリ・入出力カード
JP5789759B2 (ja) 情報処理装置、不揮発性記憶装置、情報処理システム及び不揮発性メモリコントローラ
KR20140071639A (ko) 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US6991173B2 (en) Method and apparatus for autoreset of a USB smart card device in a mute mode
KR102151178B1 (ko) 직렬 통신 장치 및 그 방법
US8489780B2 (en) Power saving in NAND flash memory
CN114446363A (zh) 存储装置和存储装置的操作方法
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
JP2013214221A (ja) ホスト装置、半導体装置、及びメモリカードシステム
KR100782113B1 (ko) 메모리 카드 시스템 및 그것의 호스트 식별 정보 전송 방법
KR20150057397A (ko) 데이터 저장 장치
JP2015084227A (ja) ストレージシステム、格納装置、及びストレージシステムの非信号分析方法
US20130132740A1 (en) Power Control for Memory Devices
KR20140035771A (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법
KR20080063607A (ko) 메모리 카드 시스템 및 그것의 백그라운드 정보 전송 방법
TW201531928A (zh) 具有多個接合墊及／或發射器的單一輸入／輸出單元
CN100517377C (zh) 多功能ic卡及其控制方法
CN105659546A (zh) 自主地控制处理器的缓冲器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee