KR20140035771A - 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법 - Google Patents

임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법 Download PDF

Info

Publication number
KR20140035771A
KR20140035771A KR1020120102476A KR20120102476A KR20140035771A KR 20140035771 A KR20140035771 A KR 20140035771A KR 1020120102476 A KR1020120102476 A KR 1020120102476A KR 20120102476 A KR20120102476 A KR 20120102476A KR 20140035771 A KR20140035771 A KR 20140035771A
Authority
KR
South Korea
Prior art keywords
host
emmc
busy
signal
command
Prior art date
Application number
KR1020120102476A
Other languages
English (en)
Inventor
강영규
김관호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120102476A priority Critical patent/KR20140035771A/ko
Priority to US14/026,046 priority patent/US20140082269A1/en
Publication of KR20140035771A publication Critical patent/KR20140035771A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC)) 장치, 호스트, eMMC 시스템 및 그 동작방법에 관한 것이다. 본 발명의 실시예들에 따른 eMMC 시스템의 동작방법은 상기 호스트가 상기 eMMC 장치의 비지(Busy)상태 제어정보를 리드하기 위한 SEND_EXT_CSD을 전송하는 단계, 상기 eMMC 장치가 상기 비지상태 제어정보를 상기 호스트로 회신하는 단계를 포함한다. 비지상태 제어정보는 상기 eMMC 장치가 비지상태(Busy)인 경우, 상기 eMMC 장치가 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 상기 eMMC 장치로 새로운 명령을 전송할 때까지 호스트 클락신호를 게이팅하도록 제어하는 정보이다.

Description

임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법{EMBEDED MULTIMEDIA CARD(eMMC), HOST FOR CONTROLLING THE eMMC AND OPERATING METHOD THEREOF}
본 발명은 임베디드 멀티미디어 카드(embeded Multimedia Card;eMMC)에 관한 것으로, 특히 호스트로 비지 신호(Busy signal)을 출력하는 동안의 전력소모를 줄일 수 있는 eMMC, 상기 eMMC를 제어하는 호스트 및 그 동작방법에 관한 것이다.
멀티미디어 카드(MultiMediaCard(MMC)는 플래시(flash) 메모리의 메모리 카드 표준이다. eMMC (Embeded Multi Media Card)는 JEDEC(http://www.jedec.org)에서 표준으로 정한 내장형 MMC 인터페이스(I/F) 규약이다. eMMC는 복수 개의 신호버스에 기반하는 클락신호 채널, 데이터 채널 및 명령채널을 통해 통신한다.
eMMC 통신은 스마트폰과 같은 이동통신장치 또는 휴대용컴퓨터와 같은 전자장치에 삽입되어 사용될 수 있다.
도 9는 JESD84-B451표준에 따른 eMMC의 R1b응답에 대한 타이밍도이다.
도 9를 참조하면, eMMC 장치는 동작을 위해 호스트로부터 클락신호(CLK), 데이터(DAT[7:0]) 및 명령(CMD)을 수신한다. eMMC 장치가 호스트로부터 R1b타입의 명령을 수신할 경우, eMMC 장치는 R1응답과 함께 DAT0에 현재 동작 상태를 나타내는 신호, 즉, 비지신호를 호스트로 출력한다.
eMMC 장치가 비지(Busy)상태인 경우, 즉, Card is Busy구간에서 호스트는 eMMC 장치로 계속하여 호스트 클락신호를 공급한다. Card is Busy구간은 명령의 종류 또는 eMMC 장치에 따라 수십 us에서 수 ms가 소요된다. 이때 호스트가 계속하여 호스트 클락신호를 공급하며 eMMC 장치가 비지 상태에서 해제되었는지(Busy Clear) 모니터링하게 된다. 이 경우 호스트는 모니터링에 필요한 호스트 클락신호로 인해 많은 전력을 소모하게 된다.
본 발명이 이루고자 하는 기술적인 과제는 멀티미디어 카드가 비지(busy)상태인 경우 클락신호 채널을 제어하여 전력소모를 줄일 수 있는 eMMC, 상기 eMMC를 제어하는 호스트, 및 이들의 동작 방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여, 본 발명의 일실시예에 따른 임베디드 멀티미디어 카드 및 호스트를 포함하는 eMMC 시스템의 동작제어방법은 상기 호스트가 상기 eMMC 장치의 비지(Busy)상태 제어정보를 리드하기 위한 SEND_EXT_CSD(CMD8)을 전송하는 단계, 상기 eMMC 장치가 상기 비지상태 제어정보를 상기 호스트로 회신하는 단계를 포함한다.
상기 비지상태 제어정보는 상기 eMMC 장치가 비지상태(Busy)인 경우, 상기 eMMC 장치가 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 상기 eMMC 장치로 새로운 명령을 전송할 때까지 호스트 클락신호를 게이팅하도록 제어하는 정보이다.
상기 eMMC 시스템의 동작방법은 상기 호스트가 상기 비지상태 제어정보를 분석하여 SWITCH(CMD 6) 명령을 상기 eMMC로 전송하는 단계 및 상기 SWITCH(CMD 6) 명령에 기초하여 상기 비지상태일 때 상기 호스트 클락신호 없이 동작하도록 상기 eMMC 장치를 셋팅하는 단계를 더 포함할 수 있다.
상기 비지상태는 데이터채널을 통해 상기 eMMC 장치가 상기 호스트로 전송하는 비지 신호(Busy Signal)에 따라 판단될 수 있다.
상기 비지상태 제어정보는 상기 eMMC 장치의 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드에 저장될 수 있다.
상기 비지상태는 상기 호스트로부터 R1b 타입의 명령을 수신받는 경우, 기설정된 시간(Nst) 경과 후 상기 비지상태로 천이한다.
상기 셋팅되는 단계는 상기 eMMC 장치가 상기 비지상태가 되면 상기 호스트 클락신호를 게이팅하고 시스템 클락신호로 동작할 수 있다.
본 발명의 다른 실시예에 따른 호스트는 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC)) 장치로 SEND_EXT_CSD(CMD 8) 명령을 전송하는 명령채널, 상기 eMMC 장치로부터 비지상태(Busy State) 제어정보 또는 비지신호(Busy Signal)를 수신받는 데이터 채널들, 상기 비지신호에 기초하여 호스트 클락신호를 게이팅하는 클락 신호 채널을 포함한다.
상기 비지상태 제어정보는 상기 eMMC 장치가 비지상태(Busy)인 경우, 상기 eMMC가 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 상기 eMMC로 새로운 명령을 전송할 때까지 상기 호스트 클락신호를 게이팅하도록 제어하는 정보이다.
상기 비지신호는 상기 eMMC 장치로부터 상기 데이터채널들 중 어느 하나의 데이터채널을 통해 수신되는 신호이다.
상기 비지신호는 상기 eMMC 장치로 R1b 타입의 명령을 전송하는 경우, 기설정된 시간(Nst) 경과 후 Card is Busy 구간동안 상기 eMMC 장치로부터 수신되는 신호이다.
상기 호스트는 상기 비지신호에 기초하여 상기 호스트 클락신호를 상기 eMMC 장치로 전송하거나 게이팅하도록 제어하는 호스트 입출력 블럭을 더 포함한다.
상기 호스트 입출력 제어블럭은 상기 비지신호에 기초하여 상기 eMMC 장치가 상기 비지상태로 전환되는 시점에 검출신호를 출력하는 비지상태 검출부 및 상기 검출신호에 따라 상기 비지상태로 전환되는 때 상기 호스트 클락신호를 디스에이블(disable)하고, 상기 비지상태에서 벗어나는 때 상기 호스트 클락신호를 인에이블하는 출력 클락신호 선택부를 포함할 수 있다.
상기 비지신호 검출부는 상기 비지신호를 상기 호스트 클락신호에 기초하여 캐치한 제1신호를 출력하는 제1플립플롭, 상기 제1신호를 상기 호스트 클락신호에 기초하여 캐치한 제2신호를 출력하는 제2플립플롭 및 제2신호를 인버스(inverse)한 신호와 상기 제1신호를 비교하여 상기 검출신호를 출력하는 비교부를 포함할 수 있다.
상기 호스트는 수신된 상기 비지상태 제어신호를 분석하여 상기 호스트 클락신호 없이 상기 비지상태에서 동작하기 위한 설정정보를 SWHITCH(CMD 6)명령과 함께 상기 eMMC 장치로 전송할 수 있다.
본 발명의 또다른 일실시예에 따른 임베디드 멀티미디어 카드 장치는 호스트로부터 SEND_EXT_CSD(CMD 8) 명령을 수신받는 명령채널, 상기 SEND_EXT_CSD(CMD 8) 명령에 응답하여 비지상태 제어정보를 상기 호스트로 전송하는 데이터 채널들 및 비지상태일 경우 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 새로운 명령을 전송할 때까지 상기 호스트로부터 수신하는 호스트 클락신호를 게이팅하는 클락신호 채널을 포함한다.
상기 eMMC 장치는 EXT_CSD 레지스터를 더 포함하고, 상기 비지상태 제어정보는 상기 eMMC 장치의 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드에 저장될 수 있다.
상기 비지상태는 데이터채널을 통해 상기 호스트로 전송하는 비지 신호(Busy Signal)에 따라 판단될 수 있다.
상기 비지신호는 상기 호스트가 R1b 타입의 명령을 전송하는 경우, 기설정된 시간(Nst) 경과 후 Card is Busy 구간동안 상기 호스트로 전송되는 신호이다.
상기 eMMC 장치는 상기 명령채널을 통해 상기 호스트로부터 상기 명령을 수신하여 분석하는 명령분석부, 상기 명령의 타입에 따라 상기 호스트클락신호 또는 시스템 클락신호를 선택하여 출력하는 입력 클락신호 선택부 및 상기 선택부로부터 출력되는 클락신호의 속성에 따라 상기 비지신호를 생성하는 비지 신호 생성부를 더 포함할 수 있다.
본 발명의 실시 예에 따른 임베디드 멀티미디어 카드 장치가 비지(busy)상태인 경우 호스트는 클락신호을 게이팅함으로써, 임베디드 멀티미디어 카드 장치가 비지 상태인 경우에 호스트 클락신호 공급으로 소모될 수 있는 전력을 감소시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이햐하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 임베디드 멀티미디어 카드(embedded Multimedia Card)와 호스트를 포함하는 시스템의 블록도를 나타낸다.
도 2는 도 1에 도시된 호스트에서 출력되는 명령들의 테이블을 나타낸다.
도 3은 본 발명의 실시예에 따른 비지상태 클락 제어필드의 정의를 나타낸다.
도 4는 도 1에 도시된 eMMC 시스템의 동작을 설명하기 위한 개념도이다.
도 5는 도 4의 개념도를 보다 구체적으로 나타낸 타이밍도이다.
도 6은 본 발명의 다른 일 실시예에 따른 eMMC 시스템을 구체적으로 나타낸 블럭도이다.
도 7은 도 6의 비지 상태 검출부를 구체적으로 나타낸 블럭도이다.
도 8은 본 발명의 또다른 일 실시예에 따른 eMMC 시스템의 동작방법을 나타낸 흐름도이다.
도 9는 JESD84-B451표준에 따른 eMMC의 R1b응답에 대한 타이밍도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
본 명세서는 JEDEC(http://www.jedec.org)에 의해 2011년 6월에 공개된 Embedded Multimedia Card(eMMC), Electrical Standard 4.51, 즉, JESD84-B451을 레퍼런스(reference)로 포함한다.
따라서 본 명세서의 용어들과 정의들(terms and definitions)이 JESD84-B451의 용어들과 정의들과 다르게 정의되지 않는 한, 본 명세서의 용어들과 정의들은 JESD84-B451의 용어들과 정의들과 동일하다.
본 명세서에서 신호 또는 전압을 전송하는 채널(channel)은 호스트 패드, eMMC 패드, 버스, 라인, 드라이버(차동 증폭기를 포함), 수신기(차동 증폭기를 포함), 또는 이들 중에서 적어도 두 개의 조합을 의미할 수 있다.
본 명세서에서는 특별한 의도를 가지고 명시적으로 구분하지 않는 한, 설명의 편의를 위해 기능 회로, 예컨대 버스(bus), 와이어(wire), 패드(또는 핀(pin)), 드라이버(driver), 수신기(receiver), 및/또는 차동 증폭기 등의 전송 지연 (propagation delay)은 고려하지 않는다.
또한, 본 명세서에서는 설명의 편의를 위해, 특별한 의도를 가지고 명시적으로 구분하지 않는 한, 특정한 기능 회로의 입력 신호와 출력 신호 각각은 동일한 명칭을 사용할 수 있다.
도 1은 본 발명의 실시 예에 따른 임베디드 멀티미디어 카드(embedded Multimedia Card)와 호스트를 포함하는 시스템의 블록도를 나타낸다.
도 1을 참조하면, eMMC 시스템(100)은 호스트(200)와 장치(300), 예컨대, eMMC 장치(300)를 포함한다.
호스트(200)는 eMMC 장치(300)의 데이터 처리 동작, 예컨대, 데이터 리드 동작 또는 데이터 라이트 동작 등을 제어할 수 있다. 상기 데이터 처리 동작은 SDR(single data rate) 또는 DDR(double data rate)로 수행될 수 있다.
호스트(200)는 마이크로프로세서(microprocessor) 또는 어플리케이션 프로세서(application processor)를 의미할 수 있고, 상기 마이크로프로세서 또는 상기 애플리케이션 프로세서는 전자 장치에 내장 또는 구현될 수 있다.
상기 전자 장치는 PC(personal computer), 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트폰(smartphone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), MP3 플레이어, 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.
eMMC 장치(300)는 호스트(200)와 데이터 통신을 위해 상기 전자 장치와 접속 수단들(예컨대, 패드들(pads), 핀들(pins), 버스(bus), 또는 통신 라인들)을 통하여 전기적으로 서로 접속될 수 있다.
호스트(200)는 클락 생성기(210)와 호스트 컨트롤러(220)를 포함한다.
클락 생성기(210)는 호스트(200)와 eMMC 장치(300)에서 사용될 클락 신호(CLK)를 생성한다. eMMC 장치(300)는 호스트(200)로부터 클락 신호(CLK)를 공급받아야 한다. 클락 생성기(210)는 위상 동기 루프(phase locked loop(PLL)) 또는 지연 동기 루프(Delayed locked loop(DLL))로 구현될 수 있다.
호스트 컨트롤러(220)는 입력 회로(230), 출력 회로(240), 및 호스트 입출력 블록(250)을 포함한다.
데이터 리드 동작 동안, 입력 회로(230)는 플래시 메모리(370)로부터 출력된 리드 데이터를 호스트 입출력 블록(250)으로부터 수신한다. 예컨대, 입력 회로(230)는 EXT_CSD 레지스터(380)에 저장된 eMMC 장치(300)의 비지상태 제어정보 를 호스트 입출력 블록(250)으로부터 수신한다. 입력 회로(230)는 수신된 비지상태 제어정보를 호스트 입출력 블록(250)으로 전송한다. 호스트 입출력 블록(250)은 상기 비지상태 제어정보에 기초한 클락 신호(CLK)을 출력한다.
데이터 라이트 동작 동안, 클락 신호(CLK)에 응답하여 출력 회로(240)는 eMMC 장치(300)의 플래시 메모리(370)에 라이트될 라이트 데이터를 호스트 입출력 블록(250)으로 전송한다.
eMMC 버스는 10개의 버스(또는, 10개의 통신 라인들)(101, 102, 및 103)을 포함한다. 10개의 버스(101, 102, 및 103)는 클락 신호(CLK)를 전송하는 단방향(unidirectional) 클락 버스(101), 명령(CMD)과 응답을 전송하는 양방향(bidirectional) 명령 버스(102), 및 데이터(DAT[7:0])를 전송하는 양방향 데이터 버스(103)를 포함한다.
호스트(200)는 입력 회로(230)와 출력 회로(240)에서 사용될 입출력 동작 전압(VCCQ와 VSSQ)을 생성하고, 입출력 동작 전압들(VCCQ와 VSSQ)을 파워 라인들을 통하여 eMMC 장치(300)로 전송한다.
호스트(200)는 플래시 메모리(370)에서 사용될 코어 동작 전압들(VCC와 VSS)을 생성하고, 코어 동작 전압들(VCC와 VSS)을 코어 파워 라인들을 통하여 eMMC 장치(300)로 전송한다. 이때, VSSQ와 VSS는 접지 전압이다.
eMMC 장치(300)는 장치 컨트롤러, 예컨대, eMMC 컨트롤러(310)와 플래시 메모리(370)를 포함한다.
eMMC 컨트롤러(310)는 호스트(200)와 플래시 메모리(370) 사이에서 데이터 통신을 제어한다.
eMMC 컨트롤러(310)는 eMMC 입출력 블록(320), 제어 로직 블록(330) 및 플래시 입출력 블록(340)을 포함한다.
데이터 라이트 동작 동안, CPU(335)의 제어에 따라 eMMC 입출력 블록(320)을 통하여 수신된 데이터(DAT[7:0])는 메모리(350), 예컨대, 버퍼(buffer)에 임시적으로 저장된다. 이 때, CPU(335)의 제어에 따라 플래시 입출력 블록(340)은 메모리(350)에 저장된 데이터를 리드하고 리드된 데이터를 플래시 메모리(370)에 라이트한다.
데이터 리드 동작 동안, CPU(335)의 제어에 따라 플래시 입출력 블록(340)은 플래시 메모리(370)로부터 출력된 데이터를 메모리(350)에 저장한다. 예컨대, CPU(335)의 제어에 따라 플래시 입출력 블록(340)은 EXT_CSD 레지스터(380)로부터 출력된 비지상태 제어정보를 메모리(350)에 저장한다.
CPU(335)는 입출력 블록들(320과 340)의 동작을 제어한다.
메모리(350)는 입출력 블록들(320과 340) 사이에서 주거나 받는 데이터를 저장한다. 메모리(350)는 휘발성 메모리로 구현될 수 있다.
플래시 메모리(370)는 EXT_CSD 레지스터(380)를 포함할 수 있다. EXT_CSD 레지스터(380)는 eMMC 장치(300)의 비지상태 제어정보를 저장한다. 예컨대, 비지상태 제어정보는 EXT_CSD 레지스터(380)의 BUSY_W/O_CLOCK 필드에 저장될 수 있다.
플래시 메모리(370)가 NAND 플래시 메모리로 구현될 때, 플래시 입출력 블록(340)은 NAND 플래시 입출력 블록으로 구현될 수 있다.
도 2는 도 1에 도시된 호스트에서 출력되는 명령들의 테이블을 나타낸다.
도 1 및 도 2를 참조하면, 호스트(200)는 명령 채널(102)을 통해 명령(CMD)을 eMMC 장치(300)로 전송한다.
명령(CMD)은 48비트들(Bits)을 가질 수 있다. 명령 형식(Command Format)은 표 1과 같이 나타낼 수 있다.
Bit Position 47 46 [45:40] [39:8] 7 0
Width(bits) 1 1 6 32 x 1
Value "0" "0" x x x "1"
Description Start bit Transmission bit Command Index Argument CRC7 End bit
명령(CMD)은 명령의 시작을 알리는 시작 비트(Start bit), 전송 방향을 나타내는 전송비트(Transmission bit), 이진코드숫자(Binary Coded Number)로서 해석(Interprete)되는 명령인덱스(Command Index), 32비트로 코딩(Coding)될 수 있는 아규먼트(Argument), 채널 전송 오류 발생으로부터 보호하기 위한 CRC(Cyclic Redundancy Codes) 및 명령의 종료를 알리는 종료 비트(End bit)를 포함한다.
호스트(200)가 eMMC 장치(300)으로 전송하는 도 2의 명령들은 R1b 응답이 필요한 명령들이다. 응답(Response)는 48비트들(Bits)을 가질 수 있고, 명령채널을 통해 eMMC(300)로부터 호스트(200)로 전송된다. 응답 형식(Response Format)은 표2와 같이 나타낼 수 있다. R1b 응답이란 R1응답과 동일하나 선택적으로 데이터 채널의 DAT 0 라인을 통해 비지신호를 함께 보내는 것이다. eMMC 장치(300)는 호스트로부터 명령 접수(command reception)에 앞서 eMMC 장치의 상태(state)에 기초하여 명령들을 수신한 후에 비지 상태가 된다.
Bit Position 47 46 [45:40] [39:8] 7 0
Width(bits) 1 1 6 32 x 1
Value "0" "0" x x CRC7 "1"
Description Start bit Transmission bit Command Index Card Status CRC7 End bit
R1응답은 항상 시작 비트(항상 '0')와 시작한다. 전송의 방향을 나타내는 전송 비트가 뒤따른다. 다음 38비트들은 내용을 나타낸다. 예컨대, 그 중 상기 32 비트들은 상태 정보를 나타낼 수 있다. 표 2에서 'x'는 명령에 의존적인 변수(variable)를 나타낸다. R1응답은 CRC에 의해 보호된다. R1응답(R1)은 종료 비트(end bit)에 의해 종료(terminate)된다. 즉, R1응답은 표 2와 같이, 명령과 형식이 유사하나, 아규먼트 대신 카드 상태(Card Status)에 대한 정보를 포함하여 호스트(200)로 전송한다.
호스트(200)로부터 R1b 응답을 수신받는 명령들로는 도 2에 도시된 바와 같이 SLEEP_AWAKE(CMD 5) 명령, SWITCH(CMD 6) 명령, SELECT/DESELECT_CARD(CMD 7) 명령, STOP_TRANSMISSION(CMD 12) 명령, SET_WRITE_PROT(CMD 28) 명령, CLR_WRITE_PROT(CMD 29) 명령 및 ERASE(CMD 38)명령 등을 포함한다.
일례로 호스트(200)는 SWITCH 명령(CMD6)을 eMMC 장치(300)로 전송한다. SWITCH 명령(CMD6)은 주소 명령(address command; ac)이다. SWITCH 명령(CMD6)에 응답하여 eMMC 장치(300)는 R1b 응답을 호스트(200)로 전송한다.
SWITCH(CMD 6) 명령은 주소 명령(address command;ac)이다. SWITCH(CMD 6) 명령은 eMMC 장치(300)의 동작 모드를 전환하거나, eMMC 장치(300)의 EXT_CSD 레지스터를 수정하기 위한 명령이다.
일례로 eMMC 장치(300)의 비트상태 제어정보를 eMMC 장치(300)로부터 수신하기 위해 호스트(200)는 SEND_EXT_CSD 명령(CMD8)을 eMMC 장치(300)로 전송한다.
SEND_EXT_CSD 명령(CMD8)은 주소 데이터 전송 명령(address data transfer command; adtc)이다. SEND_EXT_CSD 명령(CMD8)의 아규먼트 중 [31:0]은 스터프 비트들(stuff bits), 즉, 0비트들로 채워진다. eMMC 장치(300)는 SEND_EXT_CSD 명령(CMD8)에 응답하여 R1 응답을 호스트(200)로 전송하고, EXT_CSD 레지스터(380)에 포함된 비지상태 제어정보를 호스트(200)로 전송한다. 비지상태 제어정보는 eMMC 장치(300)가 비지상태(Busy)인 경우, eMMC 장치(300)가 호스트(200)로 새로운 요청을 발생하거나 호스트(200)가 eMMC 장치(300)로 새로운 명령을 전송할 때까지 호스트 클락신호를 게이팅하도록 제어하기 위한 정보이다.
EXT_CSD 레지스터(380)는 바이트들을 저장할 수 있다. 상기 바이트들 각각은 장치 특성(Device properties)과 모드들을 정의할 수 있다. 상기 바이트들의 수는 512일 수 있다. 비지상태 제어정보는 상기 바이트들 중 어느 하나에 저장될 수 있다. EXT_CSD 레지스터(380)는 플래시 메모리(370)에 저장될 수 있다. 비지상태 제어정보에 대한 구체적인 설명은 도 3에서 하기로 한다.
이하 다른 명령에 대한 설명은 JED84-B451에 의한다.
도 3은 본 발명의 실시예에 따른 비지상태 클락 제어필드의 정의를 나타낸다.
도 3을 참조하면, EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드는 eMMC 장치(300)의 비지상태 클락을 정의한다. JED84-B451에는 OUT_OF_INTERRUPT_TIME 필드 등이 정의되었으나, 본 발명의 실시예에 따른 EXT_CSD 레지스터는 BUSY_W/O_CLOCK 필드가 추가되어, eMMC 장치(300)가 비지상태인지 여부에 따라 호스트 클락신호의 게이팅 여부를 나타내는 정보를 저장한다.
예컨대, 데이터 채널의 비트 0(Bit 0)에는 비지상태 제어정보(Busy Signal Support w/o Clock)를 저장하고, 비트 1 내지 비트 7(Bit[7:1])은 리저브드(reserved) 상태로 둔다.
호스트(200)가 eMMC 장치(300)로 SEND_EXT_CSD(CMD 8) 명령을 전송하면, eMMC 장치(300)는 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드를 호스트(200)로 전송한다. 호스트(200)는 BUSY_W/O_CLOCK 필드에 저장된 각 비트에 기초하여, eMMC 장치(300)가 비지상태 클락 제어 동작을 지원하는지를 판단할 수 있다.
도 4는 도 1에 도시된 eMMC 시스템의 동작을 설명하기 위한 개념도이다.
도 1 및 도 4를 참조하면, 호스트(200)는 일단 유휴 상태(IDLE)로 있다가 R1b 타입의 명령을 eMMC 장치(300)로 전송한다. 일례로, SWITCH(CMD 6) 명령을 전송한다고 하자.
호스트(200)는 명령과 함께 클락 인에이블 신호(Clock Enable)에 기초하여 호스트 클락신호(Clock)를 eMMC 장치(300)로 전송한다.
eMMC 장치(300)는 유휴 상태(IDLE)에서 상기 R1b 타입의 명령을 호스트(200)로부터 수신하면, 상기 R1b 타입의 명령의 종료비트(End bit)까지 수신한 후에 R1b응답을 상기 호스트(200)로 회신한다. R1b 응답으로 표 2와 같은 R1 응답과 비지 신호(Busy Signal)를 함께 전송한다(Busy Signal Generation).
호스트(200)는 eMMC 장치(300)로부터 비지 신호를 수신하면, 전송하는 호스트 클락신호를 제어한다. 즉, 비지 신호(Busy Signal)을 모니터링하여 eMMC 장치(300)가 비지 상태(예를 들어, 비지 신호가 하이(High))로 드라이브)이면, 클락 인에이블 신호(clock enable)를 비활성화하여 호스트 클락신호(clock)를 게이팅(Gating)한다.
eMMC 장치(300)는 수신받은 상기 명령에 상응하는 동작 수행 종료 후, 비지상태를 해제(Busy Clear)하고 다시 유휴상태(IDLE)로 들어간다. 호스트(200)는 eMMC 장치(300)가 비지 상태를 해제하면(예를 들어, 비지 신호(Busy Signal))이 로우(Low)로 드라이브) 유휴 상태(IDLE)로 들어가나, eMMC 장치(300)가 호스트(200)로 새로운 요청을 발생하거나 호스트(200)가 eMMC 장치(300)로 새로운 명령을 전송하지 않는 한 클락 인에이블 신호(clock enable)는 비활성화 상태로 유지한다. 그 결과, 호스트(200)가 별도의 동작을 위해 eMMC 장치(300)를 작동시키지 않는 한 eMMC 장치(300)로 인가되는 호스트 클락신호를 게이팅하여 대기 상태에서의 전력소모를 줄일 수 있다.
도 5는 도 4의 개념도를 보다 구체적으로 나타낸 타이밍도이다.
도 5를 참조하면, 호스트(200)가 R1b 타입의 명령을 전송하면, eMMC 장치(300)는 상기 명령의 종료비트(E)를 수신한 때부터 NST (2 cycles)이 경과한 후 비지 신호(Busy Signal)를 R1 응답과 함께 호스트(200)로 회신한다.
비지 신호는 데이터채널, 즉 DAT0를 통해 수신될 수 있다. DAT0로 수신되는 비지 신호는 NST (2 cycles) 경과 후 시작 비트(S)부터 종료 비트(E)에 이를 때까지(Card is BUSY 구간) 로우(LOW,'0')로 드라이브된다(L). DAT7 내지 DAT1은 비지 신호의 시작 비트(S)부터 종료 비트(E) 동안(Card is BUSY 구간) '1' 또는 '0'으로 드라이브된다(X).
호스트 클락신호(CLK)는 호스트(200)로부터 eMMC 장치(300)로 명령이 전송되는 동안 클락 신호 채널을 통해 전송된다. 호스트(200)는 eMMC 장치(300)로부터 비지 신호(DAT0)의 스타트 비트를 수신하면, 클락 인에이블 신호를 비활성화(로우로 드라이브(L))하여 호스트 클락 신호를 게이팅한다. 일례로, 호스트 클락 신호를 제어하는데 소정의 레이턴시(latency)가 발생할 수 있다.
호스트(200)는 비지 신호의 종료 비트를 수신하면, 클락 인에이블 신호를 즉시 활성화하지 않고, 비활성화 상태를 유지한다. eMMC 장치(300)가 호스트(200)로 새로운 요청을 발생하거나 호스트(200)가 eMMC(300)로 새로운 명령(Host Command)을 전송하게 되면, 호스트(200)는 클락 인에이블 신호를 활성화하여 호스트 클락신호(CLK)를 eMMC 장치(300)로 전송한다.
그 결과, 호스트(200)는 eMMC 장치(300)에 필요한 때에만 호스트 클락 신호를 전송하게 되므로, 비지 상태에서의 클락 공급에 의한 전력소모를 줄일 수 있다.
도 6은 본 발명의 다른 일 실시예에 따른 eMMC 시스템을 구체적으로 나타낸 블럭도이다.
도 6을 참조하면, 호스트(200)는 eMMC 장치(300)로부터 데이터 채널(DAT0)을 통해 비지신호(Busy Signal)을 수신하고, 비지신호에 기초하여 호스트 클락신호(HOST Clock)의 게이팅 여부를 결정하여 출력 클락신호(OUT Clock)을 eMMC 장치(300)로 전송한다. 호스트 입출력 블록(250)은 출력 클락신호 선택부(251) 및 비지신호 검출부(252)를 포함한다.
출력 클락신호 선택부(251)는 검출신호(DET)에 따라 호스트 클락신호(HOST Clock)를 게이팅하거나 하지 않는다. 일례로 eMMC 장치(300)가 비지상태(Card is BUSY)로 전환되는 때는 호스트 클락신호를 디스에이블(disable)하여 출력 클락신호(OUT Clock)로 하고, 비지상태에서 벗어나는 때는 호스트 클락신호를 인에이블하여 출력 클락신호(OUT Clock)으로 할 수 있다.
비지신호 검출부(252)는 호스트 클락신호(HOST Clock) 및 비지신호에 기초하여 eMMC 장치가 비지상태로 전환되는 시점에 검출신호(DET)를 출력한다. 즉, 비지신호의 시작 비트(S)가 DAT0에서 검출되면 클락 인에이블 신호를 비활성화 하기 위한 검출신호(DET)를 출력한다.
eMMC 장치(300)는 클락 선택신호(Clock Sel)에 따라 호스트(200)로부터 수신한 출력 클락신호(OUT Clock) 또는 시스템 클락신호(System Clcok) 중 어느 하나를 선택하고, 선택된 클락신호에 따라 동작한다. 이때 클락 선택신호(Clock Sel)는 호스트(200)로부터 수신한 명령(CMD)에 기초할 수 있다. eMMC 장치(300)는 선택된 클락신호를 기초로 비지 신호(Busy Signal)을 생성하여 출력한다.
eMMC 장치 입출력 블록(320)은 비지 신호 생성부(321), 입력 클락신호 선택부(322) 및 명령 분석부(323)를 포함한다. 비지 신호 생성부(321)는 입력 클락신호 선택부로부터 출력되는 클락신호의 속성에 따라 비지신호를 생성한다. 입력 클락신호 선택부(322)는 명령의 타입에 따라 호스트 클락신호 또는 시스템 클락신호를 선택하여 출력한다. 명령 분석부(323)는 명령채널을 통해 상기 호스트로부터 상기 명령을 수신하여 분석한다.
도 7은 도 6의 비지 상태 검출부를 구체적으로 나타낸 블럭도이다.
도 6 및 도 7을 참조하면, 비지신호 검출부(252)는 호스트 클락신호(HOST Clock) 및 비지신호에 기초하여 eMMC 장치가 비지상태로 전환되는 시점에 검출신호(DET)를 출력한다. 비지신호 검출부(252)는 비지신호(Busy Signal, DAT0)를 호스트 클락신호(HOST Clock)에 기초하여 캐치한 제1신호(S1)를 출력하는 제1플립플롭(261), 상기 제1신호를 상기 호스트 클락신호에 기초하여 캐치한 제2신호(S2)를 출력하는 제2플립플롭(262) 및 제2신호(S1)를 인버스(inverse)한 신호와 제1신호(S1)를 비교하여 검출신호(DET)를 출력하는 비교부(263)를 포함한다.
도 8은 본 발명의 또다른 일 실시예에 따른 eMMC 시스템의 동작방법을 나타낸 흐름도이다.
먼저 eMMC 장치(300)의 EXT_CSD 레지스터에 비지상태 제어정보가 설정한다(S10). 이때 비지상태 제어정보는 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드에서 설정될 수 있다. 비지상태 제어정보는 eMMC 장치(300)가 비지상태(Busy)인 경우, eMMC 장치(300)가 호스트(200)로 새로운 요청을 발생하거나 호스트(200)가 eMMC 장치(300)로 새로운 명령을 전송할 때까지 호스트 클락신호를 게이팅하도록 제어하는 정보이다.
호스트(200)는 eMMC 장치(300)의 비지(Busy)상태 제어정보를 리드하기 위한 SEND_EXT_CSD(CMD8) 명령을 전송한다(S11). eMMC 장치(300)는 비지상태 제어정보를 포함한 EXT_CSD를 호스트(200)로 회신한다(S12).
호스트(200)는 수신한 EXT_CSD의 BUSY_W/O_CLOCK 필드로부터 비지상태 제어정보를 분석한다(S13). 분석된 비지상태 제어정보를 기초로 eMMC 장치(300)를 호스트 클락신호 없이 동작할 수 있도록 eMMC 장치(300)의 EXT_CSD레지스터값을 수정한다. 즉, 호스트(200)는 SWITCH(CMD 6) 명령을 eMMC 장치(300)로 전송한다(S14).
eMMC 장치(300)는 SWITCH(CMD 6) 명령에 기초하여 Card is Busy구간에서 호스트 클락신호 없이 동작할 수 있도록 EXT_CSD레지스터의 값을 셋팅한다(S15).
Card is Busy구간은 eMMC 장치(300)가 호스트(200)로부터 R1b 타입의 명령을 수신받는 경우, 기설정된 시간(Nst) 경과 후 R1응답과 함께 비지 신호를 전송하는 구간을 말한다. 이때 비지 신호는 시작비트부터 종료비트에 이르기까지 로우(Low)로 드라이브될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100; eMMC 시스템
200; 호스트
210; 클락 생성기
220; 호스트 컨트롤러
230; 입력 회로
240; 출력 회로
250; 호스트 입출력 블록
300; eMMC 장치
310; eMMC 컨트롤러
320; eMMC 입출력 블록
330; 제어 로직 블록
340; 플래시 입출력 블록
370; 플래시 메모리
380; EXT_CSD 레지스터

Claims (18)

  1. 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC)) 장치와 호스트를 포함하는 eMMC 시스템의 동작방법에 있어서,
    상기 호스트가 상기 eMMC 장치의 비지(Busy)상태 제어정보를 리드하기 위한 SEND_EXT_CSD을 전송하는 단계; 및
    상기 eMMC 장치가 상기 비지상태 제어정보를 상기 호스트로 회신하는 단계를 포함하고,
    상기 비지상태 제어정보는
    상기 eMMC 장치가 비지상태(Busy)인 경우, 상기 eMMC 장치가 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 상기 eMMC 장치로 새로운 명령을 전송할 때까지 호스트 클락신호를 게이팅하도록 제어하는 eMMC 시스템의 동작방법.
  2. 제1항에 있어서, 상기 eMMC 시스템의 동작방법은
    상기 호스트가 상기 비지상태 제어정보를 분석하여 SWITCH 명령을 상기 eMMC로 전송하는 단계; 및
    상기 SWITCH 명령에 기초하여 상기 비지상태일 때 상기 호스트 클락신호 없이 동작하도록 상기 eMMC 장치를 셋팅하는 단계를 더 포함하는 eMMC 시스템의 동작방법.
  3. 제1항에 있어서, 상기 비지상태는
    데이터채널을 통해 상기 eMMC 장치가 상기 호스트로 전송하는 비지 신호(Busy Signal)에 따라 판단되는 eMMC 시스템의 동작방법.
  4. 제1항에 있어서, 상기 비지상태 제어정보는
    상기 eMMC 장치의 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드에 저장되는 eMMC 시스템의 동작방법.
  5. 제1항에 있어서, 상기 비지상태는
    상기 호스트로부터 R1b 타입의 명령을 수신받는 경우, 기설정된 시간(Nst) 경과 후 상기 비지상태로 천이하는 eMMC 시스템의 동작방법.
  6. 제2항에 있어서, 상기 셋팅되는 단계는
    상기 eMMC 장치가 상기 비지상태가 되면 상기 호스트 클락신호를 게이팅하고 시스템 클락신호로 동작하는 eMMC 시스템의 동작방법.
  7. 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC)) 장치로 SEND_EXT_CSD 명령을 전송하는 명령채널;
    상기 eMMC 장치로부터 비지상태(Busy State) 제어정보 또는 비지신호(Busy Signal)를 수신받는 데이터 채널들; 및
    상기 비지신호에 기초하여 호스트 클락신호를 게이팅하는 클락 신호 채널을 포함하고,
    상기 비지상태 제어정보는
    상기 eMMC 장치가 비지상태(Busy)인 경우, 상기 eMMC가 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 상기 eMMC로 새로운 명령을 전송할 때까지 상기 호스트 클락신호를 게이팅하도록 제어하는 호스트.
  8. 제7항에 있어서, 상기 비지신호는
    상기 eMMC 장치로부터 상기 데이터채널들 중 어느 하나의 데이터채널을 통해 수신되는 신호인 호스트.
  9. 제8항에 있어서, 상기 비지신호는
    상기 eMMC 장치로 R1b 타입의 명령을 전송하는 경우, 기설정된 시간 경과 후 Card is Busy 구간동안 상기 eMMC 장치로부터 수신되는 신호인 호스트.
  10. 제7항에 있어서, 상기 호스트는
    상기 비지신호에 기초하여 상기 호스트 클락신호를 상기 eMMC 장치로 전송하거나 게이팅하도록 제어하는 호스트 입출력 블럭을 더 포함하는 호스트.
  11. 제10항에 있어서, 상기 호스트 입출력 제어블럭은
    상기 비지신호에 기초하여 상기 eMMC 장치가 상기 비지상태로 전환되는 시점에 검출신호를 출력하는 비지상태 검출부; 및
    상기 검출신호에 따라 상기 비지상태로 전환되는 때 상기 호스트 클락신호를 디스에이블하고, 상기 비지상태에서 벗어나는 때 상기 호스트 클락신호를 인에이블하는 출력 클락신호 선택부를 포함하는 호스트.
  12. 제11항에 있어서, 상기 비지신호 검출부는
    상기 비지신호를 상기 호스트 클락신호에 기초하여 캐치한 제1신호를 출력하는 제1플립플롭;
    상기 제1신호를 상기 호스트 클락신호에 기초하여 캐치한 제2신호를 출력하는 제2플립플롭; 및
    제2신호를 인버스(inverse)한 신호와 상기 제1신호를 비교하여 상기 검출신호를 출력하는 비교부를 포함하는 호스트.
  13. 제7항에 있어서, 상기 호스트는
    수신된 상기 비지상태 제어신호를 분석하여 상기 호스트 클락신호 없이 상기 비지상태에서 동작하기 위한 설정정보를 SWHITCH명령과 함께 상기 eMMC 장치로 전송하는 호스트.
  14. 호스트로부터 SEND_EXT_CSD 명령을 수신받는 명령채널;
    상기 SEND_EXT_CSD 명령에 응답하여 비지상태 제어정보를 상기 호스트로 전송하는 데이터 채널들; 및
    비지상태일 경우 상기 호스트로 새로운 요청을 발생하거나 상기 호스트가 새로운 명령을 전송할 때까지 상기 호스트로부터 수신하는 호스트 클락신호를 게이팅하는 클락신호 채널을 포함하는 eMMC 장치.
  15. 제14항에 있어서, 상기 eMMC 장치는
    EXT_CSD 레지스터를 더 포함하고,
    상기 비지상태 제어정보는
    상기 eMMC 장치의 EXT_CSD 레지스터의 BUSY_W/O_CLOCK 필드에 저장되는 eMMC 장치.
  16. 제14항에 있어서, 상기 비지상태는
    데이터채널을 통해 상기 호스트로 전송하는 비지 신호(Busy Signal)에 따라 판단되는 eMMC 장치.
  17. 제16항에 있어서, 상기 비지신호는
    상기 호스트가 R1b 타입의 명령을 전송하는 경우, 기설정된 시간 경과 후 Card is Busy 구간동안 상기 호스트로 전송되는 신호인 eMMC 장치.
  18. 제16항에 있어서, 상기 eMMC 장치는
    상기 명령채널을 통해 상기 호스트로부터 상기 명령을 수신하여 분석하는 명령분석부;
    상기 명령의 타입에 따라 상기 호스트클락신호 또는 시스템 클락신호를 선택하여 출력하는 입력 클락신호 선택부; 및
    상기 선택부로부터 출력되는 클락신호의 속성에 따라 상기 비지신호를 생성하는 비지 신호 생성부를 더 포함하는 eMMC 장치.
KR1020120102476A 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법 KR20140035771A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120102476A KR20140035771A (ko) 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법
US14/026,046 US20140082269A1 (en) 2012-09-14 2013-09-13 EMBEDDED MULTIMEDIA CARD (eMMC), HOST CONTROLLING SAME, AND METHOD OF OPERATING eMMC SYSTEM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120102476A KR20140035771A (ko) 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR20140035771A true KR20140035771A (ko) 2014-03-24

Family

ID=50275698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102476A KR20140035771A (ko) 2012-09-14 2012-09-14 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법

Country Status (2)

Country Link
US (1) US20140082269A1 (ko)
KR (1) KR20140035771A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881680B2 (en) * 2014-06-03 2018-01-30 Qualcomm Incorporated Multi-host power controller (MHPC) of a flash-memory-based storage device
KR20160049200A (ko) * 2014-10-27 2016-05-09 삼성전자주식회사 데이터 저장 장치의 작동 방법, 이를 포함하는 모바일 컴퓨팅 장치, 및 이의 작동 방법
CN106886495B (zh) * 2015-12-15 2019-10-18 北京兆易创新科技股份有限公司 一种嵌入式系统及其控制方法
KR102430983B1 (ko) 2017-09-22 2022-08-09 삼성전자주식회사 스토리지 장치 및 그 동작 방법
KR102493964B1 (ko) 2017-12-18 2023-02-01 삼성전자주식회사 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 스토리지 컨트롤러의 동작 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4222509B2 (ja) * 2001-06-04 2009-02-12 株式会社ルネサステクノロジ 記憶装置
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt
US8015428B2 (en) * 2007-06-12 2011-09-06 Renesas Electronics Corporation Processing device and clock control method
US20090094678A1 (en) * 2007-10-05 2009-04-09 Nokia Corporation Mulimode device
DE112009004900T5 (de) * 2009-06-10 2012-08-16 Micron Technology, Inc. Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern

Also Published As

Publication number Publication date
US20140082269A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
US9535451B2 (en) Embedded multimedia card using unidirectional data strobe signal, host for controlling the same, and related methods of operation
US9792072B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
KR101988260B1 (ko) 임베디드 멀티미디어 카드, 및 이의 동작 방법
US8055808B2 (en) Semiconductor memory device and control method for semiconductor memory device
US9430423B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
US11750190B2 (en) Encoded on-die termination for efficient multipackage termination
EP2791809B1 (en) Unified data masking, data poisoning, and data bus inversion signaling
KR20140035771A (ko) 임베디드 멀티미디어 카드, 상기 임베디드 멀티미디어 카드를 제어하는 호스트, 및 그 동작방법
US9348356B2 (en) Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system
US9235343B2 (en) State change in systems having devices coupled in a chained configuration
US11829626B2 (en) Storage device and operating method of storage device
KR20200055805A (ko) 다수의 레이턴시 집합을 이용하는 메모리 디바이스 및 이의 작동 방법
CN112951298A (zh) 降低稳定阈值电压（vt）读取干扰降级的系统方法
JP6508912B2 (ja) ストレージシステム、ストレージ装置、及びストレージシステムの非信号分析方法
CN112578895A (zh) 降低非易失性存储器中的由于待机泄漏电流引起的功耗
US9496010B2 (en) Semiconductor device and memory system including the same
US20070045426A1 (en) Memory card
CN210836074U (zh) 一种基于门电路实现emmc单通道扩容的电路
CN112309444B (zh) 存储器接口电路、存储器存储装置及设定状态检测方法
CN112309445B (zh) 存储器接口电路、存储器存储装置及信号产生方法
KR20230138037A (ko) 플래시 메모리 칩을 최적화하기 위한 방법 및 관련된 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid