TWI814685B - 半導體記憶體裝置 - Google Patents

Abstract

根據一個實施例，一種半導體記憶體裝置包含殼體和端子。所述殼體具有在第一方向上延伸的第一端部邊緣和與所述第一端部邊緣相對的第二端部邊緣。所述端子包含訊號端子且構成至少一個第一列和至少一個第二列。所述第一列包含所述端子中的兩個或多個，其在所述第一方向上佈置在靠近所述第一端部邊緣的位置處。所述第二列包含所述端子中的兩個或多個，其在所述第一方向上佈置在靠近所述第二端部邊緣的位置處。

Description

半導體記憶體裝置

本文描述的實施例一般關於半導體記憶體裝置。 相關申請的交叉參照

本申請基於並請求2018年4月23日提交的日本專利申請號2018-082281的優先權，以及2018年12月5日提交的日本專利申請號2018-228246的優先權；其全部內容都藉由參照的方式併入本文。

隨著技術的改進，已經增加了快閃記憶體的儲存容量。與此相伴，增加了半導體記憶體裝置(如可移除記憶卡)的資料傳輸量，並且也增加了資料傳輸時間。

如果半導體記憶體裝置的通訊介面加快，所述資料傳輸時間可以被縮短。 引證案列表 專利文獻

[PTL 1]日本專利申請案公開號2009-259207

與

根據實施例，一種半導體記憶體裝置包含殼體、記憶體、控制器以及複數個端子。所述殼體具有第一表面、位於所述第一表面的相反側的第二表面、在第一方向上延伸的第一端部邊緣、位於所述第一端部邊緣的相反側並且在所述第一方向上延伸的第二端部邊緣、在與所述第一方向交叉的第二方向上延伸的第一側邊緣，以及形成了所述第一端部邊緣與所述第一側邊緣之間的凹口的第一角部。所述記憶體係設置在所述殼體中。所述控制器係設置在所述殼體中並控制所述記憶體。所述端子包含用於訊號傳輸的複數個訊號端子，並且設置在所述第一表面上。所述端子構成至少一個第一列和至少一個第二列。所述第一列包含所述端子中的兩個或多個，其在所述第一方向上佈置成在比所述第二端部邊緣更靠近所述第一端部邊緣的位置處具有間隔，以及在所述端子中的所述兩個或多個構成複數個所述第一列的情況下，所述第一列在所述第二方向上佈置成具有間隔。所述第二列包含所述端子中的兩個或多個，其在所述第一方向上佈置成在比所述第一端部邊緣更靠近所述第二端部邊緣的位置處具有間隔，以及在所述端子中的所述兩個或多個構成複數個所述第二列的情況下，所述第二列在所述第二方向上佈置成具有間隔。

在下文中，將參考附圖詳細描述根據實施例的半導體記憶體裝置。此外，本發明不受這些實施例的限制。

(第一實施例) 在下文中，將參考圖1至11描述第一實施例。此外，在本說明書中，有時，實施例的構成要素和元件的解釋以複數形式表示。以複數形式表達的構成要素和解釋可以用其它未描述的表達方式書寫。此外，未以複數形式表達的構成要素和解釋也可被以未描述的其它表達方式書寫。

圖1是顯示根據第一實施例的記憶卡10的範例性平面圖。圖2是顯示第一實施例的記憶卡10的範例性側視圖。記憶卡10是半導體記憶體裝置的範例，並且可以被稱為例如可卸載媒體和可卸載記憶卡。

在本說明書中，X軸、Y軸和Z軸如在每個圖中顯示般定義。X軸、Y軸和Z軸彼此垂直。X軸沿著記憶卡10的寬度。Y軸沿著記憶卡10的長度。Z軸沿著記憶卡10的厚度。

記憶卡10包含殼體11、基板12、快閃記憶體13、卡控制器14和保護片15。快閃記憶體13是記憶體的範例。卡控制器14是控制器的範例。

記憶卡10和殼體11例如以在Y軸方向上延伸的大致矩形的板狀形成。Y軸方向是記憶卡10和殼體11的縱向，並且包含正Y軸方向(由Y軸的箭頭指示的方向)和負Y軸方向(Y軸的箭頭的相反方向)。Y軸方向是第二方向的範例。

如圖2所示，殼體11具有板形並且具有第一表面21、第二表面22，以及外邊緣23。第一表面21和第二表面22係以在Y軸方向延伸的大致矩形(長方形)形狀形成。也就是說，Y軸方向也是第一表面21和第二表面22的縱向方向。在所述實施例中，記憶卡10、殼體11、第一表面21和第二表面22中之各者的形狀被表示為矩形形狀，但也可以使用其它形狀。

第一表面21是面向Z軸的正方向(Z軸的箭頭指向的方向)的大致平坦的表面。如圖2所示，第二表面22位於第一表面21的相對側，並且是面向負Z軸方向(與Z軸的箭頭相反的方向)的大致平坦的表面。

外邊緣23設置在第一表面21和第二表面22之間，並連接到第一表面21的邊緣和第二表面22的邊緣。如圖1所示，外邊緣23包含第一邊緣31、第二邊緣32、第三邊緣33、第四邊緣34、第一角部35、第二角部36、第三角部37和第四角部38。

第一邊緣31在X軸方向上延伸並且面向正Y軸方向。X軸方向是記憶卡10、殼體11、第一表面21和第二表面22的短邊方向，並且包含正X軸方向(由X軸的箭頭指示的方向)和負X軸方向(與X軸的箭頭相反的方向)。X軸方向是第一方向的範例。

第二邊緣32在Y軸方向上延伸並且面向負X軸方向。第二邊緣32設置有凹部32a。此外，可以省略凹部32a。在一些情況下，記憶卡10被插入的連接器可以設置有適合凹部32a的突起。在這種情況下，突起允許設置有凹部32a的記憶卡10被插入連接器中並且可以防止沒有凹部32a的記憶卡10插入連接器中。兩種的記憶卡10皆可被允許插入沒有突起的連接器。如此，連接器可以基於凹部32a來識別記憶卡10的類型。此外，連接器可以基於記憶卡10的凹部32a的位置和連接器的突起的位置來識別更多類型的記憶卡10。第三邊緣33位於在Y軸方向上延伸、與第二邊緣32相對的一側，並且面向正X軸方向。第四邊緣34位於在X軸方向上延伸、與第一邊緣31相對的一側，並且面向負Y軸方向。

第二邊緣32和第三邊緣33中之各者的長度大於第一邊緣31和第四邊緣34中之各者的長度。第一邊緣31和第四邊緣34構成大致矩形的記憶卡10的短邊，並且第二邊緣32和第三邊緣33構成大致矩形的記憶卡10的長邊。

第一角部35是第一邊緣31和第二邊緣32之間的角部，並且連接在負X軸方向上的第一邊緣31的端部與在正Y軸方向上的第二邊緣32的端部。在負X軸方向上的第一邊緣31的端部是第一邊緣的一端的範例。在正Y軸方向上的第二邊緣32的端部是第二邊緣的端部的範例。

第一角部35以直線形狀在負X軸方向上的第一邊緣31的端部與在正Y軸方向上的第二邊緣32的端部之間延伸。在X軸方向上，在負X軸方向上的第一邊緣31的端部與第二邊緣32之間的距離為1.1 mm。在Y軸方向上，在正Y軸方向上的第二邊緣32的端部與第一邊緣31之間的距離是1.1 mm。

藉由將第一邊緣31和第二邊緣32之間的邊角部設置成所謂C1.1的邊角倒角來設置第一角部35。根據另一表現形式，在第一角部35中，凹口C係形成在第一邊緣31和第二邊緣32之間。

在所述實施例中，在第一角部35中，大致三角形的凹口C係在彼此垂直方向上的延伸第一邊緣31和第二邊緣32之間的角部中形成。然而，凹口C不限於此範例。例如，在第一角部35中，與所述實施例相比，可以形成凹陷在殼體11內的大致矩形的凹口C。

第二角部36是第一邊緣31和第三邊緣33之間的角部，並且連接在正X軸方向上的第一邊緣31的端部與在正Y軸方向上的第三邊緣33的端部。在正X軸方向上的第一邊緣31的端部是第一邊緣的另一端的範例。在正Y軸方向上的第三邊緣33的端部是第三邊緣的端部的範例。

第二角部36以弧狀在正X軸方向上的第一邊緣31的端部和正Y軸方向上的第三邊緣33的端部之間延伸。第二角部36以圓弧狀延伸。然而，第二角部36可以用橢圓弧狀延伸。

以弧狀延伸的第二角部36的半徑為0.2 mm。藉由將第一邊緣31和第三邊緣33之間的角設置為所謂的R0.2的圓倒角來設置第二角部36。如此，第一角部35的形狀和第二角部36的形狀彼此不同。

第三角部37連接在負Y軸方向上的第二邊緣32的端部和在負X軸方向上的第四邊緣34的端部。第四角部38連接在負Y軸方向上的第三邊緣33的端部和在正X軸方向上的第四邊緣34的端部。第三角部37和第四角部38中之各者以具有0.2 mm的半徑的弧狀延伸。

記憶卡10、殼體11、第一表面21和第二表面22設置為具有在Y軸方向上具有大約18±0.1 mm的長度，以及在X軸方向上具有大約14±0.1 mm的長度。也就是說，在Y軸方向上，第一邊緣31和第四邊緣34之間的距離被設置為大約18±0.1 mm，而在X軸方向上，第二邊緣32和第三邊緣33之間的距離被設置為大約14±0.1 mm。此外，記憶卡10、殼體11、第一表面21與第二表面22在X軸方向和Y軸方向上的長度不限於此範例。

如圖2所示，殼體11還具有傾斜部39。傾斜部39是第一表面21和第一邊緣31之間的角部，並且以線性形狀在正Y軸方向上的第一表面21的端部與正Z軸方向上的第一邊緣31的端部之間延伸。

如圖1所示，基板12、快閃記憶體13和卡控制器14設置在殼體11的內部。基板12、快閃記憶體13和卡控制器14可以容納在盒狀殼體11中或可以嵌入殼體11中。

基板12例如是印刷電路板(PCB)。此外，基板12可以是另一種基板。快閃記憶體13和卡控制器14係安裝在基板12上。

快閃記憶體13是能夠儲存資訊的非揮發性記憶體，並且例如是NAND型快閃記憶體。此外，快閃記憶體13可以是另一快閃記憶體，如NOR型快閃記憶體。記憶卡10可以具有例如複數個堆疊的快閃記憶體13。

卡控制器14可以整體控制快閃記憶體13以及包含快閃記憶體13的記憶卡10。例如，卡控制器14可以執行對於快閃記憶體13讀取/寫入的控制以及與外部通訊的控制。這種通訊控制包含對應於快捷週邊組件互連(PCIe)標準(在下文中，簡稱為PCIe)的協定控制。此外，卡控制器14可間接地藉由控制快閃記憶體13的其它電子部件來控制快閃記憶體13。

保護片15被連接到第一表面21。保護片15將例如暴露於第一表面21的測試端子密封。保護片15不限於此範例。

記憶卡10還具有複數個端子P。在所述實施例中，記憶卡10具有二十六個端子P。此外，端子P的數目僅是範例，並不限於此範例。也就是說，端子P的數目可以小於26或大於26。複數個端子P例如設置在基板12中。複數個端子P是連接到第一表面21的金屬板。在所述實施例中，第二表面22未設置有端子P並且可以用於，例如，印刷表面或散熱表面。

在所述實施例中，複數個端子P佈置成兩列，以形成第一列R1和第二列R2。複數個端子P可以佈置成三列或更多列，以形成複數個第二列R2。

十三個端子P沿X軸方向排列，並且在端子之間插入間隔，以構成第一列R1。在下文中，在一些情況下，構成第一列R1的十三個端子P可以單獨地稱為端子P1至P13。構成第一列R1的端子P的數目不限於13。構成第一列R1的端子P從最靠近第二邊緣32的端子P1到最靠近第三邊緣33的端子P13依次排列。

端子P1至P13在第一邊緣31附近沿第一邊緣31在X軸方向上排列。由端子P1至P13構成的第一列R1和端子P1至P13與第一邊緣31間隔開。然而，第一列R1和第一邊緣31之間的距離比第一列R1和第四邊緣34之間的距離短。此外，端子P1至P13和第一列R1可以與第一邊緣31相鄰。

十三個端子P沿X軸方向排列，並且在端子之間插入間隔，以構成第二列R2。在下文中，構成第二列R2的十三個端子P可以分別稱為端子P14至P26。此外，構成第二列R2的端子P的數目並不局限於十三。此外，構成第二列R2的端子P的數目可以比構成第一列R1的端子P的數目更大或更小。構成第二列R2的端子P從最靠近第二邊緣32的端子P14到最靠近第三邊緣33的端子P26依次排列。

構成第二列R2的複數個端子P佈置在比遠離第一列R1還遠離第一邊緣31的位置處。因此，第二列R2比遠離第一列R1還遠離第一邊緣31。第一列R1和第二列R2以列間隔介於其間沿Y軸方向排列。

如上所述，複數個端子P沿X軸方向排列。在這種情況下，一個端子P的至少一部分位於正Y軸方向的另一個端子P的一端與在Y軸方向上相鄰的負Y軸方向上的另一個端子P的的一端之間的區域。在第一列R1和第二列R2中之各者中，一個端子P可以從正Y軸方向上的另一個端子P的一端沿正Y軸方向突出或者可以從負Y軸方向上的另一個端子P的一端沿負Y軸方向突出。也就是說，每個端子P的位置可以在Y軸方向上移位。藉由在相同列R1和R2中對齊負Y軸方向上的端子P的端部，端子P的電特性可被允許類似於連接器的接觸位置在Y軸方向上對齊的情況。

複數個端子P可以具有彼此不同的形狀。例如，在第一列R1中，端子P1、P4、P7、P10和P13的形狀與端子P2、P3、P5、P6、P8、P9、P11和P12的形狀是彼此不同的。此外，在第二列R2中，端子P14、P17、P18、P19、P21、P24和P25的形狀以及端子P15、P16、P20、P22、P23和P26的形狀是彼此不同的。此外，在所述實施例中，在第一列R1和第二列R2中之各者中，複數個端子P之間的距離基本上恆定。然而，複數個端子P之間的距離可以不同。在Y軸方向上連接的連接器中，電源端子的端子P1、P4、P7、P10、P13、P14、P17、P18、P19、P21、P24和P25與記憶卡10的接地端子被設置為比訊號端子的端子P2、P3、P5、P6、P8、P9、P11、P12、P15、P16、P20、P22、P23和P26更長。因此，由於連接器首先與電源端子及接地端子接觸，連接器是電穩定的，因此，能夠避免對於訊號端子施加電應力。當電壓在功率被施加到卡控制器14之前被施加到訊號端子，電應力被施加到稍後描述的介面電路51的輸入緩衝器。

用於根據預定介面標準進行通訊的訊號被分配給複數個端子P。然而，可以將用於根據複數個介面標準進行通訊的訊號分配給複數個端子P。

圖3是列出根據第一實施例的複數個端子P的訊號分配的範例的範例性表格。如圖3所示，在所述實施例中，用於根據PCIe的資料通訊的訊號被分配給第一列R1中的複數個端子P。在PCIe中，差動資料訊號對可用於資料通訊。

在第一列R1中，接地(GND)地電位係分配給端子P1、P4、P7、P10和P13，而接收差動訊號PERp0、PERn0、PERp1和PERn1係分配給端子P2、P3、P8和P9，而發送差動訊號PETp0、PETn0、PETp1和PETn1係分配給端子P5、P6、P11和P12。

端子P1、P4、P7、P10和P13是接地端子的範例。所述接收差動訊號PERp0、PERn0、PERp1和PERn1以及發送差動訊號PETp0、PETn0、PETp1和PETn1是訊號和差動資料訊號的範例。端子P2、P3、P5、P6、P8、P9、P11和P12是訊號端子、第一訊號端子和差動資料訊號端子的範例。

接收差動訊號PERp0和PERn0被分配的一對端子P2、P3係位於兩個端子P1和P4之間，並被這兩個端子P1、P4圍繞。發送差動訊號PETp0和PETn0被分配的一對端子P5和P6係位於兩個端子P4和P7之間，並被這兩個端子P4和P7圍繞。

接收差動訊號PERp1和PERn1被分配的一對端子P8和P9係位於兩個端子P7和P10之間，並被兩個端子P7和P10圍繞。發送差動訊號PETp1和PETn1被分配的一對端子P11和P12係位於兩個端子P10和P13之間，並被兩個端子P10和P13圍繞。

在PCIe中，資料是串列傳輸的，但是為了能夠在接收電路中產生時脈並防止電壓位準由於延續到針對每個單位執行編碼之資料的相同邏輯位準而偏離到高位準或低位準。如8B10B和128b/130b的方法被用於編碼。利用這種編碼，在資料傳輸時的平均訊號電壓位準可以被允許處於共同電壓的附近，因此，與接收臨限值位準的偏差可以被減少。此外，由於接收側可以藉由從資料的變化點產生接收時脈來產生資料的時間波動之後的接收時脈，穩定的資料接收變為可能。即使在複數個通道(差動資料訊號的向上和向下對)之間有偏差的情況中，所接收資料的開始位置藉由在每個通道獨立地配置接收電路來對齊，從而可以允許通道之間的偏移被抵消。

例如，在PCIe 3.0的情況下，最大傳輸速率是每個通道2千兆位元組/秒(向上和向下傳輸速率的總和)。在PCIe中，一個通道可以由一組發送差動訊號PETp0和PETn0以及接收差動訊號PERp0和PERn0來配置。此外，在PCIe中，一個通道可以由一組發送差動訊號PETp1和PETn1以及接收差動訊號PERp1和PERn1構成。如此，由於兩個通道被分配給構成第一列R1的複數個端子P，所以可以增加PCIe的通道數，因此，資料傳輸率得以提高。

在PCIe，在初始化時能夠識別多個通道配置，並利用多個通道發送一個資料。此外，在主機設備不支援多個通道的情況下，記憶卡10可以在單一通道模式下操作。

端子P2、P3、P5、P6、P8、P9、P11和P12根據PCIe發送差動資料訊號並且啟用雙向通訊。端子P2、P3、P5、P6、P8、P9、P11和P12利用GHz頻帶的頻率來發送差動資料訊號。

用於在PCIe中控制通訊的控制訊號被分配給第二列R2的複數個端子P。在第二列R2中，GND被分配給端子P14和P17；參考差動時脈訊號REFCLKp和REFCLKn被分配給端子P15和P16；第二電源(電力軌)PWR2被分配給端子P18和P19；重置訊號PERST＃被分配給端子P20；第一電源(電力軌)PWR1被分配給端子P21；功率管理控制訊號CLKREQ＃被分配給端子P22；控制訊號CNTA和CNTB被分配給端子P23和P26；而第三電源(電力軌)PWR3被分配給端子P24和P25。

端子P15、P16、P20、P22、P23和P26是訊號端子和第二訊號端子的範例。端子P15和P16是差動時脈訊號端子的範例。端子P20、P22、P23和P26是單端訊號端子的範例。端子P20和P22是邊帶訊號端子的範例。端子P18、P19、P21、P24和P25是電源端子的範例。端子P18和P19是第二電源端子的範例。端子P21是第一電源端子的範例。端子P24和P25是第三電源端子的範例。藉由將複數個端子P設置為電源端子，電流被分散，因此，流過每個端子的電流降低，從而可以降低由於電源電路和電源端子之間存在的電阻分量致使的下降電壓。

兩個參考差動時脈訊號REFCLKp/n構成差動時脈訊號。藉由將具有在MHz頻帶的頻率的時脈訊號從主機設備發送到端子P15和P16，記憶卡10可以便於與記憶卡10所連接的主機設備同步。如此，在端子P15和P16處用於傳輸的時脈訊號的頻率被設置為低於用於由端子P2、P3、P5、P6、P8、P9、P11和P12傳輸的差動資料訊號的頻率，EMI的產生可以藉由產生接近正弦波的波形來降低。

主機設備是資訊處理設備，諸如個人電腦，諸如行動電話的可攜式終端、數位相機、成像設備、平板電腦或智慧手機、遊戲終端、諸如汽車導航系統的車載終端，或其它設備。

記憶卡10藉由將PLL振盪電路所接收到的參考差動時脈相乘來產生位元時脈。資料係與位元時脈同步地從發送差動訊號PETp0、PETn0、PETp1和PETn1輸出。從接收差動訊號PERp0、PERn0、PERp1和PERn1讀取的資料被與跟位元時脈同步的一個資料對齊。也就是說，一旦接收到由代碼產生的接收時脈，就可以將資料與參考差動時脈重新同步。

重置訊號PERST＃可用於允許主機設備根據PCIe重置用於通訊的匯流排。PCIe差動通道的初始化開始時序由PCIe的重置釋放的時序規範來調節。當主機設備在發生錯誤等時重新初始化記憶卡10時，可以使用此重置訊號PERST＃。

功率管理控制訊號CLKREQ＃可以用作用於從省電模式恢復的時脈。在省電模式中，有可能藉由停止用於資料傳輸的高頻位元時脈來減少功率消耗。

控制訊號CNTA和CNTB可用於控制各種功能。例如，如下面描述的，控制訊號CNTB可被用來確定電源電壓PWR3對於PCIe的初始化是否為必需的，以確定電源電壓PWR2是否為必需的，或是否可以僅利用電源電壓PWR1來進行操作。

重置訊號PERST＃，電源管理控制訊號CLKREQ＃，以及控制訊號CNTA和CNTB是單端訊號。此外，重置訊號PERST＃和電源管理控制訊號CLKREQ＃是PCIe的邊帶訊號。

藉由允許記憶卡10根據PCIe支援通訊，可以使用PCIe的標準實體層(PHY：實體層)。因此，可以促進用於提高記憶卡10的資料傳輸速率的設計並降低開發成本。

此外，記憶卡10支援以PCIe通訊，使得快捷非揮發性記憶體(NVMe)可以採用為PCIe的資料鏈路層。因此，可以減少資料傳輸時的負擔，從而可以提高資料傳輸效率。

所述主機設備可以將電源電壓PWR1作為供應端子P21的第一電源。在所述實施例中，所述電源電壓PWR1被設置為3.3 V。電源電壓表示法表示中值，並且允許一些電壓變化寬度。所述電源電壓PWR1可被設置，例如，範圍從2.5 V至3.3 V，但電源電壓不限於此範例。

所述主機設備可以將電源電壓PWR2作為供應端子P18和P19的第二電源。電源電壓PWR2是第二電源電壓的範例。在所述實施例中，所述電源電壓PWR2被設置為1.8 V。也就是說，電源電壓PWR2係等於或低於電源電壓PWR1。所述電源電壓PWR2可被設置，例如，範圍從1.2 V至1.8 V，但電源電壓不限於此範例。

所述主機設備可以將電源電壓PWR3作為供應端子P24和P25的第三電源。所述電源電壓PWR3是第一電源電壓的一個範例。在所述實施例中，電源電壓PWR3設置為1.2 V。也就是說，電源電壓PWR3等於或低於電源電壓PWR2。所述電源電壓PWR3不限於此範例。

圖4是示意性地顯示了第一實施例的記憶卡10的導線的範例性平面圖。如圖4所示，卡控制器14位於第一列R1和第二列R2之間。此外，卡控制器14可以設置在另一個位置。例如，卡控制器14可被設置在，例如，包含在正Y軸方向上的第一列R1中的端子P的端部與包含在負Y軸方向上的第二列R2的端子P的端部之間的另一位置處。此外，卡控制器14可以設置成使得包含在第二列R2中的端子P位於正Y軸方向的卡控制器14的端部和負Y軸方向的卡控制器14的端部之間。

卡控制器14具有複數個連接端子CP。所述複數個連接端子CP是接收差動訊號PERp0、PERn0、PERp1和PERn1以及發送差動訊號PETp0、PETn0、PETp1和PETn1被分配的卡控制器14的端子。複數個連接端子CP被設置在卡控制器14的側14a的一部分並且位於第一列R1和第二列R2之間。較佳的是，連接端子CP被設置成使得連接端子CP和端子P之間的導線不相交。

所述記憶卡10還包含複數個導線W、複數個接地平面41、複數個電源導線42，以及複數個ESD保護二極體43。圖4在同一平面上示意性顯示卡控制器14、端子P、導線W、接地平面41、電源導線42和ESD保護二極體43以供說明。此外，在圖4中，陰影線被供應接地平面41和電源導線42以供說明。

在所述實施例中，分配了複數個端子P，使得複數個導線W、複數個接地平面41和複數個電源導線42彼此不重疊。為此，導線W、接地平面41和電源導線42係有效地形成而沒有通孔。

所述複數個導線W包含導線W2、W3、W5、W6、W8、W9、W11和W12，其連接卡控制器14的連接端子CP與端子P2、P3、P5、P6、P8、P9、P11和P12。此外，所述複數個導線W包含導線W15、W16、W20、W22、W23和W26，其連接卡控制器14與端子P15、P16、P20、P22、P23和P26。

導線W2、W3、W5、W6、W8、W9、W11和W12的長度被設置為彼此相等。此外，導線W2、W3、W5、W6、W8、W9、W11和W12相對於穿過端子P7的中心在Y軸方向上延伸的中心軸Ax鏡像對稱地設置。因此，容易設計導線W2、W3、W5、W6、W8、W9、W11和W12。此外，導線W15和W16的長度設定為彼此相等。

所述導線W2、W3、W5、W6、W8、W9、W11、W12以相等長度佈線，以消除行間歪斜。為了調整長度，需要彎曲導線，但由於難以繪製具有一般平滑曲線的圖案，因此在改變導線方向時，複數個位置處的導線並非以90°彎曲，而是以45°彎曲。儘管導線W的寬度在彎曲部分處略微增加，但是發生特性阻抗的變化，因此，從所述部分產生雜訊。由於寬度的波動在45°時比在90°時小，因此抑制了雜訊的發生。

複數個接地平面41圍繞導線W2、W3、W5、W6、W8、W9、W11、W12、W15和W16。根據另一表達，導線W2、W3、W5、W6、W8、W9、W11、W12、W15和W16在複數個接地平面41之間穿過。因此，可以確保每個差動訊號的返回路徑，減少了差動訊號之間的相互干擾，從而穩定了操作訊號位準。

電源導線42係連接到端子P18、P19、P21、P24和P25。電源導線42的寬度比導線W的寬度大。因此，可以流經電源導線42的電流增加，並且藉由電源導線42的散熱可以有效地執行。此外，記憶卡10可以從複數個端子P散熱。

由於導線和連接器的電阻分量或電感分量存在，主機功率輸出和記憶卡端子之間發生電壓降。在電源電壓的容許變化範圍與電源電壓是恆定比例的情況下，較低的電壓有更小的容許電壓變化寬度。因此，由於存在電壓降，因此當電源電壓較低時，難以控制電源電壓，使得卡端子的電源電壓可以保持在來自主機設備的容許電壓變化寬度內。

另一方面，對於相同基板和相同的連接器，不管電壓，包含主機設備的連接器的導線的電阻值與電源導線42具有相似的電阻值。因此，當電源電壓較低時，降低了可以流經一個端子P的電流值。

在所述實施例中，電源電壓PWR2流到兩個端子P18和P19。此外，電源電壓PWR3流到兩個端子P24和P25。如此，電流被分配給複數個端子P18、P19、P24、P25，因此，每一個端子P上的電流值被設定為小的，所以可以減少因電源導線42與主機設備的連接器的電阻分量的電壓降。因此，主機設備使電源電壓更容易保持在容許電壓變化寬度內。此外，電源電壓PWR2和PWR3被設定為相同的電壓，使得有可能提供更大的電流。

此外，通常，PWR1是3.3 V±5％，而PWR2是1.8 V±5％。然而，如上面所描述的，電源電壓PWR1可以被設置為在較低側具有較寬的電壓範圍之內，如2.5-5％至3.3 V+5％，並且電源電壓PWR2可以被設置為在較低側具有較寬的電壓範圍之內，如1.2-5％至1.8 V+5％。因此，可以降低電壓並降低功率消耗。

ESD保護二極體43將導線W2、W3、W5、W6、W8、W9、W11和W12中之各者連接到接地平面41。ESD保護二極體43設置在端子P和連接端子CP之間，並且吸收從端子P2、P3、P5、P6、P8、P9、P11和P12侵入的靜電。

當複數個連接端子CP位於第一列R1和第二列R2之間時，導線W2、W3、W5、W6、W8、W9、W11和W12能夠不繞過其它導線或其它部件或者不穿過包含在第二列R2中的端子P中的複數個之間而被設置。因此，可以減少導線W2、W3、W5、W6、W8、W9、W11和W12的長度，並且可以有效地佈置ESD保護二極體43。在所述實施例中，ESD保護二極體43係設置在包含在第一列R1中的端子P附近。

記憶卡10係連接到主機設備的連接器。例如，記憶卡10被插入推拉式連接器的插槽中，使得記憶卡被連接到連接器。此外，記憶卡10可以連接到另一種類型的連接器。

所述實施例的記憶卡10從設置有凹口C的圖1的第一邊緣31被插入連接器的插槽中。因此，在記憶卡10連接到連接器的狀態下，第一邊緣31係位於連接器的內側，而不是第四邊緣34。

藉由在第一角部35中的第一邊緣31和第二邊緣32之間形成凹口C，防止了記憶卡10在前側和後側相反的狀態下被插入連接器插槽的插槽中。例如，當記憶卡10以正確的方向插入連接器的插槽中時，凹口C避開連接器內部的構件。另一方面，當記憶卡10反向插入連接器的插槽中時，連接器內部的構件干擾，例如，第二角部36並防止記憶卡10完全插入。此外，當記憶卡10在Y軸方向變為反方向的狀態下從第四邊緣插入連接器時，記憶卡10不能以相同的方式連接到連接器。在第一邊緣31和第三邊緣33之間形成的第二角部36的附近，X軸方向上的邊緣和Y軸方向上的邊緣被帶入與連接器緊密接觸，從而可以減少連接器和記憶卡10在旋轉方向上的偏差。

當記憶卡10插入連接器中時，連接器的引線框架與複數個端子P中之各者接觸。傾斜部39係設置在記憶卡10中，並且記憶卡10的遠端是錐形的。因此，引線框架可以由傾斜部39引導，因此，例如，減少了引線框架和殼體11之間的摩擦。因此，抑制了引線框架的鍍層的剝離，從而提高了連接器的耐磨性。

當引線框架與端子P接觸時，主機設備的控制器(下文中，稱為主機控制器)和記憶卡10的卡控制器14經由主機設備的導線和記憶卡10的導線W電連接。

在主機控制器側的連接器的連接點，如用於安裝在主機設備的基板上的連接器的端子，通常設置在連接器的插槽的內側(圖1中的向上方向)。因此，端子P的接觸點與構成第一列R1的引線框架和主機控制器之間的導線長度可能會減少。另一方面，端子P的接觸點與構成第二列R2的引線框架和主機控制器之間的導線的長度可能會延長，以便繞過例如第一列R1。

在所述實施例的記憶卡10中，用於差動資料訊號的高速傳輸的端子P2、P3、P5、P6、P8、P9、P11和P12被包含在第一列R1中，其中到主機控制器的導線長度變短。因此，主機設備的實體層(PHY)接近記憶體卡10的實體層(PHY)，從而可以輕易地確保在記憶卡10的差動資料訊號的傳輸中的訊號完整性。

圖5是示意性地顯示第一實施例的記憶卡10的配置的第一範例的範例性方塊圖。卡控制器14包含介面電路(I/F)51、實體層/記憶體控制器52、兩個穩壓器53和54，以及電源檢查電路55。卡控制器14的實體層和實體層/記憶體控制器52在圖5中的一個方塊中顯示，並且也在下面共同地描述。

I/F 51能夠應付單端訊號。I/F 51具有例如輸入緩衝器和輸出緩衝器。重置訊號PERST＃、電源管理控制訊號CLKREQ＃和控制訊號CNTA可以從端子P20、P22和P23輸入到輸入緩衝器。輸出緩衝器可以藉由端子P22和P26輸出對電源管理控制訊號CLKREQ＃和控制訊號CNTB的響應。

實體層/記憶體控制器52可以處理差動訊號。實體層/記憶體控制器52配備有接收器和發送器。所述接收差動訊號PERp0、PERn0、PERp1，和PERn1可以輸入到接收器。發送器可以輸出發送差動訊號PETp0、PETn0、PETp1和PETn1。

實體層/記憶體控制器52和電源檢查電路55係連接到I/F 51。實體層/記憶體控制器52係連接到快閃記憶體13。除了PCIe的實體層之外，資料鏈路層和PCIe的交易層可以設置在卡控制器14中。

實體層/記憶體控制器52可以執行串列/並列轉換、並列/串列轉換、資料符號化等。所述符號化是替換0或1程序，當資料的0或1是連續的時，其具有一定數目或更多的非連續符號，其具有8B10B、128b/130b的代碼等之中的0的總數和1的總數等於或接近彼此的值。利用所述符號化，可以允許平均訊號電壓位準在共同電壓附近，因此，可以抑制與接收臨限位準的偏差。此外，當相同的符號圖案被重複地發送時，特定頻率的諧波是增加的。然而，所述圖案被切換到具有不同圖案的複數個符號，以便不重複圖案，從而使特定頻率的諧波可以被允許不大。也就是說，可以抑制電磁干擾(EMI)的發生。

此外，在PCIe的交易層中，可以將資料打包或將命令等添加到封包的標頭。在PCIe的資料鏈路層中，可以將序列號或循環冗餘檢查(CRC)碼添加到從交易層接收的封包中。序列號可用於檢查封包等的傳輸。

當串列接收差動訊號PERp0、PERn0、PERp1和PERn1從主機設備發送到記憶卡10時，串列接收差動訊號被接收器轉換為並列資料的接收訊號。當並列資料的傳輸訊號被發送到發送器時，傳輸訊號被轉換成串列發送差動訊號PETp0、PETn0、PETp1和PETn1以傳輸到主機設備。

電源電壓PWR1被供應快閃記憶體13和卡控制器14。在實施例中，電源電壓PWR1用於快閃記憶體13的操作，諸如快閃記憶體13的讀取/寫入。

如上所述，電源電壓PWR1等於或高於電源電壓PWR2並且等於或高於電源電壓PWR3。電源電壓PWR1能滿足快閃記憶體13的寫入電壓。

在主機設備和記憶卡10與3.3 V的訊號電壓連接的情況下，電源電壓PWR1係用於I/O電源。即使在主機設備和記憶卡10如同在圖5的範例中與1.8 V的訊號電壓連接的情況下，電源電壓PWR1可以被用作I/O電源。因此記憶卡10具有高耐壓，從而保護了卡輸入電路。例如，如果電源電壓PWR1被設定為2.5 V，則記憶卡10可以被設置為2.5 V的耐壓。當電源電壓PWR1被設定為3.3 V，則記憶卡10可以被設置為3.3 V的耐壓。

電源電壓PWR2被供應快閃記憶體13和卡控制器14。在實施例中，電源電壓PWR2被用作邏輯電路的電源。電源電壓PWR2也用作快閃記憶體13和卡控制器14之間的介面電壓。

當主機設備和記憶卡10與1.8 V訊號電壓連接時，電源電壓PWR2可以用於I/O電源。在這種情況下，記憶卡10可以被設置為1.8 V的耐壓。

電源電壓PWR3被供應卡控制器14。在實施例中，電源電壓PWR3被用作差動訊號電路和類比電路的實體層(PHY)的電源。

通常，具有低雜訊的電源被用於類比地操作的差動訊號電路，而電源係與數位電源分離。在所述實施例中，從主機設備提供的電源電壓PWR3需要是足夠穩定且具有小雜訊的電源。

如上所述，在記憶卡10中，三個電源電壓PWR1、PWR2和PWR3被分離和提供，以便減少雜訊的影響和電源波動。也就是說，根據應用選擇性地使用三個電源電壓PWR1、PWR2和PWR3。

圖6是示意性地顯示第一實施例的記憶卡10的配置的第二範例的範例性方塊圖。如圖6所示，電源電壓PWR2可以供應穩壓器53和54。此外，分配有電源電壓(第三電源)PWR3的端子P24和P25可以設置為接地位準。這是使用以電源電壓PWR1和電源電壓PWR2的兩個電源操作的記憶卡10的情況。

如在圖6的範例中，穩壓器54產生比輸入電源電壓PWR2低的電源電壓Vlogic。此電源電壓Vlogic被供應快閃記憶體13、卡控制器14的實體層，以及實體層/記憶體控制器52，而不是電源電壓PWR2。所述電源電壓Vlogic被用作邏輯電路的電源，也可以作為快閃記憶體13和卡控制器14之間的介面電壓。藉由降低介面電壓，可以用高速在快閃記憶體13和卡控制器14之間執行資料傳輸，並且還降低了功率消耗。通常，當訊號電壓被降低時，訊號的上升/下降時間可以允許被縮短，所以高速資料傳輸成為可能。

如在圖6的範例中，當端子P24和P25接地時，穩壓器53從輸入電源電壓PWR2產生低於電源電壓PWR2的電源電壓PWR3。在基於環境等原因，難以從主機設備提供穩定的電源電壓PWR3的情況下，所述問題可以藉由使用由穩壓器53產生的電源電壓PWR3來解決。

所述電源電壓PWR3、Vlogic都是從電源電壓PWR2產生的。電源電壓PWR3和電源電壓Vlogic可以是相同的電壓或不同的電壓，但為了使電源電壓不被分離的電源電壓相互影響，電源電壓係藉由分離的穩壓器53和穩壓器54產生。此外，藉由使用低壓降穩壓器(LDO)作為穩壓器53和54，可以減少由於輸入/輸出電壓差異致使的不必要的功率消耗。

如圖6中的虛線所示，穩壓器53可以從電源電壓PWR1產生電源電壓PWR3，而穩壓器54可以從電源電壓PWR1產生電源電壓Vlogic。也就是說，如果存在電源電壓PWR1，則記憶卡10可以操作。

如上所述，記憶卡10根據電源電壓PWR1操作時，電源電壓PWR1和PWR2，或電源電壓PWR1、PWR2和PWR3被施加到端子P18、P19、P21、P24和P25。記憶卡10可以根據施加到端子P18、P19、P21、P24和P25的電源電壓PWR1、PWR2和PWR3的組合來切換電源模式。

所述主機設備可以與藉由獲取由下述電源檢查序列儲存在快閃記憶體13中的記憶卡10的電源規範資訊13a與記憶卡10的電源配置應對。所述電源規範資訊13a包含，例如，電源電壓PWR1、PWR2和PWR3的電壓範圍、最大電流(連續)以及峰值電流(100 μs期間)。

圖7是顯示在第一實施例的記憶卡10的電源檢查序列中的主機設備的操作的範例性流程圖。PCIe的初始化在主機設備從快閃記憶體13獲取電源規範資訊13a之前被執行。因此，主機設備確定所述初始化是否可以用將在電源檢查序列中供應的電源電壓PWR1、PWR2和PWR3的組合被啟動。

如圖7所示，主機設備將電源電壓PWR2供應(施加到)插入連接器(S1)的插槽中的記憶卡10的端子P18和P19。

如圖5所示，電源電壓PWR2被輸入到電源檢查電路55。在可以藉由施加電源電壓PWR2開始PCIe的初始化的情況下，電源檢查電路55將CNTB驅動為高位準。此時，假設沒有提供PWR1，但在初始化啟動之前提供PWR1。

在無法藉由施加電源電壓PWR2開始PCIe的初始化的情況下，電源檢查電路55使CNTB保持低位準。

主機設備在經過一定時間Tpok之後(S2)檢查控制訊號CNTB(S3)的位準。電源檢查電路55可以在時間Tpok期間將控制訊號CNTB的位準從低切換為高。因此，主機設備可以在經過時間Tpok之後檢查控制訊號CNTB的位準一次。在維持CNTB=低(S3：否)的情況下，主機設備供應(施加)電源電壓PWR3給記憶卡10的端子P24和P25(S4)。

在可以藉由施加電源電壓PWR3開始PCIe的初始化的情況下，電源檢查電路55將CNTB驅動為高位準。此時，假設不提供PWR1，但在初始化啟動之前提供PWR1。另一方面，在無法藉由施加電源電壓PWR3開始PCIe的初始化的情況下，電源檢查電路55使CNTB保持低位準。例如，在可以藉由電源電壓PWR1開始PCIe的初始化的情況下，電源檢查電路55使CNTB保持低位準。

主機設備在經過一定時間Tpok之後(S5)檢查控制訊號CNTB的位準(S6)。在CNTB維持低位準的情況下(S6：否)，主機設備關閉電源電壓PWR3(S7)，並以施加的相反順序關閉電源電壓PWR2(S8)。在此範例中，未被卡使用的電源被關閉，但是被卡使用的電源可以保持開啟。

在檢查控制訊號CNTB的位準時，CNTB=高的情況下(S3：是並且S6：是)，或在電源電壓PWR2被關閉的情況下(S8)，主機設備將電源電壓PWR1提供給(施加到)記憶卡10的端子P21(S9)。也就是說，電源電壓PWR1總是在初始化啟動之前供應。

如上所述，在電源電壓PWR1不施加到端子P21的情況下，輸出到端子P26的控制訊號CNTB被用作電源檢查電路55的結果的輸出。當電源檢查電路55檢測電源電壓PWR1時，記憶卡10可以將輸出到端子P26的CNTB切換到用於另一目的之輸出訊號。此外，由於控制訊號CNTB以電源電壓PWR2的訊號電壓輸出，所以首先在電源檢查序列中施加電源電壓PWR2。

接下來，主機設備執行PCIe的訓練序列(S10)。利用此訓練序列，執行實體層的檢測、實體層的訓練等，從而主機設備和記憶卡10可以彼此通訊，從而實現MMIO暫存器可以被讀取的狀態。

圖8是列出第一實施例的電源規範資訊13a的範例的範例性表格。在圖8中舉例的電源規範資訊13a描述為電源需求規範的暫存器資訊，並且如上文描述，電源規範資訊13a包含電源電壓PWR1、PWR2和PWR3的電壓範圍、最大電流(連續)以及峰值電流(例如，100 μs期間)。

最大電流(連續)是在記憶卡10的記憶體存取時使用的連續電流值。主機設備的電源電路需要連續地供應此電流值。

峰值電流(100 μs期間)是例如在100 μs期間中測量的情況下流動的峰值電流值，並且被主機設備的電力設置中的耦接電容器的容量和電源電路的響應特性影響。主機設備的電源電路需要提供峰值電流。

電壓範圍是允許電源電壓變化的範圍。主機設備的電源電路需要保持電壓，使得即使存在導線或連接器的降電壓，在端子P的電源電壓在電壓範圍內下降。

此外，電源規範資訊13a包含表示電源電壓PWR3是否為由穩壓器53產生的資訊。如上所述，在電源電壓PWR3未施加到端子P24和P25的情況下，穩壓器53可以從電源電壓PWR2產生電源電壓PWR3。此外，雖然記憶卡10具有穩壓器53，記憶卡可以使用施加到端子P24和P25的電源電壓PWR3。

如圖7所示，主機設備從快閃記憶體13讀取電源規範資訊13a(S11)。例如，電源規範資訊13a被設置在對MMIO映射的NVMe暫存器的供應商特定區域，並經由實體層/記憶體控制器52作為差動資料訊號輸出。所述主機設備藉由解碼差動資料訊號在系統記憶體上恢復電源規範資訊13a。

主機設備將讀取的電源規範資訊13a的電源需求規範與主機設備的電源電路規範進行比較，以確定是否可以使用記憶卡10(S12)。在所述主機設備滿足所有電源需求規範的情況下(S12：是)，因為所述主機設備包含足夠用於存取快閃記憶體13的電源電路，記憶卡10可以被使用(S13)。

在所述主機設備不滿足電源需求規範的情況下(S12：否)，主機設備確定是否可以調整電源電壓PWR1、PWR2和PWR3(S14)。例如，在電源電壓PWR1不足的情況下，主機設備將最大功率限制於由PCIe定義的插槽功率限制，因此，當記憶卡10可以被使用時(S14：是)，進行調整(S15)，並且確定記憶卡10可以被使用(S13)。另一方面，在不能進行調整的情況下(S14：否)，主機設備不使用記憶卡10(S16)。

記憶卡10可以實現複數個功率模式。例如，如上所述，記憶卡10可以實現插槽功率限制(最大功率消耗上限設定功能)。

主機設備根據供電能力對於具有PCIe封包的記憶卡10設定可用插槽功率限制。例如，如在圖8中顯示的，描述了支援三個插槽功率限制之所述實施例的記憶卡10的範例。記憶卡10不限於此範例。由於峰值電流不取決於插槽功率限制，提供了一般設定。

插槽功率限制A的功率消耗比插槽功率限制B的功率消耗大。此外，插槽功率限制B比插槽功率限制C的功率消耗大。隨著功率消耗增加，提升了效能。在主機設備的電源電路不滿足插槽功率限制A的情況下，電源電路被設置到插槽功率限制B，使得主機設備可以使用記憶卡10。例如，藉由其它PCIe暫存器給定插槽功率限制。

圖9是顯示第一實施例的記憶卡10的電源檢查序列的第一範例的範例性時序圖。在下文中，將參考圖7和9描述電源檢查序列的第一範例。在根據第一範例的記憶卡10中，可以藉由使用電源電壓PWR3來開始PCIe的初始化。此外，在圖9中，對應於圖7的參考符號被給予對應於圖7中的各個操作的時序。

首先，主機設備將電源電壓PWR2供應至記憶卡10的端子P18和P19(S1)。由於電源電壓PWR3被用於記憶卡10的初始化，即使在經過一定時間Tpok之後(S2)，控制訊號CNTB的位準保持低位準(S3：否)。因此，主機設備將電源電壓PWR3供應至記憶卡10的端子P24和P25(S4)。

供應了電源電壓PWR3，因而CNTB為高位準。因此，在經過一定時間Tpok之後(S5)，由於在CNTB位準檢查時CNTB為高位準(S6：是)，所以主機設備將電源電壓PWR1供應至端子P21(S9)。換句話說，主機可以識別記憶卡是需要三個電源的記憶卡10。

圖10是顯示第一實施例的記憶卡10的電源檢查序列的第二範例的範例性時序圖。在下文中，將參考圖7和10描述電源檢查序列的第二範例。在根據第二範例的記憶卡10中，可以藉由穩壓器53從電源電壓PWR2產生電源電壓PWR3，並且藉由使用電源電壓PWR2來啟動PCIe的初始化。

首先，主機設備將電源電壓PWR2供應至記憶卡10的端子P18和P19(S1)。提供了電源電壓PWR2，因而CNTB為高位準。因此，在經過一定時間Tpok之後(S2)，由於在CNTB位準檢查時CNTB為高位準(S3：是)，所以主機設備將電源電壓PWR1供應至端子P21(S9)。時間Tpok被設置為例如足以穩定由穩壓器53產生的電源電壓PWR3的時間。換句話說，主機能夠識別所述記憶卡是需要兩個電源PWR1和PWR2的記憶卡10。

圖11是顯示第一實施例的記憶卡10的電源檢查序列的第三範例的範例性時序圖。在下文中，將參考圖7和11描述電源檢查序列的第三範例。在根據第三範例的記憶卡10中，可以藉由穩壓器53從電源電壓PWR1來產生電源電壓PWR3，並且可以藉由使用電源電壓PWR1來啟動PCIe的初始化。

首先，主機設備將電源電壓PWR2供應至記憶卡10的端子P18和P19(S1)。由於電源電壓PWR1用於記憶卡10的初始化，所以即使在經過一定時間Tpok之後，控制訊號CNTB的位準也保持為低位準(S3：否)(S2)。

主機設備將電源電壓PWR3供應至記憶卡10端子P24和P25(S4)的。即使經過一定時間Tpok之後(S5)，控制訊號CNTB的位準被保持為低位準(S6：否)。因此，主機設備關閉電源電壓PWR3(S7)，關閉電源電壓PWR2(S8)，並且將電源電壓PWR1供應至端子P21(S9)。也就是說，主機可以識別記憶卡是需要PWR1的一個電源的記憶卡10。當供應電源電壓PWR1時，在記憶卡10中，電源檢查電路55的輸出斷開，並且不輸出到分配了控制訊號CNTB的端子P26。然而，控制訊號CNTB可以作為用於其它目的之訊號。

為了以高速存取快閃記憶體13，在一些情況下，可以使用大電流。然而，在PCIe的初始化中消耗的電流可能小於用於高速存取的電流。因此，即使以最小電源實現，也可以讀取電源規範資訊13a。

在上述電源檢查序列中，記憶卡10的卡控制器14藉由施加到端子P18、P19、P21、P24和P25的電源電壓PWR1、PWR2和PWR3判斷差動資料訊號對PCIe的初始化是否可能，並從端子P26輸出判斷結果。此外，當完成差動資料訊號對PCIe的初始化時，快閃記憶體13可以讀取記錄在快閃記憶體13中的電源規範資訊13a。

即使具有不同電源規範的複數個類型的記憶卡10共存，主機設備可以透過所述電源檢查序列識別電源規範。此外，藉由預先在記憶卡10和對應的主機設備之間定義電源規範，可以省略電源檢查序列。

所述主機設備具有例如檢測相對於連接器的記憶卡10的插入/移除的功能。在這種情況下，主機設備在檢測到記憶卡10插入連接器之後接通電源，並在檢測到記憶卡10已從連接器移除時關閉電源。因此，在記憶卡10中，可以省略熱交換的功能。

在上述根據第一實施例的記憶卡10中，殼體11具有在X軸方向上延伸的第一邊緣31、在與X軸方向交叉的Y軸方向上延伸的第二邊緣32，以及第一角部35，其中凹口C係形成在第一邊緣31和第二邊緣32之間。凹口C被形成處的第一角部35被例如用來防止記憶卡10被反向插入。因此，在記憶卡10插入例如推拉式連接器的情況下，記憶卡10從第一邊緣31插入連接器。接著，複數個端子P在X軸方向上被佈置成在端子之間具有間隔以構成第一列R1，並且所述複數個端子P在X軸方向上被佈置成在比第一列R1遠離第一邊緣31的位置處在端子之間具有間隔以構成第二列R2。如此，所述複數個端子P構成複數個列R1和R2，從而使所述實施例的記憶卡10可以加快通訊介面。

通常，插入連接器的記憶卡10的端子P與主機控制器之間的導線的長度隨著進到連接器的內側而減少。也就是說，包含在第一列R1中的端子P與主機控制器之間的導線的長度變得小於包含在第二列R2中的端子P與主機控制器之間的導線的長度。因此，包含在第一列R1中用於訊號傳輸的端子P2、P3、P5、P6、P8、P9、P11和P12可以比包含在第二列R2中用於訊號傳輸的端子P15、P16、P20、P22、P23和P26更輕易地確保訊號完整性。例如，包含在第一列R1中用於訊號傳輸的端子P的數目可被設置成比包含在第二列R2中用於訊號傳輸的端子P的數目多，或包含在第一列R1中的端子P被用於差動訊號的傳輸，從而使所述實施例的記憶卡10可以加快通訊介面。

包含在第一列R1中的端子P2、P3、P5、P6、P8、P9、P11和P12的數目大於包含在第二列R2中的端子P15、P16、P20、P22、P23和P26的數目。因此，所述實施例的記憶卡10可以加快通訊介面。

此外，複數個端子P構成第一列R1和第二列R2。因此，與複數個端子P佈置成行的情況比較，雖然用於訊號傳輸的端子P2、P3、P5、P6、P8、P9、P11和P12設置成較靠近第一邊緣31，可以確保端子P的期望尺寸和複數個端子P的期望間隔。

具有比端子P15、P16、P20、P22、P23和P26更高頻率的用於訊號傳輸的端子P2、P3、P5、P6、P8、P9、P11和P12被包含在第一列R1中。因此，所述實施例的記憶卡10可以加快通訊介面。

通道數係藉由增加差動資料訊號端子的數目來增加，從而使所述實施例的記憶卡10可以加快通訊介面。

構成第一列R1的複數個端子P包含分配了差動資料訊號的端子P2、P3、P5、P6、P8、P9、P11和P12。另一方面，構成第二列R2的複數個端子P包含分配了具有低於差動資料訊號的頻率之頻率的差動時脈訊號的端子P15和P16、分配了單端訊號的端子P20、P22、P23和P26，以及分配了電源供應的端子P18、P19、P21、P24和P25。因此，在第一列R1中，可用高速發送訊號的端子P2、P3、P5、P6、P8、P9、P11和P12的數目能夠進一步增加，從而使所述實施例的記憶卡10可以加快通訊介面。

構成第一列R1的複數個端子P包含分配了差動資料訊號的複數個通道的端子P2、P3、P5、P6、P8、P9、P11和P12。因此，所述實施例的記憶卡10可以加快通訊介面。

複數對端子P2、P3、P5、P6、P8、P9、P11和P12中之各者係位於複數個端子P1、P4、P7、P10和P13中的兩個端子之間。因此，可以確保每個差動訊號的返回路徑，減少差動訊號之間的相互干擾，並且穩定操作訊號位準。

端子P20和P22被分配給PCIe標準的邊帶訊號。因此，在第一列R1中，可用高速發送訊號的端子P2、P3、P5、P6、P8、P9、P11和P12的數目能夠進一步增加，從而使所述實施例的記憶卡10可以加快通訊介面。

端子P21被分配給第一電源PWR1。端子P18和P19被分配給電壓等於或低於第一電源PWR1的第二電源PWR2。端子P24和P25被分配給電壓等於或低於第二電源PWR2的第三電源PWR3。因此，可以根據應用選擇性地使用第一至第三電源PWR1、PWR2和PWR3，並且增強了記憶卡10的靈活性。此外，由於電源電壓波動的容許值隨著電壓的增加而減少，所以較佳地減少流到一個端子P的電流值。然而，由於提供了複數個端子P18和P19以及複數個端子P24和P25，所以分散了電流值，每個端子的電流值變小，並且所述電壓波動被抑制。

在分配了電源電壓PWR3的第三電源PWR3的端子P24和P25接地的情況下，穩壓器53從施加到分配給電源電壓PWR2的第二電源電壓PWR2的端子P18和P19之電源電壓PWR2產生電源電壓PWR3。因此，所述實施例的記憶卡10可以應付具有PWR1和PWR2的兩個電源配置的主機設備或具有PWR1、PWR2和PWR3的三個電源配置的主機設備。

卡控制器14藉由施加到端子P18、P19、P21、P24和P25的電源電壓PWR1、PWR2和PWR3判斷是否可以藉由差動資料訊號進行初始化，並從分配給控制訊號CNTB的端子P26輸出判斷結果。當由差動資料訊號完成初始化時，快閃記憶體13可以讀取儲存在快閃記憶體13中的電源規範資訊13a。藉由比較電源規範資訊13a與主機設備的電源規範，主機設備可以確定是否可以使用記憶卡10。因此，即使具有多種電源配置的記憶卡10共存，主機設備也可以識別記憶卡10的電源規範。

卡控制器14的側面14a的至少一部分係位於第一列R1和第二列R2之間，而藉由導線W連接到包含在第一列R1中的端子P2、P3、P5、P6、P8、P9、P11和P12的連接端子CP可被設置在側面14a。因此，可以設置導線W而不旁路其它導線和其它部件或在包含在第二列R2中的複數個端子P之間傳遞。因此，很容易提供，例如，在導線W中的ESD保護二極體43，並且有可能縮短包含在第一列R1中的端子P2、P3、P5、P6、P8、P9、P11和P12與連接端子CP之間的導線W的長度。

記憶卡10在X軸方向上具有14±0.1 mm的長度，而在Y軸方向上具有18±0.1 mm的長度。通常，microSD卡的尺寸為11 mm×15 mm。也就是說，所述實施例的記憶卡10大於microSD卡。因此，記憶卡10可以被安裝有具有大記憶體容量與大尺寸的記憶體，其難以安裝在microSD卡上，如大尺寸的三維快閃記憶體，因此，記憶體卡可以應付，例如，具有技術的演變的大尺寸的未來快閃記憶體13。此外，記憶卡10大於microSD卡並且小於標準SD記憶卡。因此，記憶卡10對於主機設備並非太大，很容易將記憶卡插入和退出主機設備的連接器。

殼體11還具有位於第二邊緣32的相反側且在Y軸方向上延伸的第三邊緣33，以及在第一邊緣31和第三邊緣33之間的第二角部36。第一角部35的形狀和第二角部36的形狀彼此不同。因此，抑制了記憶卡10的反向插入。

第一角部35在第一邊緣31的一端和第二邊緣32的端部之間以直線形狀延伸，以形成所謂C1.1的邊角倒角部。第二角部36在第一邊緣31的另一端和第三邊緣33的端部之間以圓弧狀延伸，以形成所謂R0.2的圓形倒角部。在一些情況下，記憶卡10可以在第二角部36與連接器接觸的狀態下插入連接器中。在這種情況下，記憶卡10在X軸方向上的位置偏差可被減少。

(第二實施例) 在下文中，第二實施例將參照圖12來描述。此外，在以下實施例的描述中，與先前描述的組成元件具有相同功能的組成元件以相同的參考符號表示，並且在某些情況下所述描述可以省略。此外，由相同的參考符號表示的複數個組成元件不一定適用於所有的功能和性質，並且可以具有根據各實施方式具有不同的功能和性質。

圖12是顯示根據第二實施例的記憶卡10的範例性平面圖。如圖12所示，根據第二實施例的卡控制器14係堆疊在快閃記憶體13中。

快閃記憶體13係覆蓋包含在第二列R2中的端子P上。根據另一個表達方式，快閃記憶體13可以被佈置成使得包含在第二列R2中的端子P位於快閃記憶體13在正Y軸方向上的端部與快閃記憶體13的在負Y軸方向上的端部之間。另一方面，快閃記憶體13與包含在第一列R1中的端子P隔開。

卡控制器14位於第一列R1和第二列R2之間。因此，與第一實施例類似，卡控制器14的複數個連接端子CP也位於第一列R1和第二列R2之間。所述導線W連接連接端子CP與包含在第一列R1中的端子P。

與上述第二實施例的記憶卡10類似，卡控制器14可以堆疊在快閃記憶體13中。由於快閃記憶體13與第一列R1間隔開，並且連接端子CP係位於第一列R1與第二列R2之間，導線W的延長被抑制。

(第三實施例) 在下文中，將參考圖13至圖25描述第三實施例。圖13是顯示根據第三實施例的記憶卡10的範例性平面圖。圖14是顯示第三實施例中的記憶卡10的範例性側視圖。記憶卡10是半導體記憶體裝置的範例。

記憶卡10包含殼體11、基板12、非揮發性記憶體13、卡控制器14和保護片15。非揮發性記憶體13是記憶體的範例。卡控制器14是控制器的範例。

記憶卡10和殼體11例如形成為沿Y軸方向延伸的大致矩形板狀。Y軸方向是記憶卡10和殼體11的縱向。Y軸方向是第二方向的範例。

如圖14所示，殼體11是板狀的並且具有第一表面21、第二表面22和外邊緣23。第一表面21和第二表面22形成為沿Y軸方向延伸的大致四邊形(矩形)。也就是說，Y軸方向也是第一表面21和第二表面22的縱向。在所述實施例中，記憶卡10、殼體11、第一表面21和第二表面22的形狀中之各者被表示為矩形形狀，但也可以使用其它形狀。

第一表面21是面向Z軸的正方向的基本上平坦的表面。如圖14所示，第二表面22位於與第一表面21相對的一側，並且是面向負Z軸方向的基本上平坦的表面。

外邊緣23係設置在第一表面21和第二表面22之間，並且連接到第一表面21的邊緣和第二表面22的邊緣。如圖13所示，外邊緣23包含第一邊緣31、第二邊緣32、第三邊緣33、第四邊緣34、第一角部35、第二角部36、第三角部37和第四角部38。第一邊緣31是第一端部邊緣的範例。第二邊緣32是第一側邊緣的範例。第三邊緣33是第二側邊緣的範例。第四邊緣34是第二端部邊緣的範例。

第一邊緣31在X軸方向上延伸並且面向正Y軸方向。X軸方向是記憶卡10、殼體11、第一表面21和第二表面22的短邊方向，並且包含正X軸方向和負X軸方向。X軸方向是第一方向的範例。

第二邊緣32在Y軸方向上延伸並且面向負X軸方向。第二邊緣32設有凹部32a。此外，可以省略凹部32a。在一些情況下，插入記憶卡10的連接器可以設置有適合凹部32a的突起。在這種情況下，突起允許設置有凹部32a的記憶卡10被插入連接器中，並且可以防止沒有凹部32a的記憶卡10被插入連接器中。兩種記憶卡10皆可以被允許被插入到沒有突起的連接器中。如此，具有突起的連接器可以基於凹部32a識別記憶卡10的類型。可能存在另一個連接器，其具有凹部32a的檢測訊號，使得主機可以識別具有或不具有凹部32a的哪個卡被插入連接器。此外，連接器可以基於記憶卡10的無凹部或凹部32a的位置以及連接器的突起位置或凹陷位置檢測來識別多種類型的記憶卡10。第三邊緣33位於在Y軸方向上延伸並且面向正X軸方向與第二邊緣32相對的一側。第四邊緣34位於在X軸方向上延伸並且面向負Y軸方向與第一邊緣31相對的一側。

第二邊緣32和第三邊緣33中之各者的長度大於第一邊緣31和第四邊緣34中之各者的長度。第一邊緣31和第四邊緣34構成基本上矩形的記憶卡10的短邊，而第二邊緣32和第三邊緣33構成基本上矩形的記憶卡10的長邊。

第一角部35是第一邊緣31和第二邊緣32之間的角部，並且連接在負X軸方向上的第一邊緣31的端部與在正Y軸方向上的第二邊緣32的端部。在負X軸方向上的第一邊緣31的端部是第一邊緣的一端的範例。在正Y軸方向上的第二邊緣32的端部是第二邊緣的端部的範例。

第一角部35在負X軸方向上的第一邊緣31的端部與在正Y軸方向上的第二邊緣32的端部之間以線性形狀延伸。在X軸方向上，在負X軸方向上的第一邊緣31的端部與第二邊緣32之間的距離為1.1 mm。根據另一表現形式，在X軸方向上，在負X軸方向上的第一邊緣31的端部以及第一邊緣31的延長線的交叉點與第二邊緣32的延長線之間的距離是1.1 mm。

在Y軸方向上，在正Y軸方向上的第二邊緣32的端部與第一邊緣31之間的距離是1.1 mm。根據另一表現形式，在Y軸方向上，在正Y軸方向上的第二邊緣32的端部以及第一邊緣31的延長線的交叉點與第二邊緣32的延長線之間的距離是1.1 mm。

藉由將第一邊緣31和第二邊緣32之間的角部設置為所謂C1.1的邊角倒角，提供了第一角部35。根據另一表現形式，在第一角部35中，凹口C係形成在第一邊緣31和第二邊緣32之間。

在所述實施例中，在第一角部35中，大致為三角形的凹口C被形成在第一邊緣31和沿垂直於彼此延伸的第二邊緣32之間的角部。然而，凹口C不限於此範例。例如，在第一角部35中，可以形成與所述實施例相比凹陷在殼體11內側的大致為矩形的切口C。

第二角部36是在第一邊緣31和第三邊緣33之間的角部並且連接在正X軸方向上的第一邊緣31的端部與在正Y軸方向上的第三邊緣33的端部。在正X軸方向上的第一邊緣31的端部是第一邊緣的另一端的範例。在正Y軸方向上的第三邊緣33的端部是第三邊緣的端部的範例。

第二角部36在正X軸方向上的第一邊緣31的端部與在正Y軸方向上的第三邊緣33的端部之間以弧狀延伸。第二角部36以圓形弧狀延伸。然而，第二角部36可以用橢圓弧狀延伸。

以弧狀延伸的第二角部36的半徑是0.2 mm。藉由將第一邊緣31和第三邊緣33之間的角設置為所謂的R0.2的圓倒角，提供了第二角部36。如此，第一角部35的形狀和第二角部36的形狀彼此不同。

第三角部37連接在負Y軸方向上的第二邊緣32的端部和在負X軸方向上的第四邊緣34的端部。第四角部38連接在負Y軸方向上的第三邊緣33的端部和在正X軸方向上的第四邊緣34的端部。第三角部37和第四角部38中之各者延伸在具有0.2 mm的半徑的圓弧狀。

記憶卡10、殼體11、第一表面21和第二表面22被設置為具有在Y軸方向上大約18±0.1 mm的長度和在X軸方向上大約14±0.1 mm的長度。也就是說，第一邊緣31和第四邊緣34之間在Y軸方向上的距離設定為約18±0.1 mm，而第二邊緣32和第三邊緣33之間在X軸方向上的距離設定為約14±0.1 mm。此外，記憶卡10、殼體11、第一表面21和第二表面22在X軸方向上和Y軸方向上的長度不限於此範例。記憶卡10和殼體11被設置為在第一表面21和第二表面22之間具有大約14±0.1 mm的厚度。不限於此範例。可能存在幾種形狀因子，其在X和Y方向上具有相同的長度但在Z方向上具有不同的厚度。

如圖14所示，殼體11還具有傾斜部39。傾斜部(倒角、錐形)39是第一表面21和第一邊緣31之間的角部，並且在正Y軸方向上的第一表面21的端部和在正Z軸的方向上的第一邊緣31的端部之間以直線形狀延伸。

如圖13所示，基板12、非揮發性記憶體13和卡控制器14係設置在殼體11中。基板12、非揮發性記憶體13和卡控制器14可以容納在盒狀殼體11中或可以嵌入殼體11中。

基板12例如是PCB。此外，基板12可以是另一種基板。快閃記憶體13和卡控制器14係安裝在基板12上。

非揮發性記憶體13不取決於記憶體的種類，只要記憶體是非揮發性的，但代表性的非揮發性記憶體是快閃記憶體。因此，在下文中，非揮發性記憶體被稱為快閃記憶體13。快閃記憶體13是能夠儲存資訊，並且例如是NAND型快閃記憶體的非揮發性記憶體。此外，快閃記憶體13可以是另一快閃記憶體，如NOR型快閃記憶體。記憶卡10可以具有例如複數個堆疊的快閃記憶體13。

卡控制器14可以控制快閃記憶體13，並且整體記憶卡10包含快閃記憶體13。例如，卡控制器14可以執行與快閃記憶體13相關的讀取/寫入的控制和與外界通訊的控制。這種通訊控制包含與PCIe相對應的協定控制。此外，卡控制器14可間接地經由控制快閃記憶體13的其它電子部件來控制快閃記憶體13。

保護片15被連接到第一表面21。保護片15將例如暴露於第一表面21的測試端子密封。保護片15不限於此範例。

記憶卡10還包含複數個端子P。在實施例中，記憶卡10包含39個端子P。此外，端子P的數目僅僅是範例，並且不限於此範例。也就是說，端子P的數目可以小於39或者可以大於39。複數個端子P係設置在第一表面21上並且例如與基板12電連接。複數個端子P係連接到第一表面21的金屬板。在所述實施例中，第二表面22沒有設置端子P並且可以例如用於列印表面或散熱表面。

所述實施例的複數個端子P構成分為第一組G1和第二組G2的複數個列。第一組G1包含第一列R11和R12。第二組G2包含第二列R21。也就是說，複數個端子P佈置成三列，以構成第一列R11和R12以及第二列R21。

第一組G1包含至少一個第一列(R11或R12)。也就是說，第一組G1可以包含第一列(R11或R12)或者可以包含多於兩個的第一列(R11、R12...)。

第二組G2包含至少一個第二列(R21)。也就是說，第二組G2可以包含一個第二列(R21)或者可以包含多於兩個第二列(R21、R22...)。

圖15是顯示根據第三實施例的變化例的記憶卡10的範例性平面圖。如圖15所示，變化例的記憶卡10可以包含佈置成兩列的二十六個端子P，以構成第一列R11和第二列R21。也就是說，第一組G1可以包含第一列R11，並且可以省略第一列R12。

如圖13所示，第一列R11包含在X軸方向上佈置在比第四邊緣34更靠近第一邊緣31的位置處的十三個端子P，端子之間插入有間隔。在下文中，在一些情況下，構成第一列R11和被包含在第一列R11中的十三個端子P可以單獨地稱為端子P101至P113。構成第一列R11的端子P的數目不限於13。構成第一列R11的端子P係以從最靠近第二邊緣32的端子P101到最靠近第三邊緣33的端子P113的順序排列。

端子P101至P113係沿第一邊緣31在第一邊緣31附近在X軸方向上排列。由端子P101至P113構成的第一列R11和端子P101至P113與第一邊緣31略微間隔開。然而，第一列R11和第一邊緣31之間的距離比第一列R11和第四邊緣34之間的距離短。此外，端子P101至P113和第一列R11可以是相鄰於第一邊緣31。

第一列R12包含在X軸方向上佈置在比第四邊緣34更靠近第一邊緣31的位置處的十三個端子P，端子之間插入有間隔。在下文中，在一些情況下，構成第一列R12和被包含在第一列R12中的十三個端子P可以單獨地稱為端子P114至P126。構成第一列R12的端子P的數目不限於13。此外，構成第一列R12的端子P的數目可以大於或小於構成第一列R11的端子P的數目。構成第一列R12的端子P係以從最靠近第二邊緣32的端子P114到最靠近第三邊緣33的端子P126的順序排列。

構成第一列R12的複數個端子P被佈置在比第一列R11距離第一邊緣31更遠的位置。因此，第一列R12比第一列R11距離第一邊緣31更遠。第一列R11和第一列R12被佈置在Y軸方向上，其在列之間具有預定的短間隔。

第二列R21包含在X軸方向上佈置在比第一邊緣31更靠近第四邊緣34的位置處的十三個端子P，端子之間插入有間隔。在下文中，在一些情況下，構成第二列R21和被包含在第二列R21中的十三個端子P可以單獨地稱為端子P127至P139。構成第二列R21的端子P的數目不限於13。此外，構成第二列R21的端子P的數目可以大於或小於構成第一列R11和第一列R12的端子P的數目。構成第二列R21的端子P係以從最靠近第二邊緣32的端子P127到最靠近第三邊緣33的端子P139的順序排列。

構成第二列R21的複數個端子P係設置成比第一邊緣31更靠近第四邊緣34。根據另一個表達方式，構成第二列R21的複數個端子P在Y軸方向上被設置成在記憶卡10的中心線(由單點虛線表示)和殼體11與第四邊緣34之間。因此，第一列R12和第二列R21之間的間隔變寬。在所述實施例中，構成第二列R21的複數個端子P與中心線間隔開。

如上所述，第二組G2還可包含由雙點虛線指示的第二列R22。在這種情況下，第二列R21和第二列R22在Y軸方向上被佈置成在列之間具有預定的短間隔。

如上所述，複數個端子P係在X軸方向上佈置。在第二邊緣32和第三邊緣33之間的長度是恆定的情況下，在X軸方向上相鄰的端子P之間的距離係根據例如端子P的數目來確定。此外，在X軸方向上佈置的端子P的最大數目係由在X軸方向上的相鄰端子P之間的最小距離來確定。在X軸方向上的複數個端子P之間的距離可以彼此相等或不同。在所述實施例中，第一列R11和R12以及第二列R21中之各者的端子P的數目是相同的。因此，所有端子P之間的距離是恆定的。

在Y軸方向上的端子P的長度被設定為，例如，最大長度和最小長度之間的長度，確定為使得記憶卡10和用於記憶卡10的連接器可以被連接。在第一列R11和R12以及第二列R21中之各者中，端子P被佈置成使得將端子P的端部佈置在負Y軸方向上。

由於PCIe Gen 4具有16 GT/s的低位元率，因此需要藉由盡可能地減少焊墊面積來降低靜電電容並改善頻率特性。另一方面，隨著焊墊面積減少，降低了相對於機械強度的製造的容易性。因此，必須具有足夠大的焊墊面積以適應製造中的變異和卡/連接器接觸點的位置的變異。因此，焊墊的最小長度由電特性和機械程度之間的折衷來定義。關於此卡形狀因子，最小長度是可以從當前安裝技術的最小間隔佈置的焊墊的數目，並且採用PCIe的兩個通道可以安裝在一列中的十三個焊墊。

當複數個端子P在X軸方向和Y軸方向上的長度設置為基本相同時，可以允許複數個端子P的電特性相似。在所述實施例中，由於第一列R11中的訊號的所有端子P與第一列R12中的所有端子P之間的Y軸方向上的長度和X軸方向上的長度較小，因此電特性變得更好。然而，長度被設置為機械技能程度的最小長度。因此，改善了構成第一列R11和R12的複數個端子P的電特性，並且減少了設置第一列R11和R12的區域的面積。

此外，在所述實施例中，端子P在Y軸方向上的長度被設置為與在第一列R11和第二列R21的資料傳輸端子P處相同。因此，可以允許第一列R11和第一列R12的資料傳輸端子P的電特性相似。此外，一個端子P可以在正Y軸方向從在正Y軸方向的另一個端子P的端部突出。例如，在藉由使用於電源的端子P和用於GND的端子P突出超過用於資料傳輸端子P在正Y軸方向上插入記憶卡110的橫向插入連接器的情況下，用於電源的端子P和用於GND的端子P在端子P進行資料傳輸之前接觸到連接器的引線框架。因此，主機設備的GND位準和記憶卡10的GND位準變得相等，因此，可以穩定卡控制器14的位準。在第一列R11和第二列R21中的端子P之中用於電源的端子P和用於GND的端子P被設置為在Y軸方向上是長的，使得當複數個端子佈置成如不使用第一列R12的圖15所示的兩列時的情況下，例如，記憶卡10可以搭配橫向插入連接器(諸如雙推式或推拉式)來使用。

在第一列R11和R12中，除了訊號端子P之外的端子P僅是用於GND的端子P。由於從卡式焊墊取出許多訊號對於橫向插入連接器來說是困難的，所以預期不使用第一列R12。因此，不需要延長第一列R12的用於GND的端子P。因此，可以縮短在Y軸方向上的第一列R12中的所有端子P的長度。因此，可以縮短第一列R11和R12之間的間隔。

複數個端子P可以具有彼此不同的形狀。例如，在第一列R11中，端子P101、P104、P107、P110和P113的形狀與端子P102、P103、P105、P106、P108、P109、P111和P112的形狀彼此不同，但形狀可能相同。此外，在第二列R21中，端子P127、P130、P131、P132、P134、P137和P138的形狀與端子P128、P129、P133、P135、P136和P139的形狀彼此不同，但形狀可能相同。

在所述實施例中，在第一列R11和R12以及第二列R21中之各者中，複數個端子P之間的距離基本上恆定。然而，複數個端子P之間的距離可以彼此不同。

在Y軸方向上連接的連接器中，作為記憶卡10的電源端子和接地端子的端子P101、P104、P107、P110、P113、P127、P130、P131、P132、P134、P137和P138比作為訊號端子的端子P102、P103、P105、P106、P108、P109、P111、P112、P128、P129、P133、P135、P136和P139的長度略長。因此，由於連接器首先與電源端子及接地端子接觸，連接器是電穩定的，並且因此，有可能避免將電應力施加到訊號端子。當電壓被施加到卡控制器14之前，電壓被施加到訊號端子，電應力被施加到下述的介面電路51的輸入緩衝器。

用於根據預定介面標準通訊的訊號被分配給複數個端子P。然而，根據複數個介面標準通訊的訊號可以被分配給複數個端子P。

圖16是列出在第三實施例中的複數個端子P的訊號分配的範例之範例性表。如圖16所示，在所述實施方式中，用於PCIe的資料通訊的訊號被分配給第一組G1中的第一列R11和第一列R12的複數個端子P。在PCIe中，差動資料訊號對可用於資料通訊。

在第一列R11中，接地電位的地(GND)被分配給端子P101、P104、P107、P110和P113；接收差動訊號PERp0、PERn0、PERp1和PERn1被分配給端子P102、P103、P108和P109；而發送差動訊號PETp0、PETn0、PETp1和PETn1被分配給端子P105、P106、P111和P112。

在第一列R12中，接地電位的地(GND)被分配給端子P114、P117、P120、P123和P126；接收差動訊號PERp2、PERn2、PERp3和PERn3被分配給端子P115、P116、P121和P122；而發送差動訊號PETp2、PETn2、PETp3和PETn3被分配給端子P118、P119、P124和P125。

端子P101、P104、P107、P110、P113、P114、P117、P120和P123以及P126是接地端子的範例。端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125是訊號端子、第一訊號端子和差動資料訊號端子的範例。接收差動訊號PERp0、PERn0、PERp1、PERn1、PERp2、PERn2、PERp3和PERn3以及發送差動訊號PETp0、PETn0、PETp1、PETn1、PETp2、PETn2、PETp3和PETn3是訊號和差動資料訊號的範例。

分配了接收差動訊號PERp0和PERn0的一對端子P102和P103位於兩個端子P101和P104之間，並且被兩個端子P101和P104圍繞。分配了發送差動訊號PETp0和PETn0的一對端子P105和P106位於兩個端子P104和P107之間，並且被兩個端子P104和P107圍繞。

分配了接收差動訊號PERp1和PERn1的一對端子P108和P109位於兩個端子P107和P110之間，並且被兩個端子P107和P110圍繞。分配了發送差動訊號PETp1和PETn1的一對端子P111和P112位於兩個端子P110和P113之間，並且被兩個端子P110和P113圍繞。

分配了接收差動訊號PERp2和PERn2的一對端子P115和P116位於兩個端子P114和P117之間，並且被兩個端子P114和P117圍繞。分配了發送差動訊號PETp2和PETn2的一對端子P118和P119位於兩個端子P117和P120之間，並且被兩個端子P117和P120圍繞。

分配了接收差動訊號PERp3和PERn3的一對端子P121和P122位於兩個端子P120和P123之間，並且被兩個端子P120和P123圍繞。分配了發送差動訊號PETp3和PETn3的一對端子P124和P125位於兩個端子P123和P126之間，並且被兩個端子P123和P126圍繞。

在PCIe中，資料被串列發送，但是為了能夠在接收電路中產生時脈並且防止電壓位準由於對於資料連續的相同的邏輯位準而偏離到高位準或低位準，對每個執行單元進行編碼。諸如8B10B和128b/130b的方法被用於編碼。利用這種編碼，可以允許平均訊號電壓位準在共同電壓附近，並且可以抑制與接收臨限值位準的偏差。此外，由於在藉由從資料的變化點產生接收時脈的資料的暫時波動之後，接收側可以產生接收時脈，穩定的資料接收變為可能(技術稱為CDR：時脈資料恢復)。甚至在有複數個通道之間的偏差的情況下(差動資料訊號的上行和下行對)，藉由在每個通道獨立地配置接收電路，所接收的並列資料的開始位置被對齊，使得允許通道之間的偏差可以被抵消。

例如，在PCIe 3.0的情況下，最大傳輸速率為每個通道2千兆位元組/秒(上行和下行傳輸速率的總和)。在PCIe中，一個通道可以由一組發送差動訊號PETp0和PETn0以及接收差動訊號PERp0和PERn0配置。在PCIe中，一個通道可以由一組發送差動訊號PETp1和PETn1以及接收差動訊號PERp1和PERn1配置。類似地，一個通道可以由一組發送差動訊號PETp2和PETn2和接收差動訊號PERp2和PERn2配置，以及此外，一個通道可以由一組發送差動訊號PETp3和PETn3和接收差動訊號PERp3和PERn3配置。

如上所述，兩個通道被分配給構成第一列R11的複數個端子P，並且兩個通道被分配給構成第一列R12的複數個端子P。根據另一種表達方式，構成第一列R11和R12的複數個端子P包含分配給複數個通道的差動資料訊號的複數對的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125。因此，可以增加PCIe的通道數，從而可以提高資料傳輸速率。

在PCIe中，能夠識別在初始化的多個通道配置並且以多個通道發送一個資料。此外，在主機設備不支援多個通道的情況下，記憶卡10可以操作在單一通道模式或者甚至在使用複數個通道的一部分的模式，例如，四個以上通道中的兩個通道。

端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125根據PCIe發送差動資料訊號並且藉由發送端子和接收端子配對的配置來致使雙向通訊。端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125可以發送具有GHz頻帶的頻率的差動資料訊號。

除了PCIe的差動資料訊號之外，控制訊號被分配給第二列R21的複數個端子P。在第二列R21中，GND被分配給端子P127和P130；參考差動時脈訊號REFCLKp和REFCLKn被分配給端子P128和P129；第二電源(電力軌)PWR2被分配給端子P131和P132；重置訊號PERST＃被分配給端子P133；第一電源(電力軌)PWR1被分配給端子P134；時脈控制訊號CLKREQ＃被分配給端子P135；控制訊號CNTA和CNTB被分配給端子P136和P139；而第三電源(電力軌)PWR3被分配給端子P137和P138。上述電源的分配是所述實施例中的範例。電源焊墊P131、P132、P134、P137和P138的端子可以分配給任何電源電壓PWR1、PWR2、PWR3等。

端子P128、P129、P133、P135、P136和P139是訊號端子和第二訊號端子的範例。端子P128和P129是差動時脈訊號端子的範例。端子P133和P135是單端訊號端子的範例與邊帶訊號端子的範例。端子P131、P132、P134、P137和P138是電源端子的範例。端子P131和P132各是第二電源端子和第五電源端子的範例。端子P134是第一電源端子的範例。端子P137和P138各是第三電源端子和第四電源端子的範例。藉由使用連接器，存在接觸電阻，以及存在取決於長導線的長度的導線電阻。如稍後所描述，施加到複數個電源端子的電壓不同，並且複數個端子P被設置為供電端子，使得電流被分散並且每個端子中流動的電流減少。因此，能夠降低由於電源電路和電源端子之間存在的電阻分量的下降電壓。

兩個PCIe參考差動時脈訊號REFCLKp/n構成差動時脈訊號。藉由從主機設備發送具有MHz頻段中的頻率的時脈訊號到端子P128和P129，記憶卡10並不需要安裝高度精確的時脈產生器，並且從主機提供時脈到記憶卡促進了與記憶卡10被連接的主機設備的同步。此外，藉由允許端子P128和P129以降低用於傳輸的時脈訊號的頻率，EMI的產生可以藉由使接近正弦波的波形下降或使用擴頻時脈(SSC)來降低。記憶卡10藉由PLL電路來倍增所接收到的時脈，所以端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125產生用於傳輸的高頻差動資料訊號。

所述主機設備是一種資訊處理設備，諸如個人電腦、諸如行動電話的可攜式終端、數位相機、成像設備、平板電腦或智慧電話、遊戲裝置、諸如汽車導航系統的車載終端，或其它設備。

記憶卡10藉由利用PLL振盪電路來將所接收的參考差動時脈倍增以產生位元時脈。資料與位元時脈同步地從發送差動訊號PETp0、PETn0、PETp1、PETn1、PETp2、PETn2、PETp3和PETn3輸出。從接收差動訊號PERp0、PERn0、PERp1、PERn1、PERp2、PERn2、PERp3和PERn3接收到的資料藉由從所接收的代碼模式產生的接收時脈(CDR)暫時取樣，並且每個通道的資料被對齊為並列資料。可以將此資料與從參考差動時脈產生的內部時脈重新同步。藉由將由串列資料轉換為並列資料獲得的資料位元的數目，將內部時脈設置為低於位元時脈的頻率。例如，在使用8B10B編解碼器的情況下，當串列接收的10位代碼被與1位元組(8位元)的並列資料位元，內部時脈具有針對1位元組並列資料的位元時脈的1/10的頻率、針對4位元組為1/40、針對8位元組為1/80，依此類推。

重置訊號PERST＃可用於允許主機設備根據PCIe來啟用和重置用於通訊的記憶體裝置。PCIe差動通道的初始化啟動時序由PCIe的重置釋放時序調節。在嵌入式記憶體的情況下，由於從電源導通到重置釋放的時間是特定的，記憶卡10被製備成使得初始化可以在此時間內執行。然而，在可移除記憶體的情況下，考慮到記憶卡10和連接器穩定接合的時間，有必要確定重置釋放時序。當不可恢復的錯誤發生在正常恢復協定中時，此重置訊號PERST＃可使用在主機設備重新初始化記憶卡10的時間點。

時脈控制訊號CLKREQ＃是請求主機提供參考差動時脈的控制訊號。一旦記憶卡10通電，此訊號被設置為高位準(由於記憶卡被汲極開路，訊號在上拉中變為高位準)。在記憶卡10的內部的電源電壓是穩定，並且因此，記憶卡10變為可接收時脈的階段，所述訊號被驅動為低位準。當主機檢測到CLKREQ＃變為低位準，主機開始提供參考時脈。此外，主機可使用此訊號作為用於控制記憶卡10轉換到省電模式和從省電模式返回的訊號。在PCIe中，此省電模式是稱為L1 PM Substate的功能。當記憶卡10處於不進行記憶體存取的閒置，記憶卡可進入省電模式，以使PHY的功率消耗可以降低。在省電模式下，主機可以停止PCIe參考差動時脈訊號REFCLKp/n，並且記憶卡10還具有可以關閉PHY的共同電源的模式，從而可以大幅降低功率消耗。

重置訊號PERST＃和時脈控制訊號CLKREQ＃是單端訊號，並且被定義為PCIe的邊帶訊號。PERST＃和CLKREQ＃的介面訊號電壓位準可以由取決於主機系統介面訊號電壓位準的PWR1、PWR2或PWR3來確定。

藉由允許記憶卡10，以支援根據PCIe的通訊，能夠使用PCIe的標準實體層(PHY)。因此，可以促進用於提高記憶卡10的資料傳輸速率的設計並降低開發成本。

此外，記憶卡10可以採用作為PCIe上的協定的NVMe。由於NVMe標準化協定，在對應於NVMe的主機設備中，記憶卡10可以僅藉由連接被使用。此外，NVMe執行對快閃記憶體13的最佳控制，因此，複數個命令可以藉由在系統記憶體上產生佇列來暫存。因此，可以藉由多交易處理來減少資料傳輸時的負擔。此外，藉由使用PCIe的主傳輸功能來進行資料傳輸，能夠提高資料傳輸效率。

所述主機設備可以提供電源電壓PWR1作為第一電源給端子P134。在所述實施例中，電源電壓PWR1被設置為3.3 V。電源電壓符號表示上標準值，其為由多數快閃記憶體支援的操作電壓。在快閃記憶體支援廣泛工作電壓範圍的情況下，操作在較低的電壓是允許的。所述電源電壓PWR1可以被設置為在例如2.5 V以上且3.3 V以下的範圍內，但本發明並不限於此範例。此2.5 V以上且3.3 V以下的電壓範圍並不意味著動態波動，並且此電壓範圍內的某個穩定電壓被用作電源電壓PWR1。

所述主機設備可以提供電源電壓PWR2作為第二電源給端子P131和P132。電源電壓PWR2是第二電源電壓的範例。在本實施例中，電源電壓PWR2被設置為1.8 V。也就是說，電源電壓PWR2等於或低於電源電壓PWR1。在不使用稍後描述的電源電壓PWR3的情況下，電源電壓PWR2可以被設置為例如在1.2 V至1.8 V的範圍內，但是電源電壓不限於此範例。

所述主機設備可以提供電源電壓PWR3作為第三電源給端子P137和P138。電源電壓PWR3是第一電源電壓的範例。在實施例中，電源電壓PWR3被設置為等於或低於1.2 V。也就是說，電源電壓PWR3等於或低於電源電壓PWR2。電源電壓PWR3不限於此範例。

在記憶卡10中，電源電壓PWR3不是必要的。藉由從記憶卡10內部的電源電壓PWR2產生電源電壓PWR3，可以允許電源電壓PWR3是不必要的。在這種情況下，主機可以提供電源電壓PWR1和電源電壓PWR2的兩個電源電壓。

如圖13所示，卡控制器14位於第一列R11和R12與第二列R21之間。此外，卡控制器14可以設置在另一位置處，並且可以位於，例如，包含在正Y軸方向上的第一列R11中的端子P的端部與包含在負Y軸方向上的第二列R21中的端子P的端部之間。此外，卡控制器14可以被佈置成使得包含在第二列R21中的端子P位於在正Y軸方向上的卡控制器14的端部和在負Y軸方向上的卡控制器14的端部之間。

類似於第一實施例，卡控制器14具有圖4中所示的複數個連接端子CP。圖4顯示了用於此形狀因子的卡控制器端子CP位置的範例。連接端子CP的位置可以與圖4所示的不同。複數個連接端子CP係設置在卡控制器14的一部分的側面14a並且位於第一列R11和第二列R21之間。例如，可以設置連接端子CP，使得連接端子CP和端子P之間的導線不相交。

如果假設，對於此形狀因子最佳的卡控制器的在所述實施例中是設計的，在分配給複數個端子P的訊號連接至卡控制器14的情況下，導線的特性阻抗被允許為盡可能恆定，使得頻率特性變得更好。因此，藉由分配卡控制器14的訊號端子，從而使得圖4中所示的複數個導線W、複數個接地平面41與複數個電源導線不相互重疊，並且使得導線W和電源導線42的互連被有效率地執行，而不需通孔，其可以抑制特性阻抗波動。此外，由於左右對稱，所以能夠輕易地匹配特性，並且因此能夠以輕易地實現圖案設計。

導線W2、W3、W5、W6、W8、W9、W11和W12將卡控制器14的連接端子CP連接到端子P102、P103、P105、P106、P108、P109、P111和P112。

導線W2、W3、W5、W6、W8、W9、W11和W12的長度被設置為彼此相等。此外，導線W2、W3、W5、W6、W8、W9、W11和W12相對於穿過端子P107的中心在Y軸方向上延伸的中心軸Ax鏡像對稱地設置。因此，容易設計導線W2、W3、W5、W6、W8、W9、W11和W12。此外，導線W15和W16的長度設定為彼此相等。

導線W2、W3、W5、W6、W8、W9、W11和W12以相同的長度佈線，以減少隔行歪斜。所述導線可以被彎曲，以便以調節長度，但因為難以用一般的平滑曲線畫出圖案，在改變導線方向時，在複數處的導線並非以90°彎曲，而是45°。如果導線在90°彎曲，則導線W的寬度在彎曲部分被略微增加，並且因此，發生了在特性阻抗的變化，所以產生了雜訊。由於寬度的波動是在45°比在90°小，雜訊的發生被抑制。

複數個接地平面41圍繞導線W2、W3、W5、W6、W8、W9、W11和W12。因此，可以確保每個差動訊號的返回路徑，減少差動訊號之間的相互干擾，從而穩定操作訊號位準。

所述電源導線42被連接到端子P131、P132、P134、P137和P138。電源導線42的寬度被設定為比導線W的寬度大，從而使電源導線42的電阻降低，並且有效率地執行透過電源導線42的散熱。此外，記憶卡10可以將熱從複數個端子P消散到連接器。

由於存在導線和連接器的電阻分量或電感分量，主機功率輸出和記憶卡端子之間發生電壓降。在電源電壓的允許變化範圍對於電源電壓是恆定比率(例如，±5%)的情況下，電壓愈低，則可允許的電壓變化幅度愈小。因此，由於存在電壓降，因此當電源電壓較低時，難以控制電源電壓使得卡端子的電源電壓可以保持在來自主機設備的容許電壓變化寬度內。

另一方面，包含主機設備的連接器和電源導線42的導線的電阻值的是相似的電阻值，無論對於相同基板和相同連接器的電壓。因此，當電源電壓低時，降低了可以流過一個端子P的電流值。

在所述實施例中，電源電壓PWR2流到兩個端子P131和P132。此外，電源電壓PWR3流到兩個端子P137和P138。如此，電流被分配到複數個端子P131、P132、P137和P138，以及因此，每一個端子P的電流值大致上減半，所以能夠降低由於電源導線42與主機設備的連接器的電阻分量的電壓降。因此，主機設備使電源電壓更容易保持在容許電壓變化寬度內。此外，電源電壓PWR2和PWR3可以設定成相同的電壓，使得有可能提供更大的電流。

連接器的電阻分量包含，例如，接點的接觸電阻和接點引線電阻，但藉由減少電阻，可流過記憶體卡10的靜態電流可以增加，只要電阻的電壓降在允許的電壓變化範圍內。連接器的接點引線電阻藉由接點長度、接觸的厚度、接觸材料以及類似物來確定，以及接點的接觸電阻由壓力、接觸點的形狀、卡墊粗糙度、卡墊和接觸材料以及類似物來確定。

此外，通常，電源電壓PWR1為3.3 V±5%，而電源電壓PWR2為1.8 V±5%。然而，如上面所描述的，電源電壓PWR1可以被設置為在下側較寬的電壓範圍內，如2.5 V-5%至3.3 V+5%，並且電源電壓PWR2可以被設置為在下側較寬的電壓範圍內，如1.2 V-5%至1.8 V+5%。因此，有可能降低電壓，並且減少功率消耗。

ESD保護二極體43將導線W2、W3、W5、W6、W8、W9、W11和W12中之各者與接地平面41連接。ESD保護二極體43被設置在端子P與連接端子CP之間並且吸收從端子P102、P103、P105、P106、P108、P109、P111和P112進入的靜電。

當複數個連接端子CP位於第一列R11和第一列R12之間，導線W2、W3、W5、W6、W8、W9、W11和W12能夠不繞過其它導線或者第一列R12的其它部分，或不穿過包含在第一列R12中的複數個端子P之間設定。因此，可以減少導線W2、W3、W5、W6、W8、W9、W11和W12的長度，並且可以有效地佈置ESD保護二極體43。在所述實施例中，ESD保護二極體43係設置在包含在第一列R11中的端子P附近。

記憶卡10係連接到主機設備的連接器。例如，記憶卡10被插入推-推或推-拉型連接器的插槽中，使得記憶卡被連接到連接器。此外，記憶卡10可以連接到另一種類型的連接器，如鉸鏈型連接器。

所述實施例的記憶卡10從設置有凹口C的圖13的第一邊緣31插入連接器的插槽中。因此，在記憶卡10連接到連接器的狀態下，第一邊緣31位於連接器的內側而不是第四邊緣34。

藉由在第一角部35中的第一邊緣31和第二邊緣32之間形成凹口C，防止了記憶卡10在正面和背面顛倒的狀態下插入連接器插槽中。例如，當記憶卡10以正確的方向插入連接器的插槽中時，凹口C避開了連接器內部的構件。另一方面，當記憶卡10反向插入連接器的插槽中時，連接器內部的構件干擾例如第二角部36並防止記憶卡10完全插入。此外，當記憶卡10在Y軸方向變為反方向的狀態下從第四邊緣插入連接器時，記憶卡10不能以相同的方式連接到連接器。在第一邊緣31和第三邊緣33之間形成的第二角部36的附近，在X軸方向的邊緣和Y軸方向的邊緣被帶入與連接器緊密接觸，從而可以減少連接器和記憶卡10在旋轉方向上的偏差。

如圖14所示，當記憶卡10插入連接器時，連接器的引線框架101和103與構成第一列R11和第二列R21的複數個端子P接觸。引線框架101和103的延伸方向，例如，設置在主機的導線方向變得最短的方向。在這種情況下，當記憶卡10插入連接器時，在引線框架101和103可能彎曲的方向上施加力。傾斜部39係設置在記憶卡10中，並且記憶卡10的遠端是錐形的。因此，引線框架101和103可以由傾斜部39引導，因此，例如，引線框架101和103與殼體11之間的摩擦被降低，並且彎曲引線框架的力也可以被降低。此外，引線框架101和103的鍍層的剝離得到抑制，因此，連接器的耐磨性提高。在引線框架102的方向，雖然彎曲力小，所以很難從連接器提取大量的訊號，並且由此，主機的導線變長。因此，用於資料傳輸的引線框架102的使用和安裝可以是可選的。仍存在引線框架102是有意義的，使得接點可用於卡片熱釋放。

例如，在鉸鏈型連接器中，引線框架102分別與構成第一列R12的複數個端子P接觸。此外，在圖15的變化例的記憶卡10中，引線框架102係與殼體11的第一表面21接觸。引線框架102係與端子P或第一表面21接觸，所以連接器和記憶卡10之間接觸點的數目增加。因此，記憶卡10的熱傳導到連接器，因此記憶卡10容易冷卻。

當引線框架101、102和103接觸端子P時，主機設備的控制器(在下文中，被稱為主機控制器)，以及記憶體卡10的卡控制器14係經由主機設備的導線或記憶卡10的導線W電連接。

在主機控制器側的連接器的連接點，如用於安裝在主機設備的基板上的連接器的端子，通常設置在連接器的插槽的內側(圖13中的上行方向)。因此，構成第一列R11和引線框架101的端子P的接觸點與主機控制器之間的導線長度可能會減少。另一方面，端子P的接觸點與構成第二列R21的引線框架103和主機控制器之間的導線長度很可能增加，以便繞過例如第一列R11。

在所述實施例的記憶卡10中，用於差動資料訊號的高速傳輸的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125被包含在第一列R11和R12中，其中到主機控制器的導線長度變短。因此，主機設備的實體層(PHY)接近記憶體卡10的實體層(PHY)，從而可以輕易地確保在記憶卡10的差動資料訊號的發送中的訊號完整性。

圖17是示意性地顯示了第三實施例中的記憶卡10的配置的第一範例的範例性方塊圖。卡控制器14包含介面電路(I/F)51、實體層/記憶體控制器52、兩個穩壓器53和54，以及電源檢查電路55。卡控制器14的實體層和記憶體控制器52係顯示在圖17中的一個方塊中，並且也將在下面共同描述。

I/F 51能夠應付單端訊號。I/F 51設置有例如輸入緩衝器和輸出緩衝器。重置訊號PERST＃是輸入訊號，而輸入緩衝器係設置在端子P133。CLKREQ＃是雙向訊號，而輸入緩衝器和開路汲極輸出緩衝器係設置在端子P135。此訊號係藉由主機上拉至高位準。記憶卡10藉由不將此訊號驅動為低位準來進入輸入狀態。此外，當主機未將此訊號驅動為低(高位準)時，記憶卡10可以進入能夠控制來自記憶卡10的訊號位準的輸出狀態。

實體層/記憶體控制器52可以處理差動訊號。實體層/記憶體控制器52提供有接收器和發送器。接收差動訊號PERp0、PERn0、PERp1、PERn1、PERp2、PERn2、PERp3和PERn3可以輸入到接收器。發送器可以輸出發送差動訊號PETp0、PETn0、PETp1、PETn1、PETp2、PETn2、PETp3和PETn3。

實體層/記憶體控制器52和電源檢查電路55被連接到I/F 51。實體層/記憶體控制器52被連接到快閃記憶體13。此外，PCIe的實體層、資料鏈路層和PCIe的交易層可以設置在卡控制器14中。

實體層/記憶體控制器52可以執行串列/並列轉換、並列/串列轉換、資料符號化等。所述符號化是當資料的0或1是連續的時，替換具有一定數目或更多的非連續符號的0或1的程序，其具有0的總數和1的總數是在8B10B、128b/130b等的代碼之中等於或接近彼此的值。利用此符號化，可以使得資料傳輸時的平均訊號電壓位準在共同電壓附近，因此，可以抑制與接收臨限值位準的偏差。此外，當重複發送相同的符號圖案時，增加了特定頻率的諧波。然而，所述圖案是切換到具有不同圖案的複數個符號，以便為不重複的圖案，從而可以使特定頻率的諧波不大。換句話說，可以抑制EMI的發生。

此外，在PCIe的交易層，可以將資料封包以供發送和接收，並且訊息可以被發送和接收。在PCIe的資料鏈路層中，可以將序列號或CRC碼添加到從交易層接收的封包中。序列號可用於檢查封包等的傳輸。

所述PCIe可以配置有複數個通道，但連接主機設備的每個通道和記憶卡10被獨立地進行初始化。僅有完成初始化和可通訊的通道被使用。在所述實施例中，最大使用了四個通道，但可以只使用一個通道或兩個通道。 一個通道：PERp0、PERn0、PETp0、PETn0或 PERp1、PERn1、PETp1、PETn1 兩個通道：PERp0、PERn0、PETp0、PETn0、 PERp1、PERn1、PETp1、PETn1 四個通道：PERp0、PERn0、PETp0、PETn0、 PERp1、PERn1、PETp1、PETn1、 PERp2、PERn2、PETp2、PETn2、 PERp3、PERn3、PETp3、PETn3 關於資料的順序，資料以根據可以進行通訊的通道數目的位元組單位的通道編號的順序分佈。

當串列接收差動訊號PERp0、PERn0、PERp1、PERn1、PERp2、PERn2、PERp3和PERn3從主機設備發送到記憶卡10時，串列接收差動訊號被轉換成位元組單位的並列資料給每一個通道的接收器。當位元組單位的並列資料被發送到每一個通道的接收器時，並列資料被轉換為串列發送差動訊號PETp0、PETn0、PETp1、PETn1、PETp2、PETn2、PETp3和PETn3以被發送到主機設備。

電源電壓PWR1被供應給快閃記憶體13和卡控制器14。在所述實施例中，電源電壓PWR1主要用於快閃記憶體13的操作，諸如快閃記憶體13的讀取/寫入。藉由升高電源電壓PWR1，產生快閃記憶體13的寫入電壓。電源電壓PWR1也可以用於其它目的。如上所述，電源電壓PWR1等於或高於電源電壓PWR2並且等於或高於電源電壓PWR3。

在主機設備和記憶卡10與3.3 V的訊號電壓連接的情況下，所述電源電壓PWR1係用於I/O電源。即使在主機設備和記憶卡10藉由如在圖17的範例中的1.8 V訊號電壓連接的情況下，所述電源電壓PWR1可以被用作I/O電源。因此，記憶體卡10具有高耐壓，因此，卡輸入電路受到保護。例如，如果電源電壓PWR1被設定為2.5 V，則記憶卡10可以被設置為2.5 V的耐壓。當電源電壓PWR1被設定為3.3 V，則記憶卡10可以被設置為3.3 V的耐壓。

電源電壓PWR2被供應給快閃記憶體13和卡控制器14。在所述實施例中，電源電壓PWR2被用作邏輯電路的電源。電源電壓PWR2也被用作快閃記憶體13和卡控制器14之間的介面電壓。因為較低的訊號電壓可以被用在較高速度的介面，雖然未顯示，電源電壓PWR3也可以被用作快閃記憶體13和卡控制器14之間的介面電壓。

在主機設備和記憶卡10與1.8 V的訊號電壓連接的情況下，電源電壓PWR2可以被用於I/O電源。在這種情況下，記憶卡10可以被設置為1.8 V的耐壓。

所述電源電壓PWR3被供應給卡控制器14。在所述實施例中，電源電壓PWR3被用作差動訊號電路和類比電路的實體層(PHY)的電源。

通常，雜訊很小的電源被用於類比地操作的差動訊號電路，並且所述電源與數位電源分離。在所述實施例中，從主機設備提供的電源電壓PWR3是足夠穩定且雜訊很小的電源。

如上所述，在記憶卡10中，三個電源電壓PWR1、PWR2和PWR3被分離和供應，以便減少雜訊的影響和電源波動。也就是說，根據應用選擇性地使用三個電源電壓PWR1、PWR2和PWR3。此外，電源電壓PWR1、PWR2和PWR3不限於上述範例，並且可以在其它模式中被使用。

圖18是示意性地顯示第三實施例中的記憶卡10的配置的第二範例的範例性方塊圖。如圖18所示，電源電壓PWR2可以供應到穩壓器53和54。電源電壓PWR3係由穩壓器53藉由設置分配到接地位準的電源電壓(第三電源)PWR3的端子P137和P138產生。這是使用以電源電壓PWR1和電源電壓PWR2的兩個電源操作的記憶卡10的情況。

如在圖18的範例中，穩壓器54產生比輸入電源電壓PWR2低的電源電壓Vlogic。此電源電壓Vlogic被供應給快閃記憶體13、卡控制器14的實體層以及記憶體控制器52，而不是電源電壓PWR2。電源電壓Vlogic可以用作邏輯電路的電源，也可以用作快閃記憶體13和卡控制器14之間的介面電壓。藉由降低介面電壓，可以在快閃記憶體13和卡控制器14之間以高速進行資料傳輸。因此，也降低了功率消耗。通常，當訊號電壓被降低時，訊號的上升/下降時間可以允許被縮短，所以可達成高速資料傳輸。

在難以從主機設備提供穩定的電源電壓PWR3的情況下，所述問題可以藉由使用由穩壓器53產生的電源電壓PWR3來解決。如在圖18的範例中，當端子P137和P138被連接到接地，穩壓器53從輸入電源電壓PWR2產生比電源電壓PWR2低的電源電壓PWR3。在主機提供如圖17所示的電源電壓PWR3的情況下，記憶卡10可以被切換成使用從主機供應的電源電壓PWR3而不使用穩壓器53。卡可以總是藉由穩壓器53來產生電源電壓PWR3而不管端子P137和P138的電壓。

電源電壓PWR3和Vlogic都是從電源電壓PWR2產生的。電源電壓PWR3和電源電壓Vlogic可以是相同的電壓或不同的電壓，但為了使電源電壓不受分離的電源電壓相互影響，電源電壓係藉由獨立的穩壓器53和穩壓器54產生。此外，藉由使用低壓降穩壓器(LDO)作為穩壓器53和54，可以減少由於LDO的輸入/輸出電壓差致使的不必要功率消耗。

如圖18中的虛線所示，穩壓器53可以從電源電壓PWR1產生電源電壓PWR3，而穩壓器54可以從電源電壓PWR1產生電源電壓Vlogic。也就是說，在這種情況下，如果存在電源電壓PWR1，則記憶卡10可以操作。

如上所述，記憶卡10可以由電源電壓PWR1和PWR2或施加到端子P131、P132、P134、P137和P138的電源電壓PWR1、PWR2和PWR3操作。記憶卡10可以根據施加到端子P131、P132、P134、P137和P138的電源電壓PWR1、PWR2和PWR3的組合來切換功率模式。

所述主機設備可以與藉由獲取由下述電源檢查序列儲存在快閃記憶體13中的記憶卡10的電源規範資訊13a來應對記憶卡10的電源配置。電源規範資訊13a包含，例如，電源電壓PWR1、PWR2和PWR3的電壓範圍、最大電流(連續)以及峰值電流(100 μs部分)。

圖19是顯示第三實施例中的記憶卡10的電源檢查序列中的主機設備的操作的範例性流程圖。PCIe的初始化在主機設備從快閃記憶體13獲取電源規範資訊13a之前進行。因此，主機設備確定所述初始化是否可以用將在電源檢查序列中提供的電源PWR1、PWR2和PWR3的電壓組合來啟動。

如圖19所示，主機設備將電源電壓PWR1提供給(施加到)插入連接器的插槽中的記憶卡10的端子P134(S101)並將電源電壓PWR2提供給(施加到)到端子P131和P132(S102)。

如圖17所示，電源電壓PWR1和PWR2被輸入到電源檢查電路55。在記憶卡10可藉由所施加的電源電壓PWR1和PWR2使用的情況下，所述電源檢查電路55驅動CLKREQ＃=低。另一方面，在卡不能藉由所施加的電源電壓PWR1和PWR2使用的情況下，電源檢查電路55保持CLKREQ＃=高。

如圖19所示，在經過一定時間Tpok之後(S103)，主機設備檢查的CLKREQ＃的位準(S104)。電源檢查電路55可以在時間Tpok期間將CLKREQ＃的位準從高位準切換為低位準。因此，主機設備可以在經過時間Tpok之後，檢查CLKREQ＃的位準一次。在CLKREQ＃=高的情況下(S104：否)，主機設備將電源電壓PWR3提供給(施加到)記憶卡10的端子P137和P138(S105)。

在記憶卡10可以利用所施加的電源電壓PWR1、PWR2和PWR3使用的情況下，電源檢查電路55驅動CLKREQ＃=低。另一方面，在卡不能利用所施加的電源電壓PWR1、PWR2和PWR3使用的情況下，電源檢查電路55保持CLKREQ＃=高。

主機設備在經過一定時間Tpok之後(S106)，檢查CLKREQ＃的位準(S107)。在保持CLKREQ＃=高的情況下(S107：否)，主機設備關閉電源電壓PWR1和PWR3(S108)。

主機設備在經過一定時間Tpok之後(S109)，檢查CLKREQ＃的位準(S110)。在保持CLKREQ＃=高的情況下(S110：否)，主機設備不使用記憶卡10(S111)。

需要讀取此資訊的卡，如具有特殊電源規範資訊13a，被設計為僅用電源電壓PWR2來初始化PCIe。在暫存器存取的階層，所述卡可以用低功率消耗操作，並且可以有效率地進行初始化，即使只有PWR2的電源。由於電源規範資訊13a不能僅利用PWR2從記憶體讀取，在首先施加PWR1時，卡控制器被設計成從記憶體讀取電源規範資訊13a並且將電源規範資訊寫入卡控制器內部的記憶體。

在這種卡中，在僅施加電源電壓PWR2的情況下(S108)，電源檢查電路55驅動CLKREQ＃=低。由於暫存器值可以藉由只利用電源電壓PWR2執行PCIe的初始化被讀取，如下所述，主機裝置讀取電源規範資訊13a並且確定是否可以提供記憶卡10所需的另一個電源電壓。

在檢查控制訊號CLKREQ＃的位準時，CLKREQ＃=低的情況下(S104：是、S107：是，以及S110：是)，主機設備開始PCIe的初始化(S112、S113和S114)。S112、S113和S114是PCIe的標準啟動序列。當CLKREQ＃=低，主機設備提供差動時脈REFCLK(S112)，並且在預定的時序(TPVPGL)將重置訊號PERST＃設置為高位準(S113)。

接下來，主機設備執行PCIe的訓練序列(S114)。利用此訓練序列，實體層的檢測、實體層的操作參數調整等被執行，因此，主機設備和記憶卡10可以彼此通訊，從而實現MMIO暫存器可以被讀取的狀態。上述初始化包含訓練序列。

圖20是列出第三實施例中的電源規範資訊13a的範例的範例性表。在圖20中舉例說明的電源規範資訊13a是描述為電源需求規範的暫存器資訊，並且如上所述，電源規範資訊13a包含電源電壓PWR1、PWR2和PWR3的電壓範圍、最大電流(連續)、峰值電流(例如，100 μs部分)。

最大電流(連續)是在記憶卡10的記憶體存取時使用的連續電流值。主機設備的電源電路需要連續地供應此電流值。

峰值電流(100 μs週期)是在測量的情況下流動的峰值電流值，例如，在100 μs期間中，以及是確定主機設備的電源設計中的必要電源電路的耦接電容器和響應特性的容量的參數的之一。主機設備的電源電路需要提供峰值電流。

電壓範圍包含電源電壓被允許波動的範圍。主機設備的電源電路需要保持電壓，使得即使存在導線或連接器的降電壓，在端子P的電源電壓在電壓範圍內下降。

此外，電源規範資訊13a包含表示電源電壓PWR3是否為由穩壓器53從電源電壓PWR2產生的資訊。如上所述，在電源電壓PWR3未施加到端子P137和P138的情況下，穩壓器53可以從電源電壓PWR2產生電源電壓PWR3。此外，雖然記憶卡10具有穩壓器53，記憶卡可以使用施加到端子P137和P138的電源電壓PWR3。

如圖19所示，主機設備確定是否可以省略後續檢查(S115)。例如，在S104和S107中CLKREQ＃=低的情況下，當足夠用於存取快閃記憶體13的電源電路被包含在主機設備中，主機設備可以省略隨後的檢查(S115：是)，並且確定可以使用記憶卡10(S116)。

在檢查的省略為否，主機設備需要隨後的檢查的情況下(S115：否)，主機設備從快閃記憶體13讀取電源規範資訊13a(S117)。例如，電源規範資訊13a被設置在對MMIO映射的NVMe暫存器的供應商特定區域，並經由實體層/記憶體控制器52作為封包上承載的差動資料訊號輸出。所述主機設備恢復差動資料訊號以恢復封包，並且獲取電源規範資訊13a。

主機設備將讀取的電源規範資訊13a的電源需求規範與主機設備的電源電路規範進行比較，以確定是否可以使用記憶卡10(S118)。在所述主機設備滿足電源需求規範之一者的情況下(S118：是)，因為所述主機設備包含足夠用於存取快閃記憶體13的電源電路，記憶卡10可以被使用(S116)。

在所述主機設備不滿足電源需求規範的情況下(S118：否)，主機設備確定是否可以調整電源電壓PWR1、PWR2和PWR3(S119)。例如，在電源電壓PWR1不足的情況下，主機設備將最大功率限制於由PCIe定義的功率狀態，因此，當記憶卡10可以被使用時(S119：是)，進行調整(S121)，並且確定記憶卡10可以被使用(S116)。另一方面，在不能進行調整的情況下(S119：否)，主機設備不使用記憶卡10(S120)。

此外，可以有降低電壓的程序作為電源電壓PWR1、PWR2和PWR3的調整。例如，在電源規範資訊13a中，在施加有3.3 V的電源電壓PWR1可以操作在2.5 V的情況下，主機設備可以將電源電壓PWR1降到2.5 V，使得能夠降低功率消耗並調整到記憶卡10的電源請求和主機設備的功率能力匹配的程度。

記憶卡10可以實現複數個功率模式。例如，如上所述，記憶卡10可以實現複數個功率狀態或功率限制。

作為功率狀態，動態功率分配(DPA)係在PCIe中定義，並且動態功率狀態(DPS)係在NVMe中定義，使得兩者都可以使用。

主機設備根據供電能力藉由PCIe封包或NVMe命令在記憶卡10中設置可用功率狀態。例如，如圖20所示，所述實施例的記憶卡10是支援三種功率狀態的範例。此外，記憶卡10不限於此範例。由於峰值電流是瞬時電流值而不是穩定電流並且不取決於功率狀態，因此使用共同設置。

功率狀態A具有比功率狀態B高的功率消耗。功率狀態B具有比功率狀態C高的功率消耗。當功率消耗增加，效能提高。在主機設備的電源電路不滿足功率狀態A，但滿足功率狀態B的情況下，電源電路被設置為功率狀態B，以使得主機設備可以使用記憶卡10。給定功率狀態的選項，例如，藉由其它PCIe暫存器或NVMe命令。

藉由PCIe的初始化，確定了PCIe匯流排的效能被，並且因此，確定了記憶卡10的最大效能，並且確定了記憶卡10的最大功率消耗。因此，藉由根據PCIe的初始化結果和從主機設備提供的電源電壓值來改變功率狀態的設置，記憶卡10可以控制記憶卡10的功率消耗。

代替功率狀態，記憶卡10可以使用類似於第一實施例的功率限制(插槽功率限制)。

圖21是顯示第三實施例中的記憶卡10的電源檢查序列的第一範例的範例性時序圖。在下文中，將參考圖19和21描述電源檢查序列的第一範例。在根據第一範例的記憶卡10中，在圖21中，對應於圖19的代碼被添加到對應於圖19的每個操作的時序。由於電源電壓PWR2的訊號電壓被用於主機設備和記憶卡10之間的介面，主機設備至少提供記憶卡10的電源電壓PWR2的範圍內的電壓。

首先，主機設備將電源電壓PWR1供應至記憶卡10的端子P134(S101)，並將電源電壓PWR2供應至端子P131和P132(S102)。所述電源電壓PWR3設置為接地位準。由於電源電壓PWR3被用於記憶卡10的初始化，所以即使在經過一定時間Tpok之後(S103)，控制訊號CLKREQ＃的位準仍然保持為高(S104：否)。因此，主機設備將電源電壓PWR3供應至記憶卡10的端子P137和P138(S105)。

供應了電源電壓PWR3，並且因此，CLKREQ＃=低。因此，在經過一定時間Tpok之後(S106)，由於在檢查CLKREQ＃的位準時CLKREQ＃=低(S107：是)，主機設備可以識別記憶卡是需要三個電源的記憶卡10。在CLKREQ＃=低已經過了Tck時間之後，從主機設備供應差動參考時脈(S112)。在經過TPVPGL時間之後，重置訊號PERST＃從低位準拉高到高位準(S113)。

圖22是顯示第三實施例中的記憶卡10的電源檢查序列的第二範例的範例性時序圖。在下文中，將參考圖19和22描述電源檢查序列的第二範例。在根據第二範例的記憶卡10中，可以藉由穩壓器53從電源電壓PWR1或PWR2產生電源電壓PWR3，使得PCIe的初始化可以僅藉由電源電壓PWR1或PWR2來啟動。

首先，主機設備將電源電壓PWR1供應至端子P134(S101)，並將電源電壓PWR2供應至記憶卡10的端子P131和P132(S102)。提供了電源電壓PWR1和PWR2，因此，CLKREQ＃=低。因此，在經過一定時間Tpok之後(S103)，由於在檢查CLKREQ＃的位準時CLKREQ＃=低(S104：是)，所以主機設備需要兩個電源PWR1和PWR2並且可以識別記憶卡是不需要PWR3的記憶卡10。

圖23是顯示了第三實施例中的記憶卡10的電源檢查序列的第三個範例的範例性時序圖。在下文中，將參考圖19和23描述電源檢查序列的第三範例。

首先，主機設備將電源電壓PWR1供應至記憶卡10的端子P134(S101)，並將電源電壓PWR2供應至端子P131和P132(S102)。即使經過了一定時間Tpok(S103)，控制訊號CLKREQ＃的位準也保持為高位準(S104：否)。

主機設備將電源電壓PWR3供應至記憶卡10的端子P137和P138(S105)。即使經過了一定時間Tpok(S106)，控制訊號CLKREQ＃的位準也保持為高(S107：否)。因此，主機設備識別根據第三範例的記憶卡10需要以不同於電源電壓PWR1、PWR2和PWR3的標準的電源電壓進行操作。舉例而言，在一些情況下，某些高效能的記憶卡10使用當記憶卡10的功率消耗在標準電源電壓過大時降低的電源電壓。

當主機設備關閉電源電壓PWR1和PWR3且僅施加PWR2(S108)，如果PCIe的初始化可以進行，則CLKREQ＃=低。在經過一定時間Tpok之後(S109)，在檢查CLKREQ＃的位準時CLKREQ＃=低(S110：是)，並且主機設備執行PCIe的初始化(S112、S113和S114)。

如上所述，由於根據第三範例的記憶卡10以特殊的電源電壓操作，因此主機設備不省略檢查(S115：否)並且讀取電源規範資訊13a(S117)。在第三實施例的卡中，PCIe的初始化可以僅用電源電壓PWR2進行，並且電源規範資訊13a可以被讀取。在電源電壓PWR1被用於讀取電源規範資訊13a的情況下，由於電源電壓PWR1在S101中供應，主機設備可以在電源電壓PWR1關閉之前讀取電源規範資訊13a。所述主機設備一旦使電源電壓PWR2下降並且根據電源規範資訊13a提供電源電壓PWR1、PWR2和PWR3並重新執行啟動序列。此外，在主機設備預先識別記憶卡10的電源規範的情況下，即使記憶卡是以特殊的電源電壓操作的記憶卡10，檢查可被省略(S115：是)。

圖24是顯示第三實施例中的記憶卡10的電源檢查序列的第四範例的範例性時序圖。第四範例PCIe的一般啟動序列。如圖24所示，主機設備從一開始就提供記憶卡10可以操作的三個電源電壓PWR1、PWR2和PWR3。在這種情況下，表示的是，無論電源電壓PWR3是否被使用，省略了檢查，CLKREQ＃=低為輸出，並且記憶體存取是可能的。因此，獲得了與PCIe的一般啟動序列的相容性。

此外，在一些情況下，在僅組合使用特定主機設備和特定記憶卡10的環境中，主機設備可以預先識別記憶卡10的電源規範。在這種情況下，主機設備可以從一開始藉由施加所有需要的電源電壓來開始初始化而不執行電源檢查序列。在這種情況下，如果卡可以使用特定電源電壓PWR1、PWR2和PWR3運作，則卡指示CLKREQ＃=低。

為了以高速存取快閃記憶體13，在某些情況下，可以使用大電流。然而，在PCIe的初始化中消耗的電流可能小於用於高速存取的電流。因此，即使在最小電源電流的實現中也可以讀取電源規範資訊13a。主機設備能夠藉由電源規範資訊13a獲得對於記憶卡10最佳的電源電壓PWR1、PWR2和PWR3的資訊。

在上述電源檢查序列中，記憶卡10的卡控制器14根據施加到端子P131、P132、P134、P137和P138的電源電壓PWR1、PWR2和PWR3的組合來確定是否可以藉由差動資料訊號進行記憶體存取，並且從端子P135輸出確定結果。此外，在完成由所述差動資料訊號的PCIe的初始化時，快閃記憶體13可以讀取記錄在快閃記憶體13中的電源規範資訊13a。此外，根據施加到端子P131、P132、P134、P137和P138的電源電壓PWR1、PWR2和PWR3的組合和PCIe的初始化的結果，記憶卡10的卡控制器14控制記憶體存取效能並且改變功率狀態資訊。

即使具有不同電源規範的多種類型的記憶卡10共存，所述主機設備可以透過上述電源檢查序列來識別電源規範。藉由預先在記憶卡10和對應的主機設備之間定義電源規範，可以省略電源檢查序列。

由於記憶卡10不支援熱交換，記憶卡中需要對於主機設備和連接器採取對策。在記憶卡10斷電的狀態下執行記憶卡10的更換。

藉由在連接器中使用記憶卡10的插入檢測，所述主機設備控制以在記憶卡10被連接之後導通電源。此外，由於在向記憶卡10供電的同時拉出記憶卡10會發生資料丟失，因此藉由具有鎖定機構的連接器可以防止所述問題。當更換記憶卡10時，主機設備執行記憶卡10的關機程序，在完成關機程序之後停止電源供應，並釋放連接器的鎖定功能。因此，可以抑制記憶卡10的無意移除，因此，可以保護記憶卡10的資料。

在記憶卡10的更換總是在斷電狀態下執行的主機系統的情況下，檢測記憶卡10的插入/移除的功能變得不必要。連接器可以具有能夠檢測記憶卡10是否被連接的訊號。在接通電源之後，主機系統可以藉由檢查由記憶卡10的初始化的PCIe PHY的存在來確定記憶體卡10的存在。

圖25是顯示在第三實施例中的記憶卡10的溫度檢查序列中的卡控制器14的操作的範例性流程圖。例如，在一些情況下，在主機設備的散熱機制的設計中，可以使用關於記憶卡10的溫度的資訊。對於此設計，卡控制器14響應於如下述的請求將與記憶卡10的溫度有關的資訊發送到主機設備。

如圖25所示，卡控制器14確定是否從主機設備接收到讀取溫度資訊的請求(S201)。例如，記憶卡10的表面溫度，其被稱為卡殼溫度，其中記憶卡10是在可以用於主機設備的散熱機制的設計驗證的最大效能狀態(最大功率消耗狀態)。為了使卡在最大效能，例如，主機設備連續執行記錄到(寫入)快閃記憶體13或執行連續從快閃記憶體13讀取，接著，在連續讀取或藉由發送讀取請求而寫入記憶卡10期間，主機設備能夠獲得飽和的卡殼溫度。

在從主機設備接收到用於讀取溫度資訊的請求時(S201：是)，卡控制器14讀取在記憶卡10提供的溫度感測器111的值(S202)。例如，溫度感測器111的值表示卡控制器14的接面溫度。

如圖17和18中所示，溫度感測器111係設置在記憶卡10中，作為獨立於卡控制器14的部件。溫度感測器111係安裝在例如卡控制器14的上表面或下表面上。卡控制器14例如藉由溫度感測器介面(I/F)讀取溫度感測器111的值。

此外，溫度感測器111可以被設置在卡控制器14的內部。例如，溫度感測器111可以使用內置於卡控制器14的電阻作為半導體溫度感測器。溫度感測器111被設置在卡控制器中產生最大量的熱之電路的附近，使得控制器的接面溫度可以被測量。當卡控制器14接收到讀取溫度資訊的請求時，卡控制器14的CPU可以藉由讀取顯示半導體溫度感測器的值的暫存器的值來獲取關於接面溫度的資訊。

在上述半導體溫度感測器中，電阻值隨溫度變化而變化。溫度可藉由預先測量溫度和電阻值之間的特性從電阻值來計算。因此，卡控制器14可以將半導體溫度感測器的測量的電阻值轉換為接面溫度。

溫度感測器111不限於電阻，並且可以是使用其特性如半導體感測器隨著溫度改變變化的其它元件的裝置。在用作半導體感測器的元件中，例如，在恆定的電流流過的情況下，兩端之間的電壓差根據溫度變化。因此，可以藉由使用基於實際測量的預先計算元件的溫度對電壓特性基於元件兩端之間的電壓差來計算溫度。

在所述裝置被用作半導體感測器的情況下，例如，用於測量電壓的A/D轉換器被連接到所述裝置。卡控制器14的接面溫度係基於藉由A/D轉換器和元件的溫度對電壓特性測量的電壓值來計算。卡控制器14的CPU可以藉由暫存器讀取關於計算的接面溫度的資訊。

接下來，卡控制器14將從溫度感測器111讀取的接面溫度轉換為記憶卡10的表面溫度(S203)。記憶卡10的接面溫度和表面溫度係基於例如韌體中描述的轉換表或轉換公式來轉換。

韌體係儲存在快閃記憶體13或卡控制器14的非揮發性記憶體中。當記憶卡10被供電時，卡控制器14的CPU將儲存的韌體讀取到卡控制器14的記憶體並執行韌體。

卡控制器14藉由使用儲存在卡控制器14的快閃記憶體13或非揮發性記憶體中的轉換表或轉換公式來將接面溫度轉換成記憶卡10的表面溫度。例如，轉換表和轉換公式係藉由在記憶卡10的工廠發貨之前建立在最大效能狀態(最大功率消耗狀態)中的實際測量接面溫度和表面溫度並且基於實際測量或模擬的結果計算接面溫度和溫度表面之間的關係來建立。此外，轉換表和轉換公式可以藉由基於例如快閃記憶體13的類型和配置、卡控制器14的佈置以及殼體11的材料的計算來建立。在實際測量中，通常，測量了在卡控制器14的附近的表面溫度。

接下來，作為對讀取溫度資訊的請求的響應，卡控制器14將關於記憶卡10的表面溫度的資訊發送到主機設備(S204)。此外，卡控制器14可以發送表面溫度和接面溫度，或者可以僅發送溫度中的一個。如果換算公式對於讀取和寫入之間是不同的，卡可以指示寫入的表面溫度和讀取的表面溫度兩者。在此情況下，主機設備根據先前已經讀取或寫入的操作來選擇溫度。

用於由主機設備讀取表面溫度的請求例如是包含請求自我監測分析的領域和包含對於記憶卡10的溫度資訊的報告技術(S.M.A.R.T.)資訊的命令。

在記憶卡10和主機設備之間的連接係基於NVMe的情況下，主機設備使用，例如，NVM快捷修訂1.3中所描述的SMART/健康資訊命令作為請求S.M.A.R.T.的命令。關於所述命令，記憶卡10可以通知接面溫度係設定在組成溫度欄位並且從所述接面溫度轉換的記憶卡10的表面溫度係設定在保留區中的響應的主機設備。

在記憶卡10和主機設備之間的連接係基於SMBus的情況下，例如，主機設備分配了分配到SMBus的特定位址的資訊讀取命令且將所述資訊讀取命令發送到記憶卡10。關於所述命令，記憶卡10返回溫度資訊係儲存在預定區域中的響應到主機設備。在此情況下，端子P136 (CONTA)和端子P139(CONTB)被指定為雙線SMBus介面訊號，記憶卡10可以藉由使用端子P136和P139從主機設備接收表面溫度讀取請求，並且可發送記憶卡10的表面溫度資訊。

根據上述溫度檢查序列，記憶卡10的溫度資訊被供應至主機設備。所提供的溫度資訊可以用於，例如，分析主機設備的散熱機制的特徵和用於檢查主機設備的散熱機制。

記憶卡10的溫度檢查序列不限於上述範例。例如，溫度感測器111可以測量快閃記憶體13的表面的溫度。在此情況下，卡控制器14可以將從溫度感測器111獲取的溫度資訊轉換為記憶卡10的表面溫度，作為快閃記憶體13的接面溫度。這種情況下的表面溫度表示快閃記憶體13附近的表面溫度。

在根據上述第三實施例的記憶卡10中，殼體11包含在X軸方向上延伸的第一邊緣31、位於第一邊緣31的相反側並且在X軸方向上延伸的第四邊緣34、在與X軸方向交叉的Y軸方向上延伸的第二邊緣32，以及第一角部35，其中凹口C係形成在第一邊緣31和第二邊緣32之間。凹口C被形成處的第一角部35被例如用來防止記憶卡10被反向插入。因此，在記憶卡10插入例如推拉式連接器的情況下，記憶卡10從第一邊緣31插入連接器。接著，複數個端子P在Y軸方向上被佈置成在列之間具有間隔以構成第一列R11和R12以及第二列R21。第一列R11和R12各包含複數個端子P，其佈置在X軸方向上比第四邊緣34更接近第一邊緣31的位置處且端子之間具有間隔。第二列R21包含複數個端子P，其佈置在X軸方向上比第一邊緣31更接近第四邊緣34的位置處且端子之間具有間隔。如此，複數個端子P構成複數個列(R11、R12和R21)，使得所述實施例的記憶卡10可以加快通訊介面。

通常，插入連接器的記憶卡10的端子P與主機控制器之間的導線的長度隨著進到連接器的內側而減少。也就是說，包含在第一列R11和R12中的端子P與主機控制器之間的導線的長度變得小於包含在第二列R21中的端子P與主機控制器之間的導線的長度。因此，包含在第一列R11和R12中用於訊號傳輸的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125可以比包含在第二列R21中用於訊號傳輸的端子P128、P129、P133、P135、P136和P139更輕易地確保訊號完整性。例如，包含在第一列R11和R12中用於訊號傳輸的端子P的數目可被設置成比包含在第二列R21中用於訊號傳輸的端子P的數目多，和/或包含在第一列R11和R12中的端子P被用於差動訊號的傳輸，從而使所述實施例的記憶卡10可以加快通訊介面。

包含在第一列R11和R12中的訊號端子(端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125)的數目大於包含在第二列R21中的訊號端子(端子P128、P129、P133、P135、P136和P139)的數目。因此，所述實施例的記憶卡10可以加快通訊介面。

此外，由於第一列R11和R12同時用於資料傳輸，因此所述實施例的記憶卡10可以加快通訊介面。

此外，複數個端子P構成兩個第一列R11和R21與第二列R21。因此，與所有端子P佈置成行的情況比較，可以確保端子P的期望尺寸和複數個端子P的期望間隔。

具有比端子P128、P129、P133、P135、P136和P139更高頻率的用於訊號傳輸的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P120、P121、P124和P125被包含在第一列R11和R12中。因此，所述實施例的記憶卡10可以加快通訊介面。

通道數係藉由增加分配給差動資料訊號的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P120、P121、P124，和P125的數目來增加，從而使所述實施例的記憶卡10可以加快通訊介面。

構成第一列R11和R12的複數個端子P包含分配給差動資料訊號的複數個端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125。另一方面，構成第二列R21的複數個端子P包含分配給具有低於差動資料訊號的頻率之頻率的差動時脈訊號的端子P128和P129、分配給單端訊號的端子P133、P135、P136和P139，以及分配給電源供應的端子P131、P132、P134、P137和P138。因此，在第一列R11和R12中，提供可用高速發送訊號的端子P102、P103、P105、P106、P108、P109、P111、P112、P115、P116、P118、P119、P121、P122、P124和P125增加了通道的數目，從而所述實施例的記憶卡10可以加快通訊介面。

構成第一列R11的複數個端子P包含分配給差動資料訊號的兩個通道的端子P102、P103、P105、P106、P108、P109、P111和P112。構成第一列R12的複數個端子P包含分配給差動資料訊號的兩個通道的端子P115、P116、P118、P119、P121、P122、P124和P125。因此，所述實施例的記憶卡10可以加快通訊介面。

分配給差動資料訊號的複數對端子P102、P103、P105、P106、P108、P109、P111和P112中之各者係位於分配給接地的複數個端子P101、P104、P107、P110和P113中的兩個端子之間。因此，可以確保每個差動訊號的返回路徑，減少差動訊號之間的相互干擾，並且穩定操作訊號位準。

分配給差動資料訊號的複數對端子P115、P116、P118、P119、P121、P122、P124和P125中之各者係位於分配給接地的複數個端子P114、P117、P120、P123和P126中的兩個端子之間。因此，可以確保每個差動訊號的返回路徑，減少差動訊號之間的相互干擾，並且穩定操作訊號位準。

端子P134被分配給第一電源PWR1。端子P131和P132被分配給電壓等於或低於第一電源PWR1的第二電源PWR2。端子P137和P138被分配給電壓等於或低於第二電源PWR2的第三電源PWR3。因此，可以根據應用選擇性地使用第一至第三電源PWR1、PWR2和PWR3，並且增強了記憶卡10的靈活性。由於電源電壓波動的容許值隨著電壓的減少而減少，所以較佳地減少流到一個端子P的電流值。然而，由於提供了複數個端子P131和P132以及複數個端子P137和P138，所以分散了電流值，每個端子的電流值變小，並且所述電壓波動被抑制。

在分配給電源電壓PWR3的第三電源PWR3的端子P137和P138接地的情況下，穩壓器53從施加到分配給電源電壓PWR2的第二電源電壓PWR2的端子P131和P132之電源電壓PWR2或者從施加到分配給電源電壓PWR1的第一電源電壓PWR1的端子P134之電源電壓PWR2產生電源電壓PWR3。因此，所述實施例的記憶卡10可以應付具有PWR1和PWR2的兩個電源配置的主機設備或具有PWR1、PWR2和PWR3的三個電源配置的主機設備。

卡控制器14根據施加到端子P131、P132、P134、P137和P138的電源電壓PWR1、PWR2和PWR3的組合判斷是否可以藉由差動資料訊號進行記憶體存取，並從分配給CLKREQ＃的端子P135輸出判斷結果。在可以藉由差動資料訊號進行記憶體存取的情況下，快閃記憶體13可以讀取儲存在快閃記憶體13中的電源規範資訊13a。藉由比較電源規範資訊13a與主機設備的電源規範，主機設備可以確定是否可以使用記憶卡10。因此，即使具有多種電源配置的記憶卡10共存，主機設備也可以識別記憶卡10的電源規範。

卡控制器14的側面14a的至少一部分係位於第一列R11和R12與第二列R21之間，並且可設置有藉由導線W連接到包含在第一列R11中的端子P102、P103、P105、P106、P108、P109、P111和P112的連接端子CP。類似地，側面14a的至少一部分可設置有藉由導線W連接到包含在第一列R12中的端子P115、P116、P118、P119、P121、P122、P124和P125的連接端子CP。因此，可以完成導線W的互連而不旁路其它導線和其它部件或傳遞在包含在第二列R21中的端子P之間的間隙。因此，很容易提供，例如，在導線W中的ESD保護二極體43，並且有可能縮短包含在第一列R11中的端子P102、P103、P105、P106、P108、P109、P111和P112和包含在第一列R12中的端子P115、P116、P118、P119、P121、P122、P124和P125與連接端子CP之間的導線W的長度。

記憶卡10在X軸方向上具有14±0.1 mm的長度，而在Y軸方向上具有18±0.1 mm的長度。通常，microSD卡的尺寸為11 mm×15 mm。也就是說，所述實施例的記憶卡10大於microSD卡。因此，記憶卡10可以被安裝有具有大記憶體容量與大尺寸的記憶體，其難以安裝在microSD卡上，如大尺寸的三維快閃記憶體，因此，記憶體卡可以應付，例如，具有技術的演變的大尺寸的未來快閃記憶體13。此外，記憶卡10大於microSD卡並且小於標準SD記憶卡。因此，記憶卡10對於主機設備並非太大，很容易將記憶卡插入和退出主機設備的連接器。

殼體11還包含位於第二邊緣32的相反側且在Y軸方向上延伸的第三邊緣33，以及在第一邊緣31和第三邊緣33之間的第二角部36。第一角部35的形狀和第二角部36的形狀彼此不同。因此，抑制了記憶卡10的反向插入。

第一角部35在第一邊緣31的一端和第二邊緣32的端部之間以直線形狀延伸。第一角部35構成所謂C1.1的邊角倒角部。第二角部36在第一邊緣31的另一端和第三邊緣33的端部之間以圓弧狀延伸。第二角部36構成所謂R0.2的圓形倒角部。在一些情況下，記憶卡10可以在第二角部36與連接器接觸的狀態下插入連接器中。在這種情況下，記憶卡10在X軸方向上的位置偏差可被減少。

第一列R11和R12設置在第一邊緣31附近。第二列R21比第一邊緣31更靠近第四邊緣34。也就是說，第一列R11和R12係位於記憶卡10和殼體11在Y軸方向上的中心線和第一邊緣31之間，而第二列R21係位於所述中心線和第四邊緣34之間。因此，使得由連接器的引線框架101、102、103作用在記憶卡10上的壓力是均勻的。換言之，使得作用在所述中心線和和第一邊緣31之間的區域上的壓力與作用在所述中心線和第四邊緣34之間的區域上的壓力是均勻的。因此，記憶卡10在連接器的內部中更加穩定。

端子P在X軸方向上的寬度和相鄰端子P之間的距離是能夠形成連接器的端子並形成基板的覆蓋區的最小尺寸。因此，第一列R11和R12的端子P的數目和第二列R21的端子P的數目一樣是十三個。第一列R11包含兩個通道的PCIe，而第一列R12也包含兩個通道的PCIe。第一列R11和第二列R21形成於其中的圖15的記憶卡10可以使用兩個通道的PCIe。第一列R11、R12和第二列R21形成於其中的圖13的記憶卡10可以使用四個通道的PCIe並且可以提高速度。

作為主機設備，僅使用第一列R11的第一主機設備與使用第一列R11和第一列R12的第二主機設備可以被配置。第一主機設備和第二主機設備與圖13的記憶卡10和圖15的記憶卡10可以與所有主機設備和記憶卡10組合使用。

此外，每個PCIe通道具有至少創3的效能，並且可以支援創4的效能。主機設備具有廣泛範圍的通訊速度選項且可以針對應用程式和最低的功率消耗來選擇具有最佳效能的匯流排效能。

在第一主機設備或圖15的記憶體卡10的情況下，第一列R12不被用於通訊。然而，可以藉由引線框架102從記憶卡10散熱。即使引線框架與第一列R12的端子P接觸或與殼體11的第一表面21接觸，引線框架102也可以從記憶卡10散熱。第一主機設備可具有電性連接至專用於散熱之地面的引線框架102。

快閃記憶體13被佈置在第二列R21之下，以便第二列R21可用於快閃記憶體13的散熱。例如，與第二列R21接觸的引線框架103從快閃記憶體13散熱。

如上所述，在連接器中，不僅與第二表面22接觸的散熱機制而且與第一表面21接觸的大量引線框架101、102和103可用於記憶卡10的散熱。藉由從第一表面21和第二表面22兩者散熱，提高了記憶卡10的散熱能力和散熱效果。

在相應的第一行R11和R12中遠離第一邊緣31的端子P的端部在Y軸方向上的相同位置對齊。在Y軸方向上比第一列R12更靠近第一邊緣31的第一列R11中包含的訊號端子P102、P103、P105、P106、P108、P109、P111和P112的長度短於在Y軸方向上的接地端子P101、P104、P107、P110和P113的各自長度並且等於在Y軸方向上的包含在第一列R12中的端子P114至P126的各自長度。因此，當記憶卡10被插入在Y軸方向上的主機設備的連接器中，接地端子P101、P104、P107、P110、P113、P127和P130與電源端子P131、P132、P134、P137和P138比訊號端子P102、P103、P105、P106、P108、P109、P111、P112、P128、P129、P133、P135、P136和P139更早與連接器的引線框架接觸。因此，主機設備的GND位準等於記憶卡10的GND位準，並且可以穩定卡控制器14的電位準。此外，由於第一列R11的接地端子P101、P104、P107、P110和P113先提前與連接器的引線框架接觸，就沒有必要延長第一列R12的接地端子P。因此，可以縮短第一列R12的所有端子P在Y軸方向上的長度，並且可以縮短第一列R11和R12之間的間隔。因此，可以加寬第一列R12和第二列R21之間的間隔，並且可以確保設置了沿圖14中的相反方向延伸的引線框架102、103的區域。

包含在第二列R21和R22中的端子P的形狀和長度可以任意設置，因為端子P使用的訊號的頻率是低的。例如，如圖13和15所示，在複數個端子P構成複數個第二列R21和R22的情況下，在各自的第二列R21和R22中，遠離端子P的第一邊緣31的端部在Y軸方向上的相同位置處對齊。此外，在正Y軸方向上比第二列R22更靠近第一邊緣31的第二列R21中包含的訊號端子P128、P129、P133、P135、P136和P139的長度比在Y軸方向上的接地端子P127和P130與電源端子P131、P132、P134、P137和P138的各自長度短。

在Y軸方向上，包含在第二列R22中的訊號端子P的長度可以比包含在第二列R22中的電源端子P和接地端子P的長度短。在電源端子P係包含在第二列R22中的情況下，電源端子P可以具有與包含在第二列R21中的電源端子P相同的形狀。

在X軸方向上包含在第一列R11和R12中的訊號端子P的長度彼此相等。因此，有可能使包含在第一列R11和R12中的訊號端子P的電特性彼此類似。

在X軸方向上，包含在第一列R11和R12中的訊號端子P的長度可以與接地端子P的長度不同。在這種情況下，例如，在X軸方向上，允許訊號端子P的長度彼此相等，並且允許接地端子P的長度彼此相等。端子P在X軸方向上的長度不限於此範例。

目前為止，已經描述了記憶卡10的一種形狀因子。然而，關於記憶卡10的形狀因子，與上述記憶卡10的形狀因子相比，可以擴展端子P的外形和數目，同時保持構成第一列R11和第二列R21的端子P的位置。

例如，記憶卡10的外形可以在X軸方向、Y軸方向和Z軸方向中的至少一個方向上擴大。構成第一列R11和R12的端子P的數目可以用外形擴大的記憶卡10的形狀因子擴展。例如，包含在第一列R11和R12中的端子P的數目可以是多於13。此外，複數個端子P可構成兩個以上的第一列R11、R12、R13和R14。

所述擴展的第一列R13、R14…相對於第一列R11和R12可以被佈置在負Y軸方向上，或者可以被佈置在正Y軸方向上。在第一列R13、R14…相對於第一列R11和R12被佈置在負Y軸方向上的情況下，包含在第一列R13、R14…的端子P的形狀與第一列R12中包含的端子P的形狀相同。

構成第二列R21和R22的端子P的數目可以用外形擴大的記憶卡10的形狀因子擴展。例如，複數個端子P可以構成多於兩個第二列R21、R22、R23和R24。包含在擴展的第二列R23、R24…中的端子P的形狀可以任意設置。

藉由使用，例如，適配器，根據一種形狀因子的記憶卡10可以用來作為根據較大形狀因子的記憶卡10的連接器。在用於根據一種形狀因子的記憶卡10的連接器和連接器中，引線框架101、102和103的相對位置是相同的。

(第四實施例) 在下文中，將參照圖26來描述第四實施例。圖26是顯示根據第四實施例的記憶卡10的範例性平面圖。如圖26所示，根據第四實施例的卡控制器14被堆疊在快閃記憶體13中。

快閃記憶體13覆蓋在第二列R21中包含的端子P上。根據另一個表達方式例如，快閃記憶體13可以被佈置成使得包含在第二列R21中的端子P位於快閃記憶體13在正Y軸方向上的端部與快閃記憶體13在負Y軸方向上的端部之間。另一方面，由於快閃記憶體13具有取決於儲存容量的不同晶片面積，也有快閃記憶體接近包含在第一列R11和R12中的端子P的情況與快閃記憶體與端子間隔開的情況。

卡控制器14係位於第一列R11和R12與第二列R21之間。因此，類似於第三實施例，卡控制器14的複數個連接端子CP也可以設置在第一列R11和R12與第二列R21之間。導線W連接了連接端子CP和包含在第一列R11的端子P。

類似於上述第四實施例的記憶卡10，卡控制器14可以堆疊在快閃記憶體13中。由於快閃記憶體13位於與第一列R11和R12間隔開的位置，而連接端子CP位於第一列R11和R12與第二列R21之間，抑制了卡控制器14的導線W的延長。

根據上述的至少一個實施例，殼體具有沿著第一方向延伸的第一邊緣、沿著與第一方向交叉的第二方向延伸的第二邊緣，以及第一角部，其中形成了第一邊緣和第二邊緣之間的凹口。形成了凹口的第一角部被用於，例如，防止半導體記憶體裝置的反向插入。因此，在半導體記憶體裝置被插入推拉式連接器的情況下，例如，半導體記憶體裝置從第一邊緣被插入連接器。複數個端子被設置在第一方向上且端子之間插入有間隔以構成第一列，以及複數個端子被佈置在第一方向上比第一列更遠離第一邊緣的位置且端子之間插入有間隔以構成至少一個第二列。由於複數個端子構成複數個列，所以所述實施例的半導體記憶體裝置可以加快通訊介面。

雖然已經描述了某些實施例，但是這些實施例僅藉由範例的方式呈現，並且不意於限制本發明的範圍。實際上，本文中描述的新穎實施例可以用各種其它形式體現；此外，在不脫離本發明的精神的情況下，可以對本文中描述的實施例的形式進行各種省略、替換和改變。所附申請專利範圍及其等同物意於覆蓋將落入本發明的範圍和精神內的這些形式或修改。

10:記憶卡 11:殼體 12:基板 13:快閃記憶體 14:卡控制器 15:保護片 21:第一表面 22:第二表面 23:外邊緣 31:第一邊緣 32:第二邊緣 33:第三邊緣 34:第四邊緣 35:第一角部 36:第二角部 37:第三角部 38:第四角部 32a:凹部 P:端子 P1~P13:端子 R1:第一列 R2:第二列 P14~P26:端子 51:介面電路 PERp0,PERn0,PERp1,PERn1,PERp2,PERn2,PERp3,PERn3:接收差動訊號 PETp0,PETn0,PETp1,PETn1,PETp2,PETn2,PETp3,PETn3:發送差動訊號 REFCLKp:參考差動時脈訊號 REFCLKn:參考差動時脈訊號 PWR1:電源電壓 PWR2:電源電壓 PWR3:電源電壓 W:導線 41:接地平面 42:電源導線 43:ESD保護二極體 W2,W3,W5,W6,W8,W9,W11,W12:導線 W15,W16,W20,W22,W23,W26:導線 C:凹口 39:傾斜部 51:介面電路 52:實體層/記憶體控制器 53:穩壓器 54:穩壓器 55:電源檢查電路 PERST#:重置訊號 CLKREQ#:電源管理控制訊號 CNTA:控制訊號 CNTB:控制訊號 Vlogic:電源電壓 13a:電源規範資訊 Tpok:時間 S1~S16:步驟 14a:側面 G1:第一組 G2:第二組 R11,R12,R13,R14:第一列 R21,R22,R23,R24:第二列 P101~P113:端子 P114~P126:端子 P127~P139:端子 101:引線框架 102:引線框架 103:引線框架 S101~S120:步驟 111:溫度感測器

[圖1]是顯示根據第一實施例的記憶卡的範例性平面圖；

[圖2]是顯示在第一實施例中的記憶卡的範例性側視圖；

[圖3]是列出第一實施例中的複數個端子的訊號分配的範例的範例性表；

[圖4]是示意性地顯示第一實施例中的記憶卡的佈線的範例性平面圖；

[圖5]是示意性地顯示第一實施例中的記憶卡的配置的第一範例的範例性方塊圖；

[圖6]是示意性地顯示第一實施例中的記憶卡的配置的第二範例的範例性方塊圖；

[圖7]是顯示了第一實施例中的記憶卡的電源檢查序列中的主機設備的操作的範例性流程圖；

[圖8]是列出第一實施例中的電源規範資訊的範例的範例性表；

[圖9]是顯示第一實施例中的記憶卡的電源檢查序列的第一範例的範例性時序圖；

[圖10]是顯示第一實施例中的記憶卡的電源檢查序列的第二範例的範例性時序圖；

[圖11]是顯示第一實施例中的記憶卡的電源檢查序列的第三範例的範例性時序圖；

[圖12]是顯示根據第二實施例的記憶卡的範例性平面圖；

[圖13]是顯示根據第三實施例的記憶卡的範例性平面圖；

[圖14]顯示第三實施例中的記憶卡的範例性側視圖；

[圖15]是顯示根據第三實施例的變化例的記憶卡的範例性平面圖；

[圖16]是列出第三實施例中的複數個端子的訊號分配的範例的範例性表；

[圖17]是示意性地顯示第三實施例中的記憶卡的配置的第一範例的範例性方塊圖；

[圖18]是示意性地顯示第三實施例中的記憶卡的配置的第二範例的範例性方塊圖；

[圖19]是顯示了第三實施例中的記憶卡的電源檢查序列的主機設備的操作的範例性流程圖；

[圖20]是列出第三實施例中的電源規範資訊的範例的範例性表；

[圖21]是顯示第三實施例中的記憶卡的電源檢查序列的第一範例的範例性時序圖；

[圖22]是顯示第三實施例中的記憶卡的電源檢查序列的第二範例的範例性時序圖；

[圖23]是顯示第三實施例中的記憶卡的電源檢查序列的第三範例的範例性時序圖；

[圖24]是顯示第三實施例中的記憶卡的電源檢查序列的第四範例的範例性時序圖；

[圖25]是顯示第三實施例中的記憶卡的溫度檢查序列中的卡控制器的操作的範例性流程圖；以及

[圖26]是顯示根據第四實施例的記憶卡的範例性平面圖。

10:記憶卡 11:殼體 12:基板 13:快閃記憶體 14:卡控制器 15:保護片 21:第一表面 23:外邊緣 31:第一邊緣 32:第二邊緣 32a:凹部 33:第三邊緣 34:第四邊緣 35:第一角部 36:第二角部 37:第三角部 38:第四角部 P:端子 R11,R12:第一列 R21,R22:第二列 P101~P113:端子 P114~P126:端子 P127~P139:端子 G1:第一組 G2:第二組 C:凹口

Claims (7)

1. 一種記憶體系統，其包含： 半導體記憶體裝置，其包含複數個電源端子、訊號端子、記憶體和配置成控制所述記憶體的控制器；以及 主機設備，其配置成將複數個電源電壓施加到所述電源端子並且配置成透過所述訊號端子與所述控制器進行通訊，其中 所述主機設備係配置成將所述電源電壓的複數個組合施加到所述電源端子，以及 所述主機設備係配置成確定施加到所述電源端子的所述電源電壓的組合是否為使得所述半導體記憶體裝置可操作的所述電源電壓的有效組合，並且所述控制器係配置成將所述確定的結果從所述訊號端子輸出到所述主機設備，其中 所述主機設備係配置成透過快捷週邊組件互連(PCIe)的差動訊號與所述控制器進行通訊，並且配置成利用所述電源電壓的所述有效組合將所述PCIe初始化， 所述控制器係配置成從所述訊號端子輸出時脈控制訊號，所述時脈控制訊號請求所述主機設備供應參考差動時脈， 所述確定的所述結果包含所述時脈控制訊號， 一旦所述半導體記憶體裝置以所述電源電壓供電時，所述控制器將所述時脈控制訊號設置為第一位準， 當施加到所述電源端子的所述電源電壓的所述組合為所述有效組合時，所述控制器將所述時脈控制訊號設置為第二位準， 所述主機設備係配置成在所述主機設備檢測到所述時脈控制訊號變成所述第二位準時，開始供應所述參考差動時脈，以及 所述控制器堆疊在所述記憶體上。
2. 如請求項1的記憶體系統，其中 當完成所述PCIe的所述初始化時，所述主機設備係配置成從所述記憶體中獲取所述半導體記憶體裝置的電源規範資訊，並且配置成透過將所述電源規範資訊的電源需求規範與所述主機設備的電源電路規範進行比較來確定所述半導體記憶體裝置是否可操作。
3. 如請求項2的記憶體系統，其中 所述電源規範資訊包含所述電源電壓的電壓範圍、最大電流或峰值電流中之至少一者。
4. 如請求項2的記憶體系統，其中 所述控制器係配置成根據施加到所述電源端子的所述電源電壓的組合和所述初始化的結果來控制記憶體存取效能並且係配置成改變功率狀態資訊。
5. 如請求項1至4中任一項的記憶體系統，其中 所述電源端子包含分配到第一電源電壓的第一電源端子、分配到等於或低於所述第一電源電壓的第二電源電壓的複數個第二電源端子，以及分配到等於或低於所述第二電源電壓的第三電源電壓的複數個第三電源端子，以及 所述複數個組合包含 第一組合，其包含施加到所述第一電源端子的所述第一電源電壓和施加到所述第二電源端子的所述第二電源電壓， 第二組合，其包含施加到所述第一電源端子的所述第一電源電壓、施加到所述第二電源端子的所述第二電源電壓和施加到所述第三電源端子的所述第三電源電壓，以及 第三組合，其包含施加到所述第二電源端子的所述第二電源電壓。
6. 如請求項1的記憶體系統，其中 所述記憶體覆蓋在所述複數個電源端子上。
7. 如請求項1的記憶體系統，其中 所述半導體記憶體裝置包含沿第一方向延伸的第一端部邊緣、位於與所述第一端部邊緣相對的一側並沿所述第一方向延伸的第二端部邊緣、構成至少一個第一列和至少一個第二列的複數個端子， 所述第一列包含所述端子中的兩個或多個，其在所述第一方向上佈置成在比所述第二端部邊緣更靠近所述第一端部邊緣的位置處具有間隔，以及在所述端子中的所述兩個或多個構成複數個所述第一列的情況下，所述第一列在第二方向上佈置成具有間隔，所述第二方向與所述第一方向相交， 所述第二列包含所述端子中的兩個或多個，其在所述第一方向上佈置成在比所述第一端部邊緣更靠近所述第二端部邊緣的位置處具有間隔，以及在所述端子中的所述兩個或多個構成複數個所述第二列的情況下，所述第二列在所述第二方向上佈置成具有間隔， 所述訊號端子包含在所述第一列中， 所述複數個電源端子包含在所述第二列中，以及 所述控制器位於所述第一列和所述第二列之間。