KR20110027387A - 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법 - Google Patents

송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법 Download PDF

Info

Publication number
KR20110027387A
KR20110027387A KR1020090085456A KR20090085456A KR20110027387A KR 20110027387 A KR20110027387 A KR 20110027387A KR 1020090085456 A KR1020090085456 A KR 1020090085456A KR 20090085456 A KR20090085456 A KR 20090085456A KR 20110027387 A KR20110027387 A KR 20110027387A
Authority
KR
South Korea
Prior art keywords
input
output
voltage
semiconductor device
output pad
Prior art date
Application number
KR1020090085456A
Other languages
English (en)
Inventor
최석우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090085456A priority Critical patent/KR20110027387A/ko
Priority to US12/834,299 priority patent/US8149015B2/en
Publication of KR20110027387A publication Critical patent/KR20110027387A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법을 공개한다. 이 시스템은 입출력 채널과 연결된 제1 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제1 입출력 패드를 제1 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 제1 반도체 장치, 및 상기 입출력 채널과 연결된 제2 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제2 입출력 패드를 상기 제1 전압보다 높은 제2 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 제2 반도체 장치를 구비하는 것을 특징으로 한다.

Description

송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법{Interface system, semiconductor device thereof, and data interface method thereof}
본 발명은 송수신 시스템에 관한 것으로, 특히 송신 및 수신이 가능한 입출력 회로를 구비하는 반도체 장치, 이 반도체 장치를 구비하는 송수신 시스템 및 송수신 시스템의 데이터 송수신 방법에 관한 것이다.
반도체 장치들은 채널을 통하여 시스템에 연결된 다른 반도체 장치들과 신호를 주고받는다. 다른 반도체 장치들과 신호를 주고받기 위해, 반도체 장치들은 일반적으로 상기 채널과 연결되고, 송신 및 수신이 가능한 입출력 회로를 구비한다. 즉, 반도체 장치는 입출력 회로를 구비하여 송신할 데이터를 채널을 통해 전송하고, 채널을 통해 수신된 데이터를 복원하게 된다. 상기 입출력 회로는 신호 반사(reflection) 등을 최소화하여 신호 충실도(signal integrity)를 향상시키기 위해 터미네이션 저항 등을 구비하게 된다.
그런데, 이러한 입출력 회로에 의하여도 입력 커패시턴스 성분이 존재하며, 특히, 집적도를 향상시키기 위해 복수개의 반도체 칩을 적층한 멀티 스택 패키 지(multi stack package) 형태의 반도체 장치 등의 경우에는 이러한 입력 커패시턴스 성분에 의해 고속 동작이 제한된다.
본 발명의 목적은 입력 커패시턴스 성분을 감소시킴과 동시에 소모 전력 및 레이아웃 면적 또한 감소시킬 수 있는 송수신 시스템을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 반도체 장치를 제공하는데 있다.
본 발명의 또다른 목적은 상기 목적을 달성하기 위한 송수신 시스템의 데이터 송수신 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템은 입출력 채널과 연결된 제1 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제1 입출력 패드를 제1 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 제1 반도체 장치, 및 상기 입출력 채널과 연결된 제2 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제2 입출력 패드를 상기 제1 전압보다 높은 제2 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 제2 반도체 장치를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제1 반도체 장치는 상기 제1 전압보다 높은 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비 교하여 데이터를 수신하고, 상기 제2 반도체 장치는 상기 제1 기준 전압보다 높고, 상기 제2 전압보다 낮은 제2 기준전압과 상기 제2 입출력 패드의 전압을 비교하여 데이터를 수신하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제1 반도체 장치는 상기 제1 입출력 패드와 상기 제1 전압 사이에만 연결되고, 상기 제1 반도체 장치가 데이터를 수신할 경우 상기 제1 입출력 패드를 상기 제1 전압으로 터미네이션하고, 상기 제1 반도체 장치가 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드와 상기 입출력 채널을 구동하는 제1 종단/구동부, 및 상기 제1 반도체 장치가 데이터를 수신할 경우 상기 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비교하여 제1 입력 신호를 출력하는 제1 입력부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제2 반도체 장치는 상기 제2 입출력 패드와 상기 제2 전압 사이에만 연결되고, 상기 제2 반도체 장치가 데이터를 수신할 경우 상기 제2 입출력 패드를 상기 제2 전압으로 터미네이션하고, 상기 제2 반도체 장치가 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 제2 종단/구동부, 및 상기 제2 반도체 장치가 데이터를 수신할 경우 상기 제2 기준 전압과 상기 제2 입출력 패드의 전압을 비교하여 제2 입력 신호를 출력하는 제2 입력부를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제1 반도체 장 치의 제1 형태는 라이트 동작시 상기 제1 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이, 및 외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 하이 레벨의 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하고, 상기 제1 종단/구동부는 상기 리드 동작시 상기 제어 신호에 응답하여 상기 제1 전압으로 상기 제1 입출력 패드를 터미네이션하고 상기 라이트 동작시 상기 제어 신호에 응답하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 반도체 메모리 장치이고, 상기 제2 반도체 장치의 제1 형태는 상기 명령 신호를 출력하는 메모리 컨트롤러인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제1 반도체 장치의 제1 형태의 상기 제1 종단/구동부는 상기 제1 전압과 연결되고, 상기 제어 신호가 인가되는 게이트를 구비하는 NMOS 트랜지스터, 및 상기 NMOS 트랜지스터와 상기 제1 입출력 채널 사이에 연결되는 풀다운 저항을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제1 반도체 장치의 제1 형태의 상기 디코딩 및 선택부는 리프레쉬 동작시 상기 명령 신호에 응답하여 로우 레벨의 상기 제어 신호를 출력하고, 상기 제1 종단/구동부는 상기 리프레쉬 동작시 상기 제어 신호에 응답하여 상기 제1 입출력 패드를 하이 임피던스 상태로 만드는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 상기 제2 반도체 장치의 제2 형태는 라이트 동작시 상기 제2 입력 신호를 입력하여 저장하고, 리드 동 작시 출력 신호를 출력하는 메모리 셀 어레이, 및 외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 로우 레벨의 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하고, 상기 제2 종단/구동부는 상기 리드 동작시 상기 제어 신호에 응답하여 상기 제2 전압으로 상기 제2 입출력 패드를 터미네이션하고 상기 라이트 동작시 상기 제어 신호에 응답하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 반도체 메모리 장치이고, 상기 제1 반도체 장치의 제2 형태는 상기 명령 신호를 출력하는 메모리 컨트롤러인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 제2 반도체 장치의 제2 형태의 상기 제2 종단/구동부는 상기 제2 전압과 연결되고, 상기 제어 신호가 인가되는 게이트를 구비하는 PMOS 트랜지스터, 및 상기 PMOS 트랜지스터와 상기 제2 입출력 채널 사이에 연결되는 풀업 저항을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 송수신 시스템의 제2 반도체 장치의 제2 형태의 상기 디코딩 및 선택부는 리프레쉬 동작시 상기 명령 신호에 응답하여 하이 레벨의 상기 제어 신호를 출력하고, 상기 제2 종단/구동부는 상기 리프레쉬 동작시 상기 제어 신호에 응답하여 상기 제2 입출력 패드를 하이 임피던스 상태로 만드는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제1 형태는 입출력 채널과 연결된 입출력 패드, 상기 입출력 패드와 접지 전압 사이에만 연결되고, 데이터를 수신하는 경우 상기 접지 전압으로 상기 입출력 패드를 터미네이션하는 종단/구동부, 및 상기 데이터를 수신하는 경우, 상기 입출력 패드의 전압과 상기 접지 전압보다 높은 기준 전압을 비교하여 입력 신호를 출력하는 입력부를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제1 형태의 상기 종단/구동부는 상기 데이터를 송신하는 경우에 송신할 데이터에 응답하여 상기 접지 전압을 이용하여 상기 입출력 패드 및 입출력 채널을 구동하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제1 형태는 라이트 동작시 상기 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이, 및 외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 하이 레벨의 제어 신호를 출력하고, 리플레시 동작시 로우 레벨의 상기 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하는 반도체 메모리 장치이고, 상기 종단/구동부는 상기 접지 전압과 연결되고, 상기 제어 신호가 인가되는 NMOS 트랜지스터, 및 상기 NMOS 트랜지스터와 상기 입출력 패드 사이에 연결되는 풀다운 저항을 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제2 형태는 입출력 채널과 연결된 입출력 패드, 상기 입출력 패드와 전원 전압 사이에만 연결되고, 데이터를 수신하는 경우 상기 전원 전압으로 상기 입출력 패드를 터미네이션하는 종단/구동부, 및 상기 데이터를 수신하는 경우, 상기 입출력 패드의 전압과 상기 전원 전압보다 낮은 기준 전압을 비교하여 입력 신호를 출력하는 입력부를 구비하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제2 형태의 상기 종단/구동부는 상기 데이터를 송신하는 경우에 송신할 데이터에 응답하여 상기 전원 전압을 이용하여 상기 입출력 패드 및 입출력 채널을 구동하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 장치의 제2 형태는 라이트 동작시 상기 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이, 및 외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 로우 레벨의 제어 신호를 출력하고, 리플레시 동작시 하이 레벨의 상기 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하는 반도체 메모리 장치이고, 상기 종단/구동부는 상기 전원 전압과 연결되고, 상기 제어 신호가 인가되는 PMOS 트랜지스터, 및 상기 PMOS 트랜지스터와 상기 입출력 패드 사이에 연결되는 풀업 저항을 구비하는 것을 특징으로 한다.
상기 또다른 목적을 달성하기 위한 본 발명의 송수신 시스템의 데이터 송수신 방법은 입출력 채널과 연결된 제1 입출력 패드를 구비하는 제1 반도체 장치 및 상기 입출력 채널과 연결된 제2 입출력 패드를 구비하는 제2 반도체 장치를 구비하는 송수신 시스템의 데이터 송수신 방법에 있어서, 상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 상기 제1 입출력 패드를 제1 전압으로 터미네이션하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터를 전송하는 경우 상기 제2 입출력 패드를 상기 제1 전압보다 높은 제2 전압으로 터미네이션하는 터미네이션 단계, 및 상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 전송할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터를 전송하는 경우 전송할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 구동 단계를 구비하는 것을 특징으로 한다.
상기 또다른 목적을 달성하기 위한 본 발명의 송수신 시스템의 데이터 송수신 방법은 상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 상기 제1 전압보다 높은 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비교하여 입력 신호를 출력하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터를 전송하는 경우 상기 제1 기준 전압보다 높고 상기 제2 전압보다 낮은 제2 기준 전압과 상기 제2 입출력 패드의 전압을 비교하여 상기 입력 신호를 출력하는 입력 단계를 더 구비하는 것을 특징으로 한다.
상기 또다른 목적을 달성하기 위한 본 발명의 송수신 시스템의 데이터 송수신 방법의 제1 형태는 상기 제1 반도체 장치는 반도체 메모리 장치이고, 상기 제2 반도체 장치는 메모리 컨트롤러인 것을 특징으로 하고, 제2 형태는 상기 제1 반도체 장치는 메모리 컨트롤러이고, 상기 제2 반도체 장치는 반도체 메모리 장치인 것을 특징으로 한다.
상기 또다른 목적을 달성하기 위한 본 발명의 송수신 시스템의 데이터 송수신 방법은 상기 제1 입출력 패드 또는 상기 제2 입출력 패드를 하이 임피던스 상태로 만드는 단계를 추가적으로 구비하는 것을 특징으로 한다.
따라서, 본 발명의 송수신 시스템, 이 시스템의 반도체 장치 및 이 시스템의 데이터 송수신 방법은 양방향 통신이 가능한 풀업 회로와 풀다운 회로 중 하나만 선택적으로 구비함으로써 입력 커패시턴스 성분을 감소시킴과 동시에 소모 전력 및 레이아웃 면적 또한 감소시킬 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법을 설명하면 다음과 같다.
도 1은 본 발명의 반도체 장치의 입출력 회로의 실시예의 구성을 나타낸 것으로서, 입출력 회로(1)는 입력부(11), 선택부(21), 종단/구동부(31), 및 입출력 패드(pad)를 구비하여 구성될 수 있으며, 종단/구동부(31)는 풀다운 저항(Rd) 및 풀다운 NMOS 트랜지스터(N1)를 구비하여 구성될 수 있다. 즉, 도 1에 나타낸 본 발명의 반도체 장치의 입출력 회로(1)의 종단/구동부(31)는 입출력 패드(pad)와 접지 전압 사이에 연결된 풀다운 회로 만으로 구성될 수 있다. 도 1에서 I/O ch는 입출력 패드(pad)와 연결된 입출력 채널을 나타낸다.
도 1에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
입력부(11)는 입출력 회로(1)를 구비하는 반도체 장치가 신호를 수신하는 경 우에 제1 기준 전압(VrefL)과 입출력 패드(pad)의 전압을 비교하여 입력 신호(IN)를 출력한다. 즉, 입력부(11)는 제1 기준 전압(VrefL)과 입출력 패드(pad)의 전압을 비교하는 비교기를 구비하여 구성될 수 있다. 제1 기준 전압(VrefL)은 접지 전압보다 높은 레벨일 수 있다. 예를 들면, 제1 기준 전압(VrefL)은 접지 전압과 1/2 전원 전압 레벨의 사이의 레벨일 수 있다. 또는, 도 1에 나타낸 입출력 회로(1)가 도 2에 나타낸 입출력 회로(2)와 연결되는 경우에는, 제1 기준 전압(VrefL)은 제2 기준 전압(VrefH)보다 낮고 접지 전압보다 높은 레벨일 수도 있다.
선택부(21)는 선택 신호(sel)에 응답하여 입출력 회로(1)를 구비하는 반도체 장치가 신호를 수신하는 경우에는 하이 레벨의 제1 제어 신호(con1)를 출력하고, 입출력 회로(1)를 구비하는 반도체 장치가 신호를 송신하는 경우에는 출력 신호(OUT)를 제1 제어 신호(con1)로 출력한다. 선택부(21)는 입출력 패드(pad)를 하이 임피던스 상태로 만들어야 할 필요가 있는 경우에, 선택 신호(sel)에 응답하여 로우 레벨의 제1 제어 신호(con1)를 추가적으로 출력하도록 구성될 수도 있다.
종단/구동부(31)는 입출력 회로(1)를 구비하는 반도체 장치가 신호를 수신하는 경우에는 하이 레벨의 제1 제어 신호(con1)에 응답하여 입출력 패드(pad)를 접지 전압 레벨의 터미네이션 전압 및 터미네이션 저항(즉, 풀다운 저항(Rd))으로 터미네이션한다.
또한, 종단/구동부(31)는 입출력 회로(1)를 구비하는 반도체 장치가 신호를 송신하는 경우에는 제1 제어 신호(con1)에 응답하여 접지 전압을 이용하여 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)을 구동한다. 상술한 바와 같이, 입출력 회로(1)를 구비하는 반도체 장치가 신호를 송신하는 경우에는 선택부(21)는 선택 신호(sel)에 응답하여 출력 신호(OUT)를 제1 제어 신호(con1)로 출력한다. 따라서, 입출력 회로(1)를 구비하는 반도체 장치가 신호를 송신하는 경우, 출력 신호(OUT)가 하이 레벨의 신호이면 종단/구동부(31)는 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)을 접지 전압으로 구동하고, 출력 신호(OUT)가 로우 레벨의 신호이면 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)의 전압은 유지된다.
또한, 종단/구동부(31)는 로우 레벨의 제1 제어 신호(con1)에 응답하여 입출력 패드(pad)를 하이 임피던스 상태로 만들 수 있다.
도 2는 본 발명의 반도체 장치의 입출력 회로의 다른 실시예의 구성을 나타내는 것으로서, 입출력 회로(2)는 입력부(12), 선택부(22), 종단/구동부(32) 및 입출력 패드(pad)를 구비하여 구성될 수 있으며, 종단/구동부(32)는 풀업 저항(Ru) 및 풀업 PMOS 트랜지스터(P1)를 구비하여 구성될 수 있다. 즉, 도 2에 나타낸 본 발명의 반도체 장치의 입출력 회로(2)의 다른 실시예의 경우, 종단/구동부(32)는 입출력 패드(pad)와 전원 전압(Vdd) 사이에 연결된 풀업 회로 만으로 구성될 수 있다. 도 2에서, I/O ch는 입출력 패드(pad)와 연결된 입출력 채널을 나타낸다.
도 2에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
입력부(12)는 입출력 회로(2)를 구비하는 반도체 장치가 신호를 수신하는 경우에 제2 기준 전압(VrefH)과 입출력 패드(pad)의 전압을 비교하여 입력 신호(IN)를 출력한다. 즉, 입력부(12)는 제2 기준 전압(VrefH)과 입출력 패드(pad)의 전압 을 비교하는 비교기를 구비하여 구성될 수 있다. 상기 제2 기준 전압(VrefH)은 전원 전압(Vdd)보다 낮은 레벨의 전압 레벨을 가질 수 있다. 예를 들면, 제2 기준 전압(VrefH)은 전원 전압(Vdd)과 1/2 전원 전압(Vdd) 사이의 레벨을 가질 수 있다. 또는, 도 2에 나타낸 입출력 회로(2)가 도 1에 나타낸 입출력 회로(1)와 연결되는 경우에는, 제2 기준 전압(VrefH)은 제1 기준 전압(VrefL)보다 높고, 전원 전압(Vdd)보다 낮은 레벨을 가질 수 있다.
선택부(22)는 선택 신호(sel)에 응답하여 입출력 회로(2)를 구비하는 반도체 장치가 신호를 수신하는 경우에는 로우 레벨의 제2 제어 신호(con2)를 출력하고, 입출력 회로(2)를 구비하는 반도체 장치가 신호를 송신하는 경우에는 출력 신호(OUT)를 제2 제어 신호(con2)로 출력한다. 선택부(22)는 입출력 패드(pad)를 하이 임피던스 상태로 만들어야 할 필요가 있는 경우에, 선택 신호(sel)에 응답하여 하이 레벨의 제2 제어 신호(con2)를 추가적으로 출력하도록 구성될 수도 있다.
종단/구동부(32)는 입출력 회로(2)를 구비하는 반도체 장치가 신호를 수신하는 경우에는 로우 레벨의 제2 제어 신호(con2)에 응답하여 입출력 패드(pad)를 접지 전압 레벨의 터미네이션 전압 및 터미네이션 저항(즉, 풀업 저항(Ru))으로 터미네이션한다.
또한, 종단/구동부(32)는 입출력 회로(2)를 구비하는 반도체 장치가 신호를 송신하는 경우에는 제2 제어 신호(con2)에 응답하여 전원 전압(Vdd)을 이용하여 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)을 구동한다. 상술한 바와 같이, 입출력 회로(2)를 구비하는 반도체 장치가 신호를 송신하는 경 우에는 선택부(22)는 선택 신호(sel)에 응답하여 출력 신호(OUT)를 제2 제어 신호(con2)로 출력한다. 따라서, 입출력 회로(2)를 구비하는 반도체 장치가 신호를 송신하는 경우, 출력 신호(OUT)가 로우 레벨의 신호이면 종단/구동부(32)는 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)을 전원 전압(Vdd)을 이용하여 구동하고, 출력 신호(OUT)가 하이 레벨의 신호이면 입출력 패드(pad) 및 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)의 전압은 유지된다.
또한, 종단/구동부(32)는 로우 레벨의 제2 제어 신호(con2)에 응답하여 입출력 패드(pad)를 하이 임피던스 상태로 만들 수 있다.
도 3은 본 발명의 송수신 시스템의 실시예의 구성을 나타내는 것으로서, 반도체 메모리 장치(100) 및 메모리 컨트롤러(200)로 구성된 메모리 시스템의 경우를 예시한 것이다. 반도체 메모리 장치(100)는 제1 입력부(111), 제1 선택부(121), 제1 종단/구동부(131), 제1 입출력 패드(pad1), 메모리 셀 어레이(140), 및 명령어 디코더(150)를 구비하여 구성될 수 있으며, 메모리 컨트롤러(200)는 제2 입력부(212), 제2 선택부(222), 제2 종단/구동부(232) 및 제2 입출력 패드(pad2)를 구비하여 구성될 수 있다.
도 3에서는 반도체 메모리 장치(100) 및 메모리 컨트롤러(200) 각각의 입력부(111 또는 212), 선택부(121 또는 222), 및 종단/구동부(131 또는 232)로 구성된 입출력 회로가 하나인 경우를 예시하였지만, 반도체 메모리 장치(100) 및 메모리 컨트롤로(200)는 복수개의 입출력 회로를 구비할 수 있다. 또한, 반도체 메모리 장치(100) 및 메모리 컨트롤러(200)의 상기 입출력 회로가 메모리 셀 어레이(140)로/ 로부터 입력/출력되는 데이터 신호를 입출력하는 경우를 예시하였지만, 명령 신호(com) 또는 어드레스 신호를 입출력하는 회로에도 상기 입출력 회로가 적용될 수 있다.
또한, 도 3에서, 풀다운 회로만을 구비하는 종단/구동부(131)를 가지는 입출력 회로의 입력부(111)에 입력되는 제1 기준 전압(VrefL)은 풀업 회로만을 구비하는 종단/구동부(232)를 가지는 입출력 회로의 입력부(212)에 입력되는 제2 기준 전압(VrefH)보다 낮은 레벨을 가진다. 또한, 제2 기준 전압(VrefH)은 전원 전압보다 낮은 레벨을 가지고, 제1 기준 전압(VrefL)은 접지 전압보다 높은 레벨을 가진다.
도 3에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
반도체 메모리 장치(100)는 메모리 컨트롤러(100)로부터 입력되는 명령 신호(com)에 응답하여 입력되는 데이터 신호를 메모리 셀 어레이(100)에 저장하거나, 메모리 셀 어레이(100)에 저장된 데이터를 출력한다.
제1 입력부(111) 및 제1 종단/구동부(131)의 기능은 도 1에서 설명한 입력부(11) 및 종단/구동부(31)의 기능과 동일하다.
제1 선택부(121)는 명령어 디코더(150)로부터 입력되는 리드 신호(rd), 라이트 신호(wr), 및 하이 임피던스 신호(H-Z)에 응답하여 제1 출력 신호(out1), 전원 전압(Vdd), 및 접지 전압(Vss) 중 하나를 선택하여 제1 제어 신호(con1)를 출력한다. 예를 들면, 제1 선택부(121)는 리드 신호(rd)가 활성화되는 경우 메모리 셀 어레이(140)로부터 출력되는 제1 출력 신호(out1)를 제1 제어 신호(con1)로 출력하고, 라이트 신호(wr)가 활성화되는 경우 전원 전압(Vdd) 레벨(즉, 하이 레벨)의 제 1 제어 신호(con1)를 출력하고, 하이 임피던스 신호(H-Z)가 활성화되는 경우 접지 전압(Vss) 레벨(즉, 로우 레벨)의 제1 제어 신호(con1)를 출력하도록 구성될 수 있다.
명령어 디코더(150)는 메모리 컨트롤러(200)로부터 입력되는 명령 신호(com)를 디코딩하여 상기 리드 신호(rd), 상기 라이트 신호(wr), 및 상기 하이 임피던스 신호(H-Z)를 출력한다. 예를 들면, 명령어 디코더(150)는 리드 동작시 상기 명령 신호(com)를 디코딩하여 상기 리드 신호(rd)를 활성화시켜 출력하고, 라이트 동작시 상기 명령 신호(com)를 디코딩하여 상기 라이트 신호(wr)를 활성화시켜 출력하고, 리플레쉬 동작 등 반도체 메모리 장치(100)의 제1 입출력 패드(pad1)가 하이 임피던스 상태가 되어야 할 경우에 상기 하이 임피던스 신호(H-Z)를 활성화시켜 출력하도록 구성될 수 있다.
메모리 컨트롤러(200)는 반도체 메모리 장치(100)로 명령 신호(com)를 출력하여 반도체 메모리 장치(100)의 메모리 셀 어레이(140)로/로부터 데이터를 라이트/리드 한다. 메모리 컨트롤러(200)의 제2 입력부(212), 제2 선택부(222) 및 제2 종단/구동부(232) 각각의 기능은 도 2에서 설명한 입력부(12), 선택부(22), 및 종단/구동부(232)의 기능과 동일하다.
도 4a 및 도 4b는 도 3에 나타낸 본 발명의 송수신 시스템의 실시예의 동작을 설명하기 위한 도면으로서, 도 4a는 리드 동작을, 도 4b는 라이트 동작을 각각 설명하기 위한 것이다. 도 4a 및 도 4b에서, 실선은 데이터 "0"이 리드/라이트되는 경우를, 점선은 데이터 "1"이 리드/라이트 되는 경우를 각각 나타낸다.
도 4a를 참고하면, 데이터를 리드하는 경우(즉, 반도체 메모리 장치(100)가 데이터를 송신하고, 메모리 컨트롤러(200)가 데이터를 수신하는 경우), 제2 선택부(222)는 선택 신호(sel)에 응답하여 로우 레벨의 제2 제어 신호(con)를 출력하며, 따라서, 제2 입출력 패드(pad2)는 전원 전압(Vdd) 레벨로 터미네이션된다.
데이터를 리드하는 경우, 명령어 디코더(150)는 메모리 컨트롤러(100)로부터 입력되는 명령 신호(com)를 디코딩하여 리드 신호(rd)를 활성화시켜 출력하고, 제1 선택부(121)는 리드 신호(rd)에 응답하여 메모리 셀 어레이(140)로부터 출력되는 제1 출력 데이터(out1)를 제1 제어 신호(con1)로 출력한다. 만일, 메모리 셀 어레이(140)로부터 출력되는 제1 출력 데이터(out1)가 "0"이라면, 제1 선택부(121)는 로우 레벨의 제1 제어 신호(con1)를 출력하고, 따라서, 제1 종단/구동부(131)의 풀다운 NMOS 트랜지스터(N1)는 오프되어 제1 입출력 패드(pad1) 및 제1 입출력 패드(pad1)와 연결된 입출력 채널(I/O ch)의 전압은 터미네이션 전압 레벨, 즉, 전원 전압 레벨(Vdd)을 유지하게 된다. 결과적으로, 제2 입출력 패드(pad2)의 전압도 전원 전압 레벨(Vdd)을 유지하게 되고, 제2 입출력 패드(pad2)의 전압이 제2 기준 전압(VrefH)의 레벨보다 높기 때문에, 제2 입력부(212)는 로우 레벨의 제2 입력 신호(in2)를 출력한다. 만일, 메모리 셀 어레이(140)로부터 출력되는 제1 출력 데이터(out1)가 "1"이라면, 제1 선택부(121)는 하이 레벨의 제1 제어 신호(con1)를 출력하고, 따라서, 제1 종단/구동부(131)의 풀다운 NMOS 트랜지스터(N1)는 온되어 제1 입출력 패드(pad1) 및 제1 입출력 패드(pad1)와 연결된 입출력 채널(I/O ch)의 전압은 감소하게 된다. 결과적으로, 제2 입출력 패드(pad2)의 전압은 제2 기준 전 압(VrefH)보다 낮아지게 되어 제2 입력부(212)는 하이 레벨의 제2 입력 신호(in2)를 출력한다.
도 4b를 참고하면, 데이터를 라이트하는 경우(즉, 메모리 컨트롤러(200)가 데이터를 송신하고, 반도체 메모리 장치(100)가 데이터를 수신하는 경우), 명령어 디코더(150)는 메모리 컨트롤러(100)로부터 출력되는 명령어(com)를 디코딩하여 라이트 신호(wr)를 활성화시켜 출력하고, 제1 선택부(121)는 라이트 신호(wr)에 응답하여 하이 레벨의 제1 제어 신호(con1)를 출력한다. 따라서, 제1 입출력 패드(pad1)는 접지 전압 레벨로 터미네이션된다.
데이터를 라이트하는 경우, 제2 선택부(222)는 선택 신호(sel)에 응답하여 반도체 메모리 장치(100)의 메모리 셀 어레이(140)에 라이트할 데이터인 제2 출력 신호(out2)를 제2 제어 신호(con2)로 출력한다. 만일, 제2 출력 신호(out2)가 "0"이라면, 제2 선택부(222)는 로우 레벨의 제2 제어 신호(con2)를 출력하고, 제2 종단/구동부(232)의 풀업 PMOS 트랜지스터(P1)는 온 된다. 따라서, 제2 입출력 패드(pad2) 및 제2 입출력 패드(pad2)와 연결된 입출력 채널(I/O ch)의 전압은 증가한다. 결과적으로, 제1 입출력 패드(pad1)의 전압은 제1 기준 전압(VrefL)의 레벨보다 높아지게 되어, 제1 입력부(111)는 로우 레벨의 제1 입력 신호(in1)를 출력한다. 만일, 제2 출력 신호(out2)가 "1"이라면 제2 선택부(222)는 하이 레벨의 제2 제어 신호(con2)를 출력하고, 제2 종단/구동부(232)의 풀업 PMOS 트랜지스터(P1)는 오프 된다. 따라서, 제2 입출력 패드(pad2) 및 데이터 입출력 패드(pad)와 연결된 입출력 채널(I/O ch)의 전압은 터미네이션 전압(즉, 접지 전압) 레벨을 유지한다. 결과적으로, 제1 입출력 패드(pad1)의 전압은 제1 기준 전압(VrefL) 레벨보다 낮은 레벨을 유지하므로, 제1 입력부(111)는 하이 레벨의 제1 입력 신호(in1)를 출력한다.
도 5는 본 발명의 송수신 시스템의 다른 실시예의 구성을 나타내는 것으로서, 반도체 메모리 장치(101) 및 메모리 컨트롤러(201)로 구성된 메모리 시스템을 예시한 것이다. 반도체 메모리 장치(101)는 제2 입력부(112), 제2 선택부(122), 제2 종단/구동부(132), 메모리 셀 어레이(140), 및 명령어 디코더(150)를 구비하여 구성될 수 있으며, 메모리 컨트롤러(201)는 제1 입력부(211), 제1 선택부(221), 및 제1 종단/구동부(231)를 구비하여 구성될 수 있다.
상술한 바와 마찬가지로, 반도체 메모리 장치(101) 및 메모리 컨트롤러(201) 각각은 입력부, 선택부, 및 종단/구동부를 구비하는 입출력 회로를 복수개 구비하여 구성될 수 있으며, 데이터 신호 뿐만 아니라 명령 신호 및/또는 어드레스 신호를 송수신하는 회로에도 본 발명의 입출력 회로가 적용될 수 있다. 또한, 제2 입력부(112)에 입력되는 제2 기준 전압(VrefH)은 제1 입력부(211)에 입력되는 제1 기준 전압(VrefL)보다 높은 레벨을 가진다. 또한, 제1 기준 전압(VrefL)은 접지 전압보다 높은 레벨을 가지고, 제2 기준 전압(VrefH)은 전원 전압보다 낮은 레벨을 가진다.
도 5에 나타낸 블록들 각각의 기능을 설명하면 다음과 같다.
반도체 메모리 장치(101) 및 메모리 컨트롤러(201)의 기능은 도 3에서 설명한 반도체 메모리 장치(100) 및 메모리 컨트롤러(200)의 기능과 동일하며, 메모리 셀 어레이(140) 및 명령어 디코더(150)의 기능은 도 3에서 설명한 것과 동일하다. 또한, 제2 종단/구동부(132) 및 제2 입력부(112)의 기능은 도 2에서 설명한 종단/구동부(32) 및 입력부(12)의 기능과 동일하며, 제1 종단/구동부(231) 및 제1 입력부(211)의 기능은 도 1에서 설명한 종단/구동부(31) 및 입력부(11)의 기능과 동일하다.
제2 선택부(122)는 명령어 디코더(150)로부터 입력되는 리드 신호(rd), 라이트 신호(wr), 및 하이 임피던스 신호(H-Z)에 응답하여 제2 출력 신호(out2), 전원 전압(Vdd), 및 접지 전압(Vss) 중 하나를 선택하여 제2 제어 신호(con2)로 출력한다. 예를 들면, 제2 선택부(122)는 리드 신호(rd)가 활성화되는 경우 메모리 셀 어레이(140)로부터 출력되는 제2 출력 신호(out2)를 제2 제어 신호(con2)로 출력하고, 라이트 신호(wr)가 활성화되는 경우 접지 전압(Vss) 레벨(즉, 로우 레벨)의 제2 제어 신호(con2)를 출력하고, 하이 임피던스 신호(H-Z)가 활성화되는 경우 전원 전압(Vdd) 레벨(즉, 하이 레벨)의 제2 제어 신호(con2)를 출력하도록 구성될 수 있다.
도 6a 및 도 6b는 도 5에 나타낸 본 발명의 송수신 시스템의 다른 실시예의 동작을 설명하기 위한 도면으로서, 도 6a는 리드 동작을, 도 6b는 라이트 동작을 설명하기 위한 도면이다. 도 6a 및 도 6b에서, 실선은 데이터 "0"이 리드/라이트되는 경우를, 점선은 데이터 "1"이 리드/라이트 되는 경우를 각각 나타낸다.
도 6a를 참고하면, 데이터를 리드하는 경우(즉, 반도체 메모리 장치(101)가 데이터를 송신하고, 메모리 컨트롤러(201)가 데이터를 수신하는 경우), 제1 선택 부(221)는 선택 신호(sel)에 응답하여 하이 레벨의 제1 제어 신호(con1)를 출력하며, 따라서, 제1 입출력 패드(pad1)는 접지 전압(Vss) 레벨로 터미네이션된다.
데이터를 리드하는 경우, 명령어 디코더(150)는 메모리 컨트롤러(100)로부터 입력되는 명령 신호(com)를 디코딩하여 리드 신호(rd)를 활성화시켜 출력하고, 제2 선택부(122)는 리드 신호(rd)에 응답하여 메모리 셀 어레이(140)로부터 출력되는 제2 출력 데이터(out2)를 제2 제어 신호(con2)로 출력한다. 만일, 메모리 셀 어레이(140)로부터 출력되는 제2 출력 데이터(out2)가 "0"이라면, 제2 선택부(122)는 로우 레벨의 제2 제어 신호(con2)를 출력하고, 따라서, 제2 종단/구동부(132)의 풀업 PMOS 트랜지스터(P1)는 온 되어 제2 입출력 패드(pad2) 및 제2 입출력 패드(pad2)와 연결된 입출력 채널(I/O ch)의 전압은 상승한다. 결과적으로, 제1 입출력 패드(pad1)의 전압은 제1 기준 전압(VrefL)보다 높아지게 되어 제1 입력부(211)는 로우 레벨의 제1 입력 신호(in1)를 출력한다. 만일, 메모리 셀 어레이(140)로부터 출력되는 제2 출력 데이터(out2)가 "1"이라면, 제2 선택부(122)는 하이 레벨의 제2 제어 신호(con2)를 출력하고, 따라서, 제2 종단/구동부(132)의 풀업 PMOS 트랜지스터(P1)는 오프 되어 제2 입출력 패드(pad2) 및 제2 입출력 패드(pad2)와 연결된 입출력 채널(I/O ch)의 전압은 터미네이션 전압(즉, 접지 전압(Vss)) 레벨을 유지한다. 결과적으로, 제1 입출력 패드(pad1)의 전압은 제1 기준 전압(VrefL)보다 낮은 레벨을 유지하게 되므로 제1 입력부(211)는 하이 레벨의 제1 입력 신호(in1)를 출력한다.
도 6b를 참고하면, 데이터를 라이트하는 경우(즉, 메모리 컨트롤러(201)가 데이터를 송신하고, 반도체 메모리 장치(101)가 데이터를 수신하는 경우), 명령어 디코더(150)는 메모리 컨트롤러(100)로부터 출력되는 명령어(com)를 디코딩하여 라이트 신호(wr)를 활성화시켜 출력하고, 제2 선택부(122)는 라이트 신호(wr)에 응답하여 로우 레벨의 제2 제어 신호(con1)를 출력한다. 따라서, 제2 입출력 패드(pad2)는 전원 전압(Vdd) 레벨로 터미네이션된다.
데이터를 라이트하는 경우, 제1 선택부(221)는 선택 신호(sel)에 응답하여 반도체 메모리 장치(101)의 메모리 셀 어레이(140)에 라이트할 데이터인 제1 출력 신호(out1)를 제1 제어 신호(con1)로 출력한다. 만일, 제1 출력 신호(out1)가 "0"이라면, 제1 선택부(221)는 로우 레벨의 제1 제어 신호(con1)를 출력하고, 제1 종단/구동부(231)의 풀다운 NMOS 트랜지스터(N1)는 오프 된다. 따라서, 제1 입출력 패드(pad1) 및 제1 입출력 패드(pad1)와 연결된 입출력 채널(I/O ch)의 전압은 터미네이션 전압(즉, 전원 전압(Vdd)) 레벨을 유지한다. 결과적으로, 제2 입출력 패드(pad2)의 전압은 제2 기준 전압(VrefH)보다 높은 레벨을 유지하므로, 제2 입력부(112)는 로우 레벨의 제2 입력 신호(in2)를 출력한다. 만일, 제1 출력 신호(out1)가 "1"이라면 제1 선택부(221)는 하이 레벨의 제1 제어 신호(con1)를 출력하고, 제1 종단/구동부(231)의 풀다운 NMOS 트랜지스터(N1)는 온 된다. 따라서, 제1 입출력 패드(pad1) 및 제1 입출력 패드(pad1)와 연결된 입출력 채널(I/O ch)의 전압은 감소한다. 결과적으로, 제2 입출력 패드(pad2)의 전압은 제2 기준 전압(VrefH)레벨보다 감소하여 제2 입력부(112)는 하이 레벨의 제2 입력 신호(in2)를 출력한다.
상술한 도 3 및 도 5의 실시예들의 송수신 시스템은 메모리 시스템의 경우를 예를 들어 설명하였지만, 일반적인 반도체 장치들로 구성된 송수신 시스템의 경우에도 적용이 가능하다. 또한, 종단/구동부(131, 132, 231, 또는 232)가 데이터 입출력 패드(pad)와 전원 전압(Vdd) 또는 접지 전압 사이에 연결되는 경우를 예시하였으나, 전원 전압(Vdd) 또는 접지 전압이 아닌 소정의 전압 사이에 연결되도록 구성하는 것도 가능하다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 반도체 장치의 실시예의 구성을 나타내는 것이다.
도 2는 본 발명의 반도체 장치의 다른 실시예의 구성을 나타내는 것이다.
도 3은 본 발명의 송수신 시스템의 실시예의 구성을 나타내는 것이다.
도 4a 및 도 4b는 도 3에 나타낸 본 발명의 송수신 시스템의 실시예의 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 송수신 시스템의 다른 실시예의 구성을 나타내는 것이다.
도 6a 및 도 6b는 도 5에 나타낸 본 발명의 송수신 시스템의 다른 실시예의 동작을 설명하기 위한 도면이다.

Claims (21)

  1. 입출력 채널과 연결된 제1 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제1 입출력 패드를 제1 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 제1 반도체 장치; 및
    상기 입출력 채널과 연결된 제2 입출력 패드를 구비하고, 데이터를 수신할 경우 상기 제2 입출력 패드를 상기 제1 전압보다 높은 제2 전압으로 터미네이션하고, 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 제2 반도체 장치를 구비하는 것을 특징으로 하는 송수신 시스템.
  2. 제1항에 있어서, 상기 제1 반도체 장치는
    상기 제1 전압보다 높은 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비교하여 데이터를 수신하고,
    상기 제2 반도체 장치는
    상기 제1 기준 전압보다 높고, 상기 제2 전압보다 낮은 제2 기준전압과 상기 제2 입출력 패드의 전압을 비교하여 데이터를 수신하는 것을 특징으로 하는 송수신 시스템.
  3. 제2항에 있어서, 상기 제1 반도체 장치는
    상기 제1 입출력 패드와 상기 제1 전압 사이에만 연결되고, 상기 제1 반도체 장치가 데이터를 수신할 경우 상기 제1 입출력 패드를 상기 제1 전압으로 터미네이션하고, 상기 제1 반도체 장치가 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드와 상기 입출력 채널을 구동하는 제1 종단/구동부; 및
    상기 제1 반도체 장치가 데이터를 수신할 경우 상기 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비교하여 제1 입력 신호를 출력하는 제1 입력부를 구비하는 것을 특징으로 하는 송수신 시스템.
  4. 제3항에 있어서, 상기 제2 반도체 장치는
    상기 제2 입출력 패드와 상기 제2 전압 사이에만 연결되고, 상기 제2 반도체 장치가 데이터를 수신할 경우 상기 제2 입출력 패드를 상기 제2 전압으로 터미네이션하고, 상기 제2 반도체 장치가 데이터를 송신할 경우 송신할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 제2 종단/구동부; 및
    상기 제2 반도체 장치가 데이터를 수신할 경우 상기 제2 기준 전압과 상기 제2 입출력 패드의 전압을 비교하여 제2 입력 신호를 출력하는 제2 입력부를 구비하는 것을 특징으로 하는 송수신 시스템.
  5. 제4항에 있어서, 상기 제1 반도체 장치는
    라이트 동작시 상기 제1 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이; 및
    외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 하이 레벨의 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하고,
    상기 제1 종단/구동부는 상기 리드 동작시 상기 제어 신호에 응답하여 상기 제1 전압으로 상기 제1 입출력 패드를 터미네이션하고 상기 라이트 동작시 상기 제어 신호에 응답하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 반도체 메모리 장치이고,
    상기 제2 반도체 장치는 상기 명령 신호를 출력하는 메모리 컨트롤러인 것을 특징으로 하는 송수신 시스템.
  6. 제5항에 있어서, 상기 제1 종단/구동부는
    상기 제1 전압과 연결되고, 상기 제어 신호가 인가되는 게이트를 구비하는 NMOS 트랜지스터; 및
    상기 NMOS 트랜지스터와 상기 제1 입출력 채널 사이에 연결되는 풀다운 저항을 구비하는 것을 특징으로 하는 송수신 시스템.
  7. 제5항에 있어서, 상기 디코딩 및 선택부는
    리프레쉬 동작시 상기 명령 신호에 응답하여 로우 레벨의 상기 제어 신호를 출력하고,
    상기 제1 종단/구동부는 상기 리프레쉬 동작시 상기 제어 신호에 응답하여 상기 제1 입출력 패드를 하이 임피던스 상태로 만드는 것을 특징으로 하는 송수신 시스템.
  8. 제4항에 있어서, 상기 제2 반도체 장치는
    라이트 동작시 상기 제2 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이; 및
    외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 로우 레벨의 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하고,
    상기 제2 종단/구동부는 상기 리드 동작시 상기 제어 신호에 응답하여 상기 제2 전압으로 상기 제2 입출력 패드를 터미네이션하고 상기 라이트 동작시 상기 제어 신호에 응답하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하는 반도체 메모리 장치이고,
    상기 제1 반도체 장치는 상기 명령 신호를 출력하는 메모리 컨트롤러인 것을 특징으로 하는 송수신 시스템.
  9. 제8항에 있어서, 상기 제2 종단/구동부는
    상기 제2 전압과 연결되고, 상기 제어 신호가 인가되는 게이트를 구비하는 PMOS 트랜지스터; 및
    상기 PMOS 트랜지스터와 상기 제2 입출력 채널 사이에 연결되는 풀업 저항을 구비하는 것을 특징으로 하는 송수신 시스템.
  10. 제8항에 있어서, 상기 디코딩 및 선택부는
    리프레쉬 동작시 상기 명령 신호에 응답하여 하이 레벨의 상기 제어 신호를 출력하고,
    상기 제2 종단/구동부는 상기 리프레쉬 동작시 상기 제어 신호에 응답하여 상기 제2 입출력 패드를 하이 임피던스 상태로 만드는 것을 특징으로 하는 송수신 시스템.
  11. 입출력 채널과 연결된 입출력 패드;
    상기 입출력 패드와 접지 전압 사이에만 연결되고, 데이터를 수신하는 경우 상기 접지 전압으로 상기 입출력 패드를 터미네이션하는 종단/구동부; 및
    상기 데이터를 수신하는 경우, 상기 입출력 패드의 전압과 상기 접지 전압보다 높은 기준 전압을 비교하여 입력 신호를 출력하는 입력부를 구비하는 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서, 상기 종단/구동부는
    상기 데이터를 송신하는 경우에 송신할 데이터에 응답하여 상기 접지 전압을 이용하여 상기 입출력 패드 및 입출력 채널을 구동하는 것을 특징으로 하는 반도체 장치.
  13. 제12항에 있어서, 상기 반도체 장치는
    라이트 동작시 상기 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이; 및
    외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 하이 레벨의 제어 신호를 출력하고, 리플레시 동작시 로우 레벨의 상기 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하는 반도체 메모리 장치이고,
    상기 종단/구동부는
    상기 접지 전압과 연결되고, 상기 제어 신호가 인가되는 NMOS 트랜지스터; 및
    상기 NMOS 트랜지스터와 상기 입출력 패드 사이에 연결되는 풀다운 저항을 구비하는 것을 특징으로 하는 반도체 장치.
  14. 입출력 채널과 연결된 입출력 패드;
    상기 입출력 패드와 전원 전압 사이에만 연결되고, 데이터를 수신하는 경우 상기 전원 전압으로 상기 입출력 패드를 터미네이션하는 종단/구동부; 및
    상기 데이터를 수신하는 경우, 상기 입출력 패드의 전압과 상기 전원 전압보다 낮은 기준 전압을 비교하여 입력 신호를 출력하는 입력부를 구비하는 것을 특징으로 하는 반도체 장치.
  15. 제14항에 있어서, 상기 종단/구동부는
    상기 데이터를 송신하는 경우에 송신할 데이터에 응답하여 상기 전원 전압을 이용하여 상기 입출력 패드 및 입출력 채널을 구동하는 것을 특징으로 하는 반도체 장치.
  16. 제15항에 있어서, 상기 반도체 장치는
    라이트 동작시 상기 입력 신호를 입력하여 저장하고, 리드 동작시 출력 신호를 출력하는 메모리 셀 어레이; 및
    외부로부터 입력되는 명령 신호에 응답하여 상기 리드 동작시 로우 레벨의 제어 신호를 출력하고, 리플레시 동작시 하이 레벨의 상기 제어 신호를 출력하고, 상기 라이트 동작시 상기 출력 신호에 응답하여 상기 제어 신호를 출력하는 디코딩 및 선택부를 더 구비하는 반도체 메모리 장치이고,
    상기 종단/구동부는
    상기 전원 전압과 연결되고, 상기 제어 신호가 인가되는 PMOS 트랜지스터; 및
    상기 PMOS 트랜지스터와 상기 입출력 패드 사이에 연결되는 풀업 저항을 구 비하는 것을 특징으로 하는 반도체 장치.
  17. 입출력 채널과 연결된 제1 입출력 패드를 구비하는 제1 반도체 장치 및 상기 입출력 채널과 연결된 제2 입출력 패드를 구비하는 제2 반도체 장치를 구비하는 송수신 시스템의 데이터 송수신 방법에 있어서,
    상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 상기 제1 입출력 패드를 제1 전압으로 터미네이션하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터를 전송하는 경우 상기 제2 입출력 패드를 상기 제1 전압보다 높은 제2 전압으로 터미네이션하는 터미네이션 단계; 및
    상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 전송할 데이터에 응답하여 상기 제2 전압을 이용하여 상기 제2 입출력 패드 및 상기 입출력 채널을 구동하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터를 전송하는 경우 전송할 데이터에 응답하여 상기 제1 전압을 이용하여 상기 제1 입출력 패드 및 상기 입출력 채널을 구동하는 구동 단계를 구비하는 것을 특징으로 하는 데이터 송수신 방법.
  18. 제17항에 있어서, 상기 데이터 송수신 방법은
    상기 제2 반도체 장치에서 상기 제1 반도체 장치로 데이터를 전송하는 경우 상기 제1 전압보다 높은 제1 기준 전압과 상기 제1 입출력 패드의 전압을 비교하여 입력 신호를 출력하고, 상기 제1 반도체 장치에서 상기 제2 반도체 장치로 데이터 를 전송하는 경우 상기 제1 기준 전압보다 높고 상기 제2 전압보다 낮은 제2 기준 전압과 상기 제2 입출력 패드의 전압을 비교하여 상기 입력 신호를 출력하는 입력 단계를 더 구비하는 것을 특징으로 하는 데이터 송수신 방법.
  19. 제18항에 있어서,
    상기 제1 반도체 장치는 반도체 메모리 장치이고, 상기 제2 반도체 장치는 메모리 컨트롤러인 것을 특징으로 하는 데이터 송수신 방법.
  20. 제18항에 있어서,
    상기 제1 반도체 장치는 메모리 컨트롤러이고, 상기 제2 반도체 장치는 반도체 메모리 장치인 것을 특징으로 하는 데이터 송수신 방법.
  21. 제18항에 있어서, 상기 데이터 송수신 방법은
    상기 제1 입출력 패드 또는 상기 제2 입출력 패드를 하이 임피던스 상태로 만드는 단계를 추가적으로 구비하는 것을 특징으로 하는 데이터 송수신 방법.
KR1020090085456A 2009-09-10 2009-09-10 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법 KR20110027387A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090085456A KR20110027387A (ko) 2009-09-10 2009-09-10 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
US12/834,299 US8149015B2 (en) 2009-09-10 2010-07-12 Transceiver system, semiconductor device thereof, and data transceiving method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090085456A KR20110027387A (ko) 2009-09-10 2009-09-10 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법

Publications (1)

Publication Number Publication Date
KR20110027387A true KR20110027387A (ko) 2011-03-16

Family

ID=43647236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090085456A KR20110027387A (ko) 2009-09-10 2009-09-10 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법

Country Status (2)

Country Link
US (1) US8149015B2 (ko)
KR (1) KR20110027387A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531228B2 (en) * 2011-03-01 2013-09-10 Nxp B.V. Bidirectional input/output circuit
WO2014138091A1 (en) * 2013-03-05 2014-09-12 Silicon Image, Inc. Calibration of single-ended high-speed interfaces
US10599197B2 (en) * 2016-09-19 2020-03-24 Nxp Usa, Inc. Configuration of default voltage level for dual-voltage input/output pad cell via voltage rail ramp up timing
WO2020109901A1 (ja) * 2018-11-26 2020-06-04 株式会社半導体エネルギー研究所 半導体装置、二次電池システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781028A (en) * 1996-06-21 1998-07-14 Microsoft Corporation System and method for a switched data bus termination
US6625206B1 (en) * 1998-11-25 2003-09-23 Sun Microsystems, Inc. Simultaneous bidirectional data transmission system and method
US6411122B1 (en) * 2000-10-27 2002-06-25 Intel Corporation Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
US6791356B2 (en) * 2001-06-28 2004-09-14 Intel Corporation Bidirectional port with clock channel used for synchronization
JP3721117B2 (ja) * 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US6690191B2 (en) * 2001-12-21 2004-02-10 Sun Microsystems, Inc. Bi-directional output buffer
JP3932260B2 (ja) * 2002-02-05 2007-06-20 株式会社日立製作所 データ伝送システム
US6963218B1 (en) * 2002-08-09 2005-11-08 Xilinx, Inc. Bi-directional interface and communication link
JP4593915B2 (ja) * 2002-12-31 2010-12-08 三星電子株式会社 同時両方向入出力回路及び方法
JP4134958B2 (ja) 2004-07-07 2008-08-20 日本電気株式会社 同時双方向回路
KR20060066804A (ko) 2004-12-14 2006-06-19 삼성전자주식회사 반도체 장치의 신호입력회로
US7792196B2 (en) * 2004-12-28 2010-09-07 Intel Corporation Single conductor bidirectional communication link
KR100796764B1 (ko) 2006-05-10 2008-01-22 삼성전자주식회사 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법
JP2007306569A (ja) 2006-05-10 2007-11-22 Samsung Electronics Co Ltd 基準電圧発生回路及びこれを含むシステム並びに基準電圧発生方法
KR100780955B1 (ko) * 2006-08-14 2007-12-03 삼성전자주식회사 데이터 반전 방식을 사용하는 메모리 시스템
US7423450B2 (en) * 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
JP4939327B2 (ja) * 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール

Also Published As

Publication number Publication date
US20110057684A1 (en) 2011-03-10
US8149015B2 (en) 2012-04-03

Similar Documents

Publication Publication Date Title
US7983099B2 (en) Dual function compatible non-volatile memory device
US11475930B2 (en) Method of controlling on-die termination and system performing the same
US6690191B2 (en) Bi-directional output buffer
CN107103927B (zh) 存储系统、存储器模块及其控制方法
US8482311B2 (en) Output buffer circuit and integrated circuit including same
KR20050019453A (ko) 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
CN106407135B (zh) 电子装置
US10651163B2 (en) Semiconductor device and semiconductor system
TWI475566B (zh) 具有減少為測試操作頻道之數量的半導體記憶裝置
KR20110027387A (ko) 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
US8598905B2 (en) System and package including plural chips and controller
US9218859B2 (en) Semiconductor memory device
US7512024B2 (en) High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof
US8896340B2 (en) Semiconductor modules
US8848462B2 (en) Low power memory controllers
US20100262753A1 (en) Method and apparatus for connecting multiple memory devices to a controller
CN112242156A (zh) 封装的集成电路存储器装置及其操作方法
CN112041830A (zh) 通信接口与封装结构
US20150095522A1 (en) Semiconductor memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid