KR100796764B1

KR100796764B1 - 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준전압 발생 방법

Info

Publication number: KR100796764B1
Application number: KR1020060041798A
Authority: KR
Inventors: 배승준; 박광일; 장성진
Original assignee: 삼성전자주식회사
Priority date: 2006-05-10
Filing date: 2006-05-10
Publication date: 2008-01-22
Also published as: US7403040B2; US7768298B2; CN101105695B; KR20070109189A; CN101105695A; US20070285121A1; US20080278193A1

Abstract

안정적인 기준 전압을 공급하기 위하여, 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들, 이를 포함하는 반도체 장치 및 기준 전압 발생 방법이 개시된다. 기준 전압 발생 회로는 복수의 데이터 신호들을 종단 저항들을 통하여 각각 종단하기 위한 종단 전압들을 제공하는 복수의 종단 노드들 및 상기 복수의 종단 노드들에 각각 연결되고, 상기 종단된 데이터 신호들의 논리 레벨을 판별하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들을 포함한다. 데이터 신호들의 각각의 종단 전압에 따라 변화하는 각각의 기준 전압을 제공함으로써, 복수의 데이터 신호들의 논리 레벨을 판별할 때의 에러율을 감소할 수 있다.

기준 전압, 종단 전압, 종단 저항, 오픈-드레인 드라이버, 푸쉬-풀 드라이버

Description

기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준 전압 발생 방법{REFERENCE VOLTAGE GENERATING CIRCUIT, SEMICONDUCTOR DEVICE INCLUDING THE SAME AND METHOD OF GENERATING REFERENCE VOLTAGE}

도 1은 동일한 기준 전압을 복수의 입력 버퍼들로 제공하는 기준 전압 발생기를 포함한 종래의 반도체 장치를 나타내는 회로도이다.

도 2는 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 회로도이다.

도 3은 오픈-드레인 구조의 데이터 드라이버에 의한 데이터 신호의 전송 경로를 나타내는 회로도이다.

도 4는 오픈-드레인 구조의 전압 드라이버에 의한 기준 전압의 발생 경로를 나타내는 회로도이다.

도 5는 본 발명의 일 실시예에 따른 기준 전압 발생 회로를 포함하는 도 2의 수신기를 나타내는 회로도이다.

도 6은 도 5의 기준 전압 발생 회로의 구성을 나타내는 회로도이다.

도 7은 도 5의 기준 전압 발생 회로의 다른 구성을 나타내는 회로도이다.

도 8은 본 발명의 일 실시예에 따른, 다른 반도체 장치를 나타내는 회로도이다.

도 9는 본 발명의 일 실시예에 따른 기준 전압 발생 회로를 포함하는 도 8의 수신기를 나타내는 회로도이다.

도 10은 도 9의 기준 전압 발생 회로의 구성을 나타내는 회로도이다.

도 11은 본 발명의 일 실시예에 따른 다른 기준 전압 발생 회로를 포함하는 수신기를 나타내는 회로도이다.

도 12는 도 11의 기준 전압 발생 회로의 구성을 나타내는 회로도이다.

<도면의 주요 부분에 대한 부호의 설명>

10a, 10b, 10n: 데이터 입력핀 40a, 40b, 40n: 데이터 출력핀

50, 50a, 50b, 50n: 데이터 드라이버 60, 60a, 60b: 전압 드라이버

70, 70a, 70b: 전압 입력핀 75, 75a, 75b: 전압 출력핀

90: 전원 전압 라인

100, 120, 121, 122, 140, 160: 기준 전압 발생 회로

VSS': 구동 접지 전압 VDD': 구동 전원 전압

VREF: 기준 전압 VDD1, VDD2, VDDn: 종단 전압

IS: 종단된 데이터 신호 NT: 종단 노드

NR: 기준 노드 RT: 종단 저항

RD: 풀다운 저항 RU: 풀업 저항

본 발명은 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준 전압 발생 방법에 관한 것으로, 더욱 상세하게는 복수의 데이터 신호들의 각각의 종단 전압에 따라 변화하는 복수의 기준 전압을 발생하는 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준 전압 발생 방법에 관한 것이다.

차동 신호 쌍을 수신하는 반도체 장치와는 달리, 싱글-엔디드(single-ended) 데이터 신호를 수신하는 반도체 장치는 수신된 데이터 신호의 논리 레벨을 판별하기 위한 기준 전압을 필요로 한다. 기준 전압은 수신되는 데이터 신호의 논리 로우 레벨에 해당하는 로우 전압과 논리 하이 레벨에 해당하는 하이 전압의 중간값을 유지하는 것이 바람직하다.

데이터 신호를 수신하는 반도체 장치는, 비교기로 구성된 입력 버퍼에서 수신된 데이터 신호의 전압과 기준 전압을 비교한다. 상기 입력 버퍼는 수신된 데이터 신호의 전압이 기준 전압보다 큰 경우에는 논리 하이 레벨의 내부 신호를 발생하여 내부 로직으로 전달하고, 수신된 데이터 신호의 전압이 기준 전압보다 작은 경우에는 논리 로우 레벨의 내부 신호를 발생하여 내부 로직으로 전달한다.

대한민국 등록 특허 제 10-0539267호에는 복수의 데이터 신호들의 논리 레벨을 판별하기 위해 동일한 기준 전압을 복수의 입력 버퍼들로 제공하는 반도체 장치가 개시되어 있다.

도 1은 동일한 기준 전압을 복수의 입력 버퍼들로 제공하는 기준 전압 발생 기를 포함한 종래의 반도체 장치를 나타내는 회로도이다.

도 1을 참조하면, 반도체 장치(200)는 복수의 데이터 입력핀들(10a, 10b), 복수의 종단 저항들(RT), 복수의 입력 버퍼들(20a, 20b), 전원 전압 라인(90), 및 기준 전압 발생기(100)를 포함한다. 기준 전압 발생기(100)는 풀다운 저항(RD), 풀업 저항(RU), 및 기준 전압 드라이버(TDR)를 포함한다.

데이터 신호들이 입력되는 데이터 입력핀들(10a, 10b)은 각각의 종단 노드(NT1, NT2)에 연결된 종단 저항들(RT)을 통하여 각각의 종단 전압에 의해 종단된다. 송수신 시스템에서는 일반적으로 임피던스 정합(impedanace matching)을 위하여 데이터 전송 라인 또는 데이터 버스를 종단하는 종단 저항이 사용된다. 각각의 종단 전압에 의해 종단된 데이터 신호들(IS1, IS2)은 각각 입력 버퍼들(20a, 20b)로 입력되어 기준 전압(VREF)과 비교된다.

기준 전압 발생기(100)는 전원 전압(VDD)이 인가되는 전원 전압 라인(90) 상의 임의의 노드(NC)의 전압과 접지 전압(VSS)을 분배하여 기준 전압(VREF)을 발생하고, 기준 노드(NR)를 통하여 기준 전압(VREF)을 출력한다.

도 1에 도시된 종래의 기준 전압 발생기(100)는 종단 전압을 제공하는 전원 전압 라인(90)에 연결되어 있으므로, 전원 전압(VDD)에 노이즈가 발생하면 그러한 노이즈를 반영한 기준 전압(VREF)을 제공할 수 있다. 상기 전원 전압 라인(90)의 저항 성분에 의해 전원 전압 라인을 따라 전압 강하가 발생하는 경우, 종단 노드들(NT1, NT2)은 상기 전압 강하에 의해 서로 다른 종단 전압값을 제공하게 된다. 따라서, 데이터 입력핀들의 수가 증가하고 전압 노드들(NT1, NT2)과 상기 기준 전 압의 기초가 되는 노드(NC)의 전원 전압 라인(90) 상의 거리가 멀어질수록, 상기 노드(NC)의 전압에 기초하여 제공된 기준 전압(VREF)과 이상적인 기준 전압의 차이는 커지게 된다.

한편, 도 1의 종래의 기준 전압 발생기(100)는 내부에서 발생된 접지 전압(VSS)에 기초하여 기준 전압(VREF)을 제공한다. 따라서, 상기 데이터 신호들을 전송하는 송신기에 포함된 데이터 드라이버들의 구동 전원 전압 또는 구동 접지 전압에 노이즈가 발생한 경우에는, 상기 기준 전압 발생기(100)는 송신기의 구동 전압들의 노이즈를 반영한 기준 전압을 제공하는 것이 불가능하다. 따라서, 복수의 데이터 신호들의 종단 전압들이 상이하거나, 복수의 데이터 신호들의 전압 레벨이 송신기의 노이즈 등에 의해 변화하는 경우에는, 종래의 기준 전압 발생기(100)는 각각의 데이터 신호에 상응하는 정확한 기준 전압을 발생할 수 없다. 부정확한 기준 전압에 의하여 데이터 신호들의 논리 레벨 판별에 관한 에러율이 증가하고 전체 시스템의 성능을 저하시킨다.

또한, 데이터의 송수신 레이트(rate)가 증가하게 될수록, 데이터 신호를 기준 전압과 비교하여 래치하여야 하는 셋업 타임 및 홀드 타임이 짧아지므로 더욱 정밀한 기준 전압이 요구된다.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 복수의 데이터 신호들의 각각의 종단 전압에 따라 변화하는 복수의 기준 전압을 발생하는 기준 전압 발생 회로를 제공하는 것을 일 목적으로 한다.

또한, 본 발명은 복수의 데이터 신호들의 각각의 종단 전압에 따라 변화하는 복수의 기준 전압을 발생하는 기준 전압 발생 회로를 포함하는 반도체 장치를 제공하는 것을 일 목적으로 한다.

또한, 본 발명은 복수의 데이터 신호들의 각각의 종단 전압에 따라 변화하는 복수의 기준 전압을 발생하는 방법을 제공하는 것을 일 목적으로 한다.

나아가, 본 발명은 복수의 데이터 신호들의 각각의 종단 전압, 상기 데이터 신호들을 전송하는 송신기에 포함된 데이터 드라이버들의 구동 접지 전압 및 구동 전원 전압에 따라 변화하는 기준 전압들을 발생하는 기준 전압 발생 회로, 이를 포함하는 반도체 장치 및 기준 전압 발생 방법을 제공하는 것을 일 목적으로 한다.

상기 목적을 달성하기 위해 본 발명의 일 실시예에 따른 기준 전압 발생 회로는, 복수의 데이터 신호들을 종단 저항들을 통하여 각각 종단하기 위한 종단 전압들을 제공하는 복수의 종단 노드들; 및 상기 복수의 종단 노드들에 각각 연결되고, 상기 종단된 데이터 신호들의 논리 레벨을 판별하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들을 포함한다.

상기 기준 전압 발생 회로는, 상기 데이터 신호들의 논리 로우 레벨에 따라 변화하는 제 1 전압을 제공하는 제 1 전압 노드를 더 포함할 수 있고, 상기 제 1 전압은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 전압 드라이버들에 연결된 구동 접지 전압에 기초하여 제공될 수 있다. 따라서, 상기 복수의 기준 전압 발생기들은 상기 종단 노드들 및 상기 제 1 전압 노드 사이에 병렬로 연결된다.

한편, 상기 기준 전압 발생 회로는, 상기 데이터 신호들의 논리 로우 레벨에 따라 변화하는 제 1 전압을 제공하는 제 1 전압 노드, 및 상기 데이터 신호들의 논리 하이 레벨에 따라 변화하는 제 2 전압을 제공하는 제 2 전압 노드를 더 포함할 수 있고, 상기 제 1 전압은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 기초하여 제공되고, 상기 제 2 전압은, 상기 송신기의 풀업 데이터 드라이버들에 연결된 구동 전원 전압에 기초하여 제공될 수 있다.

본 발명의 일 실시예 따른 반도체 장치는, 공통된 구동 전원 전압 및 공통된 구동 접지 전압에 의하여 복수의 데이터 신호들을 전송하는 송신기; 상기 데이터 신호들을 수신하고, 상기 수신된 데이터 신호들을 각각의 종단 전압으로 종단하고, 상기 종단된 각각의 데이터 신호들의 논리 레벨을 판별하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 수신기; 및 상기 송신기 및 상기 수신기 사이에 연결된 복수의 전송 라인들을 포함한다.

상기 송신기는, 상기 공통된 구동 접지 전압 및 상기 공통된 구동 전원 전압에 의하여 상기 데이터 신호들을 발생하는 복수의 데이터 드라이버들; 및 상기 데이터 신호들을 출력하는 복수의 데이터 출력핀들을 포함할 수 있고, 상기 수신기는, 상기 데이터 신호들을 수신하고 각각의 종단 전압에 의해 종단된 복수의 데이 터 입력핀들; 상기 각각의 종단 전압을 제공하는 복수의 종단 노드들이 배열된 전원 전압 라인; 상기 데이터 입력핀들 및 상기 종단 노드들 사이에 각각 연결된 복수의 종단 저항들; 및 상기 복수의 종단 노드들에 각각 연결되고, 상기 수신된 각각의 데이터 신호들의 논리 레벨을 판단하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들을 포함할 수 있다. 상기 수신기는, 상기 종단된 데이터 신호들을 각각의 종단 전압에 따라 변화하는 기준전압들과 비교하여, 논리 하이 레벨 또는 논리 로우 레벨의 내부 신호들을 발생하는 복수의 입력 버퍼를 더 포함할 수 있다.

상기 송신기는, 상기 구동 접지 전압에 따라 변화하는 제 1 전압 신호를 발생하는 제 1 전압 드라이버 및 상기 제 1 전압 신호를 출력하는 제 1 전압 출력핀을 더 포함하고, 상기 수신기는, 상기 제 1 전압 신호를 수신하고 상기 복수의 기준 전압 발생기들에 연결된 제 1 전압 입력핀을 더 포함할 수 있다.

한편, 상기 송신기는, 상기 구동 접지 전압에 따라 변화하는 제 1 전압 신호를 발생하는 제 1 전압 드라이버, 상기 구동 전원 전압에 따라 변화하는 제 2 전압 신호를 발생하는 제 2 전압 드라이버, 상기 제 1 전압 신호를 출력하는 제 1 전압 출력핀, 및 상기 제 2 전압 신호를 출력하는 제 2 전압 출력핀을 더 포함하고, 상기 수신기는, 상기 제 1 전압 신호를 수신하고 상기 복수의 기준 전압 발생기들에 연결된 제 1 전압 입력핀 및 상기 제 2 전압 신호를 수신하고 상기 복수의 기준 전압 발생기들에 연결된 제 2 전압 입력핀을 더 포함할 수 있다.

상기 송신기 및 상기 수신기 중 하나는 메모리 컨트롤러이고 다른 하나는 메 모리 장치로 사용될 수 있다.

본 발명의 일 실시예에 따른 기준 전압 발생 방법은, 복수의 데이터 신호들을 수신하는 단계; 종단 저항들을 통하여 상기 데이터 신호들을 각각의 종단 전압으로 종단하는 단계; 및 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 단계를 포함한다.

상기 기준 전압 발생 방법은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 따라 변화하는 제 1 전압을 제공하는 단계를 더 포함할 수 있다, 한편, 상기 기준 전압 발생 방법은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 따라 변화하는 제 1 전압을 제공하는 단계 및 상기 송신기의 풀업 데이터 드라이버들에 연결된 구동 전원 전압에 따라 변화하는 제 2 전압을 제공하는 단계를 더 포함할 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 2를 참조하면, 반도체 장치(500)는 송신기(320), 수신기(220) 및 복수의 전송 라인들(30a, 30b, 30n, 35)을 포함한다.

송신기(320)는 공통된 구동 전원 전압(VDD') 및 공통된 구동 접지 전압(VSS')에 의하여 복수의 데이터 신호들을 전송한다. 수신기(220)는 상기 데이터 신호들을 수신하고, 수신된 데이터 신호들을 각각의 종단 전압들(VDD1, VDD2, VDDn)로 종단하고, 종단된 각각의 데이터 신호들(IS1, IS2, ISn)의 논리 레벨(로우 또는 하이)을 판별하기 위하여 각각의 종단 전압들(VDD1, VDD2, VDDn)에 따라 변화 하는 기준 전압들(VREF1, VREF2, VREFn)을 발생한다. 데이터 전송 라인들(30a, 30b, 30n)은 송신기(320) 및 수신기(220) 사이에 연결된다. 전압 전송 라인(35)은 실시예에 따라서 더 포함될 수 있다.

송신기(320)는 복수의 데이터 드라이버들(50a, 50b, 50n) 및 복수의 데이터 출력핀들(40a, 40b, 40n)을 포함하고, 수신기(220)는 복수의 데이터 입력핀들(10a, 10b, 10n), 전원 전압 라인(90), 복수의 종단 저항들(RT), 및 기준 전압 발생 회로(120)를 포함한다. 수신기(220)는 복수의 입력 버퍼들(20a, 20b, 20n)을 더 포함할 수 있다.

송신기(320)의 복수의 데이터 드라이버들(50a, 50b, 50n)은 공통된 구동 접지 전압(VSS') 및 공통된 구동 전원 전압(VDD')에 의하여 데이터 신호들을 발생한다. 발생된 데이터 신호들은 복수의 데이터 출력핀들(40a, 40b, 40n)을 통하여 출력되고, 전송라인들(30a, 30b, 30n)을 통하여 수신기(220)로 전송된다.

수신기(220)는 복수의 데이터 입력핀들(10a, 10b, 10n)을 통하여 데이터 신호들을 수신한다. 복수의 데이터 입력핀들(10a, 10b, 10n)은 각각의 종단 전압들(VDD1, VDD2, VDDn)에 의해 종단되어 있다. 각각의 종단 전압들(VDD1, VDD2, VDDn)은 전원 전압 라인(90) 상에 배열된 복수의 종단 노드들(NT1, NT2, NTn)로부터 제공된다. 복수의 종단 저항들(RT)은 상기 데이터 입력핀들(10a, 10b, 10n)과 상기 종단 노드들(NT1, NT2, NTn) 사이에 각각 연결되어, 전송 라인들(30a, 30b, 30n) 상에 발생할 수 있는 반사파를 방지하고, 데이터 신호들이 안정적으로 수신되도록 한다.

복수의 입력 버퍼들(20a, 20b, 20n)은 상기 종단된 데이터 신호들(IS1, IS2, ISn)을 각각의 기준 전압들(VREF1, VREF2, VREFn)과 비교하여, 논리 하이 레벨 또는 논리 로우 레벨의 비교 신호들(CS1, CS2, CSn)들을 발생하여 내부 로직으로 제공한다.

기준 전압 발생 회로(120)는 데이터 입력핀들(10a, 10b, 10n)로 종단 전압들(VDD1, VDD2, VDDn)을 제공하는 종단 노드들(NT1, NT2, NTn)에 연결되어 있다. 기준 전압 발생 회로(120)는 종단된 각각의 데이터 신호들(IS1, IS2, ISn)의 논리 레벨을 판단하기 위하여, 상기 각각의 종단 전압들(VDD1, VDD2, VDDn)에 따라 변화하는 기준 전압들(VREF1, VREF2, VREFn)을 발생한다.

본 발명의 일 실시예에 따른 기준 전압 발생 회로(120)는, 도 1의 종래의 기준 전압 발생기(100)와는 달리, 전원 전압 라인(90) 상의 노이즈에 의해 종단 전압들(VDD1, VDD2, VDDn)이 증가 또는 감소거나 전원 전압 라인(90)의 저항 성분에 의한 전압 강하 등으로 인하여 각각의 종단 전압이 상이한 경우, 상기 각각의 종단 전압의 변화에 따라 변화하는 각각의 기준 전압들(VREF1, VREF2, VREFn)을 발생한다. 기준 전압 발생기의 구체적인 구성에 대해서는 후술한다.

송신기(320)는 제 1 전압 드라이버(60) 및 제 1 전압 출력핀(75)을 더 포함할 수 있고, 수신기(220)는 제 1 전압 입력핀(70)을 더 포함할 수 있다. 제 1 전압 드라이버(60)는 구동 접지 전압(VSS')에 따라 변화하는 제 1 전압 신호를 발생하고, 상기 제 1 전압 신호는 제 1 전압 출력핀(75) 및 전압 전송 라인(35)을 통하여 수신기(220)로 전송된다. 수신기(220)는 기준 전압 발생 회로(120)에 연결된 제 1 전압 입력핀(70)을 통하여 제 1 전압 신호(VL)를 수신한다. 제 1 전압 드라이버(60)는 데이터 신호의 전송시 항상 턴온 상태를 유지한다.

이 경우, 전압 발생 회로(120)는 종단 전압들(VDD1, VDD2, VDDn) 및 수신된 제 1 전압 신호(VL)에 기초하여 종단된 데이터 신호들(IS1, IS2, ISn) 각각에 상응하는 기준 전압들(VREF1, VREF2, VREFn)을 발생한다. 따라서, 상기 전압 발생 회로(120)는, 송신기(320)의 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')의 노이즈 및 수신기(220)의 종단 전압들의 차이를 모두 반영하여, 종단된 각각의 데이터 신호들( IS1, IS2, ISn)에 적합한 전압 레벨의 기준 전압들(VREF1, VREF2, VREFn)을 발생한다.

이하, 데이터 신호의 전송 경로 및 기준 전압의 발생 경로를 설명한다.

도 3을 참조하면, 송신기의 풀다운 데이터 드라이버(50)는 스위칭 동작에 의해 논리 로우 레벨 또는 논리 하이 레벨의 데이터 신호를 발생하고, 발생된 데이터 신호는 전송 라인(30)을 통하여 수신기로 전송된다. 전송된 데이터 신호는 종단 저항(RT)을 통하여 종단 전압(VTT)에 의해 종단되고, 종단된 데이터 신호(IS)는 비교기 등의 내부 회로로 제공된다.

풀다운 데이터 드라이버(50)의 턴온 저항 및 전송 라인의 저항의 합을 RON(즉, 송신기의 구동 접지 전압(VSS')부터 수신기의 데이터 입력핀까지의 저항)으로 모델링하고, 종단 저항을 RT로 모델링하는 경우, 풀다운 데이터 드라이버(51) 가 턴온될 때의 종단된 데이터 신호(IS)의 로우 전압(VOL)과 풀다운 데이터 드라이버(51)가 턴오프될 때의 종단된 데이터 신호(IS)의 하이 전압(VOH)은 수학식 1과 같다.

[수학식 1]

VOL = VTT × RON/(RON+RT)

VOH= VTT

기준 전압은 로우 전압(VOL)과 하이 전압(VOH)의 중간 전압으로 유지되어야 하므로, 수학식 2와 같은 기준 전압이 요구된다.

[수학식 2]

VREF = (VOL+VOH)/2 = VTT × (RON+(RT/2))/(RON+RT)

도 4를 참조하면, 송신기의 풀다운 전압 드라이버(60)는 구동 접지 전압(VSS')에 기초한 전압 신호를 발생하고, 발생된 전압 신호는 전송 라인(35)을 통하여 수신기로 전송된다. 수신기는 종단 전압(VTT)과 전압 노드(NL)의 제 1 전압(VL)을 풀업 저항(RU) 및 풀다운 저항(RD)으로 분배하고, 기준 노드(NR)를 통하 여 기준 전압(VREF)을 발생한다.

풀다운 전압 드라이버(60)의 턴온 저항 및 전송 라인(35)의 저항의 합을 도 3의 데이터 신호의 전송 경로와 같은 RON으로 모델링하는 경우, 풀다운 전압 드라이버(60)가 턴온되었을 때의 기준 전압(VREF)은 수학식 3과 같다.

[수학식 3]

VREF = VTT × (RON+RU)/(RON+RD+RU)

도 3의 풀다운 데이터 드라이버(50)와 도 4의 풀다운 전압 드라이버(60)가 동일한 사이즈 및 특성을 갖는 트랜지스터로 구현되고, 데이터 전송 라인(30)과 전압 전송 라인(35)의 저항 특성이 동일한 경우, 수학식 3 및 수학식 4의 RON은 동일하다. 따라서, RU=RD를 만족하고, RU+RD=RT를 만족하는 경우, 수학식 3 및 수학식 4의 기준 전압들은 동일하게 된다.

도 5는 본 발명의 일 실시예에 따른 기준 전압 발생 회로를 포함하는 도 2의 수신기를 나타내는 회로도이다. 도 2의 구성 요소와 동일한 구성 요소에 대한 설명은 생략한다.

도 5를 참조하면, 수신기(220)에 포함된 기준 전압 발생 회로(120)는 복수의 기준 전압 발생기들(120a, 120b, 120n)을 포함한다. 복수의 기준 전압 발생기들(120a, 120b, 120n)은 각각의 종단된 데이터 신호들(IS1, IS2, ISn)에 상응하는 각각의 기준 전압들(VREF1, VREF2, VREFn)을 발생한다. 각각의 기준 전압 발생기 들(120a, 120b, 120n)은 제 1단이 각각의 종단 노드들(NT1, NT2, NTn)에 연결되어 있고, 제 2단은 제 1 전압(VL)이 인가되는 전압 입력핀(70)에 연결된다. 따라서, 복수의 기준 전압 발생기들(120a, 120b, 120n)은 전원 전압 라인(90)과 전압 입력핀(70) 사이에 병렬로 연결된다.

하나의 기준 전압 발생기를 예로 들어 설명하면, 기준 전압 발생기(120a)는 종단 노드(NT1)의 종단 전압(VDD1)과 제 1 전압(VL)을 분배하여 종단된 데이터 신호(IS1)의 논리 레벨을 판별하기 위한 기준 전압(VREF1)을 발생한다. 도 3 및 도 4와 관련된 설명에서 알 수 있는 바와 같이, 종단 전압(VDD1)은 데이터 신호(IS1)의 하이 전압과 동일하다. 또한, 제 1 전압이 논리 로우 레벨의 데이터 신호(IS1)와 동일한 전송 경로를 통하여 제공되고, 병렬로 연결된 복수의 기준 전압 발생기들(120a, 120b, 120n)의 전체 합성 저항이 하나의 종단 저항의 저항값과 동일한 경우, 상기 제 1 전압은 데이터 신호(IS1)의 로우 전압과 동일하다. 즉, 기준 전압 발생기(120a)는 종단된 데이터 신호(IS1)의 하이 전압과 동일한 종단 전압(VDD1) 및 로우 전압과 동일한 제 1 전압에 기초하여 기준 전압(VREF1)을 발생한다. 따라서, 노이즈 등에 의해 종단 전압(VDD1) 또는 송신기 드라이버들의 구동 접지 전압(VSS')이 변하는 경우에도, 그 변화에 따라 기준 전압(VREF1)도 변화하기 때문에, 기준 전압(VREF1)은 종단된 데이터 신호(IS1)의 하이 전압과 로우 전압의 중간값을 유지할 수 있다.

복수의 기준 전압 발생기들(120a, 120b, 120n)은 각각의 종단 전압에 연결되어 있다. 따라서, 전원 전압 라인(90)의 전압 강하로 인하여 종단 전압들(VDD1, VDD2, VDDn)의 값이 각각 상이하거나 노이즈에 의해 변화하는 경우, 각각의 기준 전압 발생기들(120a, 120b, 120n)은 각각의 종단된 데이터 신호들( IS1, IS2, ISn)의 전압 레벨에 적합한 각각의 기준 전압들(VREF1, VREF2, VREFn)을 제공할 수 있다.

도 6 및 도 7은 도 5의 기준 전압 발생 회로의 구성을 나타내는 회로도들이다.

도 6을 참조하면, 복수의 종단 노드들(NT1, NT2, NTn)과 제 1 전압 노드(NL) 사이에 병렬로 연결된 각각의 기준 전압 발생기들(121a, 121b, 121n)은 풀다운 저항(RD) 및 풀업 저항(RU)을 각각 포함한다. 풀다운 저항(RD)은 각각의 기준노드(NR1, NR2, NRn) 및 제 1 전압 노드(NL) 사이에 연결되고, 풀업 저항(RU)은 각각의 종단 노드(NT1, NT2, NTn) 및 각각의 기준 노드(NR1, NR2, NRn) 사이에 연결된다.

예를 들어, 종단 노드들(NT1, NT2, NTn) 및 제 1 전압 노드(NL) 사이에 병렬로 연결된 기준 전압 발생기들의 개수가 n이고, 상기 각각의 종단 저항(RT)이 R의 저항값을 갖는 경우에, 상기 각각의 풀다운 저항(RD)은 n(R/2)의 저항값을 갖고, 상기 각각의 풀업 저항(RU)은 n(R/2)의 저항값을 갖는다. 따라서, 데이터 신호의 전송 경로와 전압 신호의 전송 경로가 동일한 저항값을 갖는 경우, 각각의 종단 전압들(VDD1, VDD2, VDDn)은 상응하는 데이터 신호들(IS1, IS2, ISn)의 각각의 하이 전압(논리 하이 레벨)과 동일하고, 제 1 전압 노드(NL)의 전압(VL)은 상응하는 종단된 데이터 신호들(IS1, IS2, ISn)의 각각의 (논리 로우 레벨)과 동일하다. 따라 서, 종단 전압들(VDD1, VDD2, VDDn)이 상이하거나, 송신기의 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')이 변화하여도, 각각의 기준 전압들(VREF1, VREF2, VREFn)은 상응하는 종단된 데이터 신호들( IS1, IS2, ISn)의 논리 로우 레벨과 논리 하이 레벨의 중간값을 유지할 수 있다.

도 7을 참조하면, 기준 전압 발생 회로(122)는, 제 1 전압 노드(NL) 및 상기 기준 노드들(NR1, NR2, NRn) 사이에 공통으로 연결된 공통 풀다운 저항(RDC)을 더 포함하고, 각각의 기준 전압 발생기들(122a, 122b, 122n)은 각각의 종단 노드들(NT1, NT2, NTn) 및 기준 노드 사이에 연결된 풀업 저항들(RU)을 더 포함한다.

예를 들어, 종단 노드들(NT1, NT2, NTn) 및 상기 제 1 전압 노드(NL) 사이에 병렬로 연결된 기준 전압 발생기들(122a, 122b, 122n)의 개수가 n이고, 상기 각각의 종단 저항(RT)은 R의 저항값을 갖는 경우에, 상기 공통 풀다운 저항(RDC)은 R/2의 저항값을 갖고, 상기 각각의 풀업 저항(RU)은 n(R/2)의 저항값을 갖는다. 이 경우, 각각의 기준 전압들(VREF1, VREF2, VREFn)은 상응하는 종단된 데이터 신호들( IS1, IS2, ISn)의 논리 로우 레벨과 논리 하이 레벨의 중간값을 유지할 수 있음은 상기 설명한 바와 같다.

도 8은 본 발명의 일 실시예에 따른 다른 반도체 장치를 나타내는 회로도이다. 1개의 전압 전송 경로를 포함하는 도 2의 반도체 장치와는 달리, 도 8의 반도체 장치는 2개의 전압 전송 경로를 포함한다.

도 8을 참조하면, 송신기 구동 전압의 전송을 위하여, 송신기(340)는 제 1 전압 드라이버(60a), 제 2 전압 드라이버(60b), 제 1 전압 출력핀(75a) 및 제 2 전 압 출력핀(75b)를 더 포함하고, 수신기(240)는 제 1 전압 입력핀(70a) 및 제 2 전압 입력핀을 더 포함한다. 제 1 전압 드라이버(60a)는 구동 접지 전압(VSS')에 따라 변화하는 제 1 전압 신호를 발생하고, 상기 제 1 전압 신호는 제 1 전압 출력핀(75a) 및 전압 전송 라인(35a)을 통하여 수신기(240)로 전송된다. 수신기(240)는 기준 전압 발생 회로(140)에 연결된 제 1 전압 입력핀(70a)을 통하여 제 1 전압 신호(VL)를 수신한다. 제 2 전압 드라이버(60a)는 구동 전원 전압(VDD')에 따라 변화하는 제 2 전압 신호를 발생하고, 상기 제 2 전압 신호는 제 2 전압 출력핀(75b) 및 전압 전송 라인(35b)을 통하여 수신기(240)로 전송된다. 수신기(240)는 기준 전압 발생 회로(140)에 연결된 제 2 전압 입력핀(70a)을 통하여 제 2 전압 신호(VH)를 수신한다. 제 1 전압 드라이버(60a) 및 제 2 전압 드라이버(60b)는 데이터 신호의 전송시 항상 턴온 상태를 유지한다.

이 경우, 전압 발생 회로(140)는 종단 전압들(VDD1, VDD2, VDDn), 수신된 제 1 전압 신호(VL) 및 제 2 전압 신호(VH)에 기초하여 종단된 데이터 신호들(IS1, IS2, ISn) 각각에 상응하는 기준 전압들(VREF1, VREF2, VREFn)을 발생한다. 따라서, 상기 전압 발생 회로(140)는, 송신기(340)의 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')의 노이즈 및 수신기(240)의 종단 전압들의 차이를 모두 반영하여, 각각의 데이터 신호들(IS1, IS2, ISn)에 적합한 전압 레벨의 기준 전압들(VREF1, VREF2, VREFn)을 발생한다.

도 3 및 도 4와 관련하여 설명한 바와 같이, 제 1 전압 신호(VL)는 논리 로우 레벨의 데이터 신호와 동일한 경로를 통하여 송신기(340)의 구동 접지 전 압(VSS')으로부터 수신기(240)의 제 1 전압 입력핀(70a)까지 전송될 수 있다. 마찬가지로, 제 2 전압 신호(VH)는 논리 하이 레벨의 데이터 신호와 동일한 경로를 통하여 송신기(340)의 구동 전원 전압(VDD')으로부터 수신기(240)의 제 2 전압 입력핀(70b)까지 전송될 수 있다. 도 8의 반도체 장치는, 데이터 드라이버들(50a, 50b, 50n)들이 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')을 선택적으로 출력하는 트랜지스터들로 구현된 경우에 적합하다.

도 9는 본 발명의 일 실시예에 따른 기준 전압 발생 회로를 포함하는 도 8의 수신기를 나타내는 회로도이다. 상기 설명된 구성 요소와 동일한 구성 요소에 대한 설명은 생략한다.

도 9를 참조하면, 수신기(240)에 포함된 기준 전압 발생 회로(140)는 복수의 기준 전압 발생기들(140a, 140b, 140n)을 포함한다. 복수의 기준 전압 발생기들(140a, 140b, 140n)은 각각의 종단된 데이터 신호들(IS1, IS2, ISn)에 상응하는 각각의 기준 전압들(VREF1, VREF2, VREFn)을 발생한다.

각각의 기준 전압 발생기들(140a, 140b, 140n)은, 제 1 전압(VL)이 인가되는 전압 입력핀(70a)에 제 1 단이 연결되고, 제 2 전압(VH)이 인가되는 전압 입력핀(70b)에 제 2 단이 연결된다. 따라서, 복수의 기준 전압 발생기들(140a, 140b, 140n)은 제 1 저압 입력핀(70a)과 제 2 전압 입력핀(70b) 사이에 병렬로 연결된다.

하나의 기준 전압 발생기를 예로 들어 설명하면, 기준 전압 발생기(140a)는 제 1 전압 신호(VL) 및 제 2 전압 신호(VH)를 종단 전압(VDD1)으로 종단하고, 상기 종단된 제 1 전압과 제 2 전압을 분배하여 종단된 데이터 신호(IS1)의 논리 레벨을 판별하기 위한 기준 전압(VREF1)을 발생한다. 상기 설명된 바와 같이, 데이터 신호의 전로 경로와 전압 신호의 전송 경로가 동일한 경우, 상기 종단된 제 1 전압과 상기 종단된 제 2 전압은 데이터 신호(IS1)의 로우 전압 및 하이 전압과 각각 동일하다. 즉, 기준 전압 발생기(140a)는 종단된 데이터 신호(IS1)의 로우 전압 및 하이 전압과 동일한 상기 종단된 제 1 전압 및 상기 종단된 제 2 전압에 기초하여 기준 전압(VREF1)을 발생한다. 따라서, 노이즈 등에 의해 종단 전압(VDD1) 또는 송신기 드라이버들의 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')이 변하는 경우에도, 그 변화에 따라 기준 전압(VREF1)도 변화하기 때문에, 기준 전압(VREF1)은 종단된 데이터 신호(IS1)의 하이 전압과 로우 전압의 중간값을 유지할 수 있다.

복수의 기준 전압 발생기들(140a, 140b, 140n)은 각각의 종단 전압에 연결되어 있다. 따라서, 전원 전압 라인(90)의 전압 강하로 인하여 종단 전압들(VDD1, VDD2, VDDn)의 값이 각각 상이하거나 노이즈에 의해 변화하는 경우, 각각의 기준 전압 발생기들(120a, 120b, 120n)은 각각의 종단된 데이터 신호들( IS1, IS2, ISn)의 전압 레벨에 적합한 각각의 기준 전압들(VREF1, VREF2, VREFn)을 제공할 수 있다.

도 10을 참조하면, 복수의 종단 노드들(NT1, NT2, NTn)과 제 1 전압 노드(NL) 및 제 2 전압 노드(NH) 사이에 병렬로 연결된 각각의 기준 전압 발생기들(140a, 140b, 140n)은 제 1 전압 신호(VL)를 각각의 종단 전압(VDD1, VDD2, VDDn)으로 종단하는 풀다운 저항(RD) 및 제 2 전압 신호(VH)를 각각의 종단 전 압(VDD1, VDD2, VDDn)으로 종단하는 풀업 저항(RU)을 포함한다. 풀다운 저항(RD)은 각각의 종단 노드들(NT1, NT2, NTn) 및 각각의 풀다운 노드(ND) 사이에 연결되고, 풀업 저항(RU)은 각각의 종단 노드들(NT1, NT2, NTn) 및 각각의 풀업 노드(ND) 사이에 연결된다. 풀다운 노드(ND)와 풀업 노드(NU) 사이에는 제 1 분배 저항(R1) 및 제 2 분배 저항(R2)이 연결되어, 각각의 기준 노드(NR1, NR2, NRn)를 통하여 풀다운 노드(ND)의 종단된 제 1 전압과 풀업 노드(NU)의 종단된 제 2 전압의 중간 전압을 각각의 기준 전압(VREF1, VREF2, VREFn)으로 발생할 수 있다. 제 1 분배 저항(R1) 및 제 2 분배 저항(R2)은 저항값의 크기와 관계없이 동일한 저항값을 가지면 되므로 폴리 저항 등으로 용이하게 구성될 수 있다.

각각의 종단 저항(RT)이 R의 저항값을 갖는 경우, 복수의 종단 노드들(NT1, NT2, NTn) 및 상기 제 1 전압 노드(NL) 사이에 연결된 풀다운 저항들(RD)의 합성 저항은 R의 저항값을 갖고, 복수의 종단 노드들(NT1, NT2, NTn) 및 상기 제 2 전압 노드(NL) 사이에 연결된 풀업 저항들(RU)의 합성 저항 역시 R의 저항값을 갖는다. 따라서, 종단 전압들(VDD1, VDD2, VDDn)이 상이하거나, 송신기의 구동 접지 전압(VSS') 및 구동 전원 전압(VDD')이 변화하여도, 각각의 기준 전압들(VREF1, VREF2, VREFn)은 상응하는 종단된 데이터 신호들(IS1, IS2, ISn)의 논리 로우 레벨과 논리 하이 레벨의 중간값을 유지할 수 있다.

도 11은 본 발명의 일 실시예에 따른 다른 기준 전압 발생 회로를 포함하는 수신기를 나타내는 회로도이고, 도 12는 도 11의 기준 전압 발생 회로의 구성을 나타내는 회로도이다. 도 11 및 도 12의 기준 전압 발생 회로(160)는 도 9 및 도 10 의 기준 전압 발생 회로(140)는 서로 유사한 구성을 가지므로 양자의 차이점에 대해서만 설명한다.

도 9의 기준 전압 발생 회로(140)에 포함된 각각의 기준 전압 발생기들(140a, 140b, 140n)이 하나의 종단 전압에 기초하여 하나의 기준 전압을 발생하는 것과는 달리, 도 11의 기준 전압 발생 회로(160)에 포함된 각각의 기준 전압 발생기들(160a, 160b)은 인접한 두 개의 종단 전압에 기초하여 동일한 두 개의 기준 전압을 발생한다. 따라서, 동일한 개수의 데이터 신호들에 대한 기준 전압을 발생하는 경우에, 도 11의 기준 전압 발생기들(160a, 160b)의 개수는 도 9의 기준 전압 발생기들(140a, 140b, 140n)의 개수의 절반에 해당한다. 이 경우, 한 쌍의 기준 전압들은 인접한 두 개의 종단 전압들 평균값에 기초하여 발생된다.

도 12와 관련하여 각각의 기준 전압 발생기들이 두 개의 인접한 종단 전압에 기초하여 동일한 두 개의 기준 전압을 발생하는 실시예만을 설명하였으나, 각각의 세 개의 인접한 종단 전압 중 두 개의 종단 전압에 기초하여 동일한 세 개의 기준 전압을 발생하는 구성도 가능하며, 4개 이상의 종단 전압에 상응하는 동일한 기준 전압을 발생하는 구성도 가능하다.

도 2의 반도체 장치는 송신기의 데이터 드라이버들이 오프-드레인 구조의 풀다운 트랜지스터로 구성된 경우에 적합하고, 도 8의 반도체 장치는 송신기의 데이터 드라이버들이 푸쉬-풀 구조의 트랜지스터들로 구성된 경우에 적합하다. 그러나, 도 2 및 도 8의 반도체 장치들은 데이터 전송 경로 상의 저항값들의 적절한 설정에 의해 오픈-드레인 구조 및 푸쉬-풀 구조의 데이터 드라이버들의 경우에 모두 적용될 수 있음을 이해할 수 있을 것이다.

또한, 상기 종단 저항들, 풀업 저항들 및 풀다운 저항들은 모스(MOS) 트랜지스터 등을 포함하여 구성될 수 있다. 또한, 상기 종단 저항들, 풀업 저항들 및 풀다운 저항들은 가변 저항으로 구성될 수 있으며, 도면에 표시하지는 않았으나, 외부 제어 코드에 응답하여 그 저항값이 조절될 수 있다.

상기와 같은 본 발명의 실시예에 따른 기준 전압 발생 회로, 이를 포함하는 하는 반도체 장치 및 기준 전압 발생 방법은, 데이터 신호들의 각각의 종단 전압에 따라 변화하는 각각의 기준 전압을 제공하여, 복수의 데이터 신호들의 논리 레벨을 판별할 때의 에러율을 감소할 수 있다.

또한, 본 발명의 실시예에 따른 기준 전압 발생 회로, 이를 포함하는 하는 반도체 장치 및 기준 전압 발생 방법은, 데이터 신호들의 각각의 종단 전압, 상기 데이터 신호들을 전송하는 송신기에 포함된 데이터 드라이버들의 구동 전원 전압 및 구동 접지 전압에 따라 변화하는 기준 전압들을 제공하여, 복수의 데이터 신호들의 논리 레벨을 판별할 때의 에러율을 더욱 감소할 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

복수의 데이터 신호들을 종단 저항들을 통하여 각각 종단하기 위한 종단 전압들을 제공하는 복수의 종단 노드들; 및

상기 복수의 종단 노드들에 각각 연결되고, 상기 종단된 데이터 신호들의 논리 레벨을 판별하기 위하여 상기 각각의 종단 전압의 변화에 따라 각각 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들을 포함하는 기준 전압 발생 회로.
제 1 항에 있어서,

상기 기준 전압 발생 회로는, 상기 데이터 신호들의 논리 로우 레벨에 따라 변화하는 제 1 전압을 제공하는 제 1 전압 노드를 더 포함하고,

상기 제 1 전압은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 전압 드라이버들에 연결된 구동 접지 전압에 기초하여 제공되는 것을 특징으로 하는 기준 전압 발생 회로.
제 2 항에 있어서, 상기 복수의 기준 전압 발생기들은,

상기 종단 노드들 및 상기 제 1 전압 노드 사이에 병렬로 연결된 것을 특징으로 하는 기준 전압 발생 회로.
제 2 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 각각의 종단 노드 및 상기 제 1 전압 노드의 중간 전압을 상기 기준 전압으로 발생하는 기준 노드;

상기 기준 노드 및 상기 제 1 전압 노드 사이에 연결된 풀다운 저항; 및

상기 각각의 종단 노드 및 상기 기준 노드 사이에 연결된 풀업 저항을 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 4 항에 있어서,

상기 종단 노드들 및 상기 제 1 전압 노드 사이에 병렬로 연결된 기준 전압 발생기들의 개수가 n(n은 2 이상의 자연수)이고, 상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 각각의 풀다운 저항은 n(R/2)의 저항값을 갖고, 상기 각각의 풀업 저항은 n(R/2)의 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 회로.
제 2 항에 있어서,

상기 기준 전압 발생기들의 각각은,

상기 각각의 종단 노드 및 상기 제 1 전압 노드의 중간 전압을 상기 기준 전압으로 발생하는 기준 노드; 및

상기 각각의 종단 노드 및 상기 기준 노드 사이에 연결된 풀업 저항을 더 포함하고,

상기 기준 전압 발생 회로는, 상기 제 1 전압 노드 및 상기 기준 노드들 사이에 공통으로 연결된 공통 풀다운 저항을 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 6 항에 있어서,

상기 종단 노드들 및 상기 제 1 전압 노드 사이에 병렬로 연결된 기준 전압 발생기들의 개수가 n(n은 2 이상의 자연수)이고, 상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 공통 풀다운 저항은 R/2의 저항값을 갖고, 상기 각각의 풀업 저항은 n(R/2)의 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 회로.
제 1 항에 있어서,

상기 기준 전압 발생 회로는, 상기 데이터 신호들의 논리 로우 레벨에 따라 변화하는 제 1 전압을 제공하는 제 1 전압 노드, 및 상기 데이터 신호들의 논리 하이 레벨에 따라 변화하는 제 2 전압을 제공하는 제 2 전압 노드를 더 포함하고,

상기 제 1 전압은, 상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 기초하여 제공되고,

상기 제 2 전압은, 상기 송신기의 풀업 데이터 드라이버들에 연결된 구동 전원 전압에 기초하여 제공되는 것을 특징으로 하는 기준 전압 발생 회로.
제 8 항에 있어서, 상기 기준 전압 발생기들은,

상기 제 1 전압 노드와 상기 제 2 전압 노드 사이에 병렬로 연결된 것을 특징으로 하는 기준 전압 발생 회로.
제 8 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 제 1 전압을 상기 각각의 종단 전압으로 종단하는 풀다운 노드, 상기 제 2 전압을 상기 각각의 종단 전압으로 종단하는 풀업 노드, 및 상기 풀다운 노드와 상기 풀업 노드의 중간 전압을 상기 기준 전압으로 발생하는 기준 노드를 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 10 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 각각의 종단 노드 및 상기 풀다운 노드 사이에 연결되어 상기 제 1 전압 신호를 종단하는 풀다운 저항;

상기 각각의 종단 노드 및 상기 풀업 노드 사이에 연결되어 상기 제 2 전압 신호를 종단하는 풀업 저항;

상기 풀다운 노드 및 상기 기준 노드 사이에 연결된 제 1 분배 저항; 및

상기 풀업 노드 및 상기 기준 노드 사이에 연결된 제 2 분배 저항을 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 11 항에 있어서,

상기 제 1 전압 노드 및 상기 제 2 전압 노드 사이에 병렬로 연결된 기준 전압 발생기들의 개수가 n(n은 2 이상의 자연수)이고, 상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 각각의 풀다운 저항은 nR의 저항값을 갖고, 상기 각각의 풀업 저항은 nR의 저항값을 갖고, 상기 제 1 분배 저항 및 상기 제 2 분배 저항은 동일한 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 회로.
제 8 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 제 1 전압 신호를 상기 인접한 2개의 종단 노드들 중 제 1 종단 노드의 종단 전압으로 종단하는 풀다운 노드, 상기 제 2 전압 신호를 상기 인접한 2 개의 종단 노드들 중 제 2 종단 노드의 종단 전압으로 종단하는 풀업 노드, 및 상기 풀다운 노드와 상기 풀업 노드의 중간 전압을 상기 기준 전압으로 발생하는 기준 노드를 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 13 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 제 1 종단 노드 및 상기 풀다운 노드 사이에 연결된 풀다운 저항;

상기 제 2 종단 노드 및 상기 풀업 노드 사이에 연결된 풀업 저항;

상기 풀다운 노드 및 상기 기준 노드 사이에 연결된 제 1 분배 저항; 및

상기 풀업 노드 및 상기 기준 노드 사이에 연결된 제 2 분배 저항을 포함하는 것을 특징으로 하는 기준 전압 발생 회로.
제 14 항에 있어서,

상기 제 1 전압 노드 및 상기 제 2 전압 노드 사이에 병렬로 연결된 기준 전압 발생기들의 개수가 n(n은 자연수)이고, 상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 각각의 풀다운 저항은 nR의 저항값을 갖고, 상기 각각의 풀업 저항은 nR의 저항값을 갖고, 상기 제 1 분배 저항 및 상기 제 2 분배 저항은 동일한 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 회로.
공통된 구동 전원 전압 및 공통된 구동 접지 전압에 의하여 복수의 데이터 신호들을 전송하는 송신기;

상기 데이터 신호들을 수신하고, 상기 수신된 데이터 신호들을 각각의 종단 전압으로 종단하고, 상기 종단된 각각의 데이터 신호들의 논리 레벨을 판별하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 수신기; 및

상기 송신기 및 상기 수신기 사이에 연결된 복수의 전송 라인들을 포함하는 것을 특징으로 하는 반도체 장치.
제 16 항에 있어서, 상기 송신기는,

상기 공통된 구동 접지 전압 및 상기 공통된 구동 전원 전압에 의하여 상기 데이터 신호들을 발생하는 복수의 데이터 드라이버들; 및

상기 데이터 신호들을 출력하는 복수의 데이터 출력핀들을 포함하고,

상기 수신기는,

상기 데이터 신호들을 수신하고 각각의 종단 전압에 의해 종단된 복수의 데이터 입력핀들;

상기 각각의 종단 전압을 제공하는 복수의 종단 노드들이 배열된 전원 전압 라인;

상기 데이터 입력핀들 및 상기 종단 노드들 사이에 각각 연결된 복수의 종단 저항들; 및

상기 복수의 종단 노드들에 각각 연결되고, 상기 수신된 각각의 데이터 신호들의 논리 레벨을 판단하기 위하여 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 복수의 기준 전압 발생기들을 포함하는 반도체 장치.
제 17 항에 있어서, 상기 수신기는,

상기 종단된 데이터 신호들을 각각의 종단 전압에 따라 변화하는 기준전압들과 비교하여, 논리 하이 레벨 또는 논리 로우 레벨의 내부 신호들을 발생하는 복수의 입력 버퍼를 더 포함하는 것을 특징으로 하는 반도체 장치.
제 17 항에 있어서,

상기 송신기는, 상기 구동 접지 전압에 따라 변화하는 제 1 전압 신호를 발생하는 제 1 전압 드라이버 및 상기 제 1 전압 신호를 출력하는 제 1 전압 출력핀을 더 포함하고,

상기 수신기는, 상기 제 1 전압 신호를 수신하고 상기 복수의 기준 전압 발생기들에 연결된 제 1 전압 입력핀을 더 포함하는 것을 특징으로 하는 반도체 장치.
청구항 20은(는) 설정등록료 납부시 포기되었습니다.

상기 전원 전압 라인의 종단 노드들 및 상기 제 1 전압 입력핀 사이에 병렬로 연결된 것을 특징으로 하는 반도체 장치.
청구항 21은(는) 설정등록료 납부시 포기되었습니다.

제 20 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 각각의 종단 전압 및 상기 제 1 전압 입력핀의 제 1 전압을 분배하고, 상기 각각의 종단 전압 및 상기 제 1 전압의 중간 전압을 상기 기준 전압으로 발생하는 풀다운 저항 및 풀업 저항을 포함하는 것을 특징으로 하는 반도체 장치.
청구항 22은(는) 설정등록료 납부시 포기되었습니다.

제 21 항에 있어서,

상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 복수의 종단 노드들 및 상기 제 1 전압 입력핀 사이에 연결된 풀다운 저항들과 풀업 저항들의 전체 합성 저항은 R의 저항값을 갖는 것을 특징으로 하는 반도체 장치.
제 17 항에 있어서,

상기 송신기는, 상기 구동 접지 전압에 따라 변화하는 제 1 전압 신호를 발생하는 제 1 전압 드라이버, 상기 구동 전원 전압에 따라 변화하는 제 2 전압 신호를 발생하는 제 2 전압 드라이버, 상기 제 1 전압 신호를 출력하는 제 1 전압 출력핀, 및 상기 제 2 전압 신호를 출력하는 제 2 전압 출력핀을 더 포함하고,

상기 수신기는, 상기 제 1 전압 신호를 수신하고 상기 복수의 기준 전압 발 생기들에 연결된 제 1 전압 입력핀 및 상기 제 2 전압 신호를 수신하고 상기 복수의 기준 전압 발생기들에 연결된 제 2 전압 입력핀을 더 포함하는 것을 특징으로 하는 반도체 장치.
청구항 24은(는) 설정등록료 납부시 포기되었습니다.

제 23 항에 있어서, 상기 복수의 기준 전압 발생기들은,

상기 제 1 전압 입력핀과 상기 제 2 전압 입력핀 사이에 병렬로 연결된 것을 특징으로 하는 반도체 장치.
청구항 25은(는) 설정등록료 납부시 포기되었습니다.

제 24 항에 있어서, 상기 기준 전압 발생기들의 각각은,

상기 제 1 전압 신호를 상기 각각의 종단 전압으로 종단하는 풀다운 저항, 및 상기 제 2 전압을 상기 각각의 종단 전압으로 종단하는 풀업 저항을 포함하는 것을 특징으로 하는 반도체 장치.
청구항 26은(는) 설정등록료 납부시 포기되었습니다.

제 25 항에 있어서,

상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 복수의 종단 노드들 및 상기 제 1 전압 입력핀 사이에 연결된 풀다운 저항들의 합성 저항은 R의 저항값을 갖고, 상기 복수의 종단 노드들 및 상기 제 2 전압 입력핀 사이에 연결된 풀업 저항들의 합성 저항은 R의 저항값을 갖는 것을 특징으로 하는 반도체 장치.
청구항 27은(는) 설정등록료 납부시 포기되었습니다.

제 25 항에 있어서, 상기 기준 전압 발생기들의 각각은,
제 17 항에 있어서,

상기 송신기 및 상기 수신기 중 하나는 메모리 컨트롤러이고 다른 하나는 메모리 장치인 것을 특징으로 하는 반도체 장치.
복수의 데이터 신호들을 수신하는 단계;

종단 저항들을 통하여 상기 데이터 신호들을 각각의 종단 전압으로 종단하는 단계; 및

상기 각각의 종단 전압의 변화에 따라 각각 변화하는 기준 전압들을 발생하는 단계를 포함하는 것을 특징으로 하는 기준 전압 발생 방법.
청구항 30은(는) 설정등록료 납부시 포기되었습니다.

제 29 항에 있어서, 상기 데이터 신호들을 각각의 종단 전압으로 종단하는 단계는,

상기 데이터 신호들을 공통된 전원 전압 라인 상에 배열된 종단 노드들의 각각의 종단 전압으로 종단하는 단계인 것을 특징으로 하는 기준 전압 발생 방법.
제 29 항에 있어서,

상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 따라 변화하는 제 1 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 기준 전압 발생 방법.
청구항 32은(는) 설정등록료 납부시 포기되었습니다.

제 31 항에 있어서, 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 단계는,

상기 각각의 종단 전압 및 상기 제 1 전압을 각각의 풀다운 저항 및 각각의 풀업 저항으로 분배하는 단계; 및

상기 각각의 종단 전압 및 상기 제 1 전압의 중간 전압을 상기 기준 전압으로 제공하는 단계를 포함하는 것을 특징으로 하는 기준 전압 발생 방법.
청구항 33은(는) 설정등록료 납부시 포기되었습니다.

제 32 항에 있어서,

상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 복수의 종단 노드들 및 상기 제 1 전압 입력핀 사이에 연결된 풀다운 저항들과 풀업 저항들의 전체 합성 저항은 R의 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 방법.
제 29 항에 있어서,

상기 데이터 신호들을 출력하는 송신기의 풀다운 데이터 드라이버들에 연결된 구동 접지 전압에 따라 변화하는 제 1 전압을 제공하는 단계; 및

상기 송신기의 풀업 데이터 드라이버들에 연결된 구동 전원 전압에 따라 변화하는 제 2 전압을 제공하는 단계를 더 포함하는 것을 특징으로 하는 기준 전압 발생 방법.
제 34 항에 있어서, 상기 각각의 종단 전압에 따라 변화하는 기준 전압들을 발생하는 단계는,

상기 각각의 종단 전압에 의해 상기 제 1 전압 및 상기 제 2 전압을 각각의 풀다운 저항 및 각각의 풀업 저항을 통하여 종단하는 단계;

상기 풀다운 저항을 통하여 종단된 제 1 전압 및 상기 풀업 저항을 통하여 종단된 제 2 전압을 분배 저항들로 분배하는 단계; 및

상기 제 1 전압 및 상기 제 2 전압의 중간 전압을 상기 기준 전압으로 제공하는 단계를 포함하는 것을 특징으로 하는 기준 전압 발생 방법.
제 35 항에 있어서,

상기 각각의 종단 저항이 R의 저항값을 갖는 경우, 상기 복수의 종단 노드들 및 상기 제 1 전압 입력핀 사이에 연결된 풀다운 저항들의 합성 저항은 R의 저항값을 갖고, 상기 복수의 종단 노드들 및 상기 제 2 전압 입력핀 사이에 연결된 풀업 저항들의 합성 저항은 R의 저항값을 갖는 것을 특징으로 하는 기준 전압 발생 방법.