JPH01261089A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｉｒ業上の利用分野］ この発明は、ＶＴＲの再生信号など時間軸変動をもつ映
像信号から時間軸変動を除くための時間軸補正装置に関
するものである。

［従来の技術］ 第３図は日本放送出版協会−ｒＶＴＲ技術」Ｐ、ｌ１８
に時間軸補正装置の構成例として示されたブロック図で
、同図において、（１）はアナログ−ディジタル変換器
（以下、Ａ　／’　Ｄ変換器と称す）　、　（２）はメ
モリ、（３）はディジタル−アナログ変換器（以下、Ａ
／Ｄ変換器と称す）　、　（４）は古き込みクロック発
生回路、（５）は読み出しクロック発生回路、（１０）
は映像信号の入力端子、（１１）は映像信号の出力端子
、（１２）は外部基準同期性すの入力端子である。

つぎに、上記構成の動作について説明する。

時間軸変動をもった映像信号を端子（ｌＯ）から書き込
みクロック発生回路（４）に入力すると、その映像信号
の時間軸変動に一致した古き込みクロックを出力する。

この書き込みクロックによりＡ／Ｄ変換器（１）で上記
入力映像信号をサンプリングし、テイジタルデータ化す
るとともに、そのサンプリングｆｌｒｉかメモリ（２）
に書き込まれる。

一方、読み出しクロック発生回路（５）においては、端
子（１２）から入力される外部基準同期信号を基準にし
て上記メモリ（２）からサンプリングデータを読み出す
ためのクロックを作成し、この読み出しクロックに同期
してメモリ（２）からサンプリンタデータを読み出すと
ともに、その読み出したサンプリンタデータをＤ／Ａ変
換器（３）でアナログ信号にもどす。

以上の過程によって入力映像信号から時間軸変動か除か
れ、外部基準信号に同期して時間軸の安定化した出力映
像信号か得られる。

ところて、上記の書き込みクロック発生手段には種々の
−Ｌ段かあり、その−例として特開昭５８−１２４３８
５号公報には入力映像信号に含まれるバースト信号を基
準に時間軸変動を検出し、その時間軸変動に対して高速
に応答する手段か開示されている。

第４図は時間軸変動によるサンプリング点のずれを検出
する原理を説明するための波形図であり、バースト信号
をなす正弦波の周期をサンプリング１，１期の４倍とす
れば、バースト信号を基準クロックによりサンプリング
することにより、同図に示すように、１周期あたり４点
のサンプル点が得られる。それら各サンプル点のレベル
を（ＸＩ）　。

（Ｘ２）、（Ｘコ）、（Ｘ４）とすれば、ＸＩ　　　　
　　　　　　　　＝　Ｂ　＋　Ａｓ１ｒｌＸ２−　Ｂ＋
　Ａｓ１ｎ　（θ中９０°）　＝　Ｂ　＋　Ａｃｏｓθ
Ｘ３　−　　Ｂ＋　　Ａｓ１ｎ　　（θ＋１８０’　　
）−Ｉｓ　　−Ａｓ１ｎθＸ４　　＝　　Ｂ＋　　Ａｓ
１ｎ　　（θ　＋２７０°　）　　ｘ　　Ｂ　　−Ａｃ
ｏｓＯとなる。ここで、バースト信号の振幅を（Ａ）、
直流レベルを（Ｂ）、サンプル点レベル（×１）に対応
するサンプリング点の位相を（θ）とした。

したかって、 ＸＩ　−Ｘ３　＝　２Ａｓｉｎ　θ Ｘ２−　Ｘ４　＝　２Ａｃｏｓ　Ｏ となり、上記４点のサンプリンク点のレベルから、サン
プリンク点の位相（０）は次式によって算出できる。

０；０をサンプリング点の基準とすれば、サンプリンタ
点の位相（０）を算出することによってサンプリンタ点
の基牛位置からのずれかわかる。そこて、サンプリンタ
点の位相（θ）に応じてサンプリンタクロックの位相を
変えることにより、時間軸変動に対応した書き込みクロ
ックか得られる。

第５図は上記入力映像信号に含まれるバースト信号を参
照する際のタイミングを示した波形図であり、同図（ａ
）は負極水平同期信号（【）と正極バースト信号（ｅ）
と映像情報信号（ｄ）とからなる入力映像信号を示し、
同図（ｂ）はその入力映像信号から分離された水平同期
信号を示し、また同図（Ｃ）はバースト信号のサンプリ
ング期間を示す。

第６図は、特開昭５８−１２４３８５号公報においてサ
ンブリンククロックの位相を変える方法の一例として示
されている位相変調手段のブロック図であり、同図にお
いて、　（：１４）〜（３６）、（コア）〜（３９）は
遅延素子で、遅延素子（３４）〜（３６）はサンプリン
グクロックの周期の１／４の遅延量を与え、遅延素子（
３７）〜（３９）はサンプリングクロックの周期の１／
ｌ　６の遅延機を与える。また、（３１）、（３２）は
データセレクタ、（３３）はバッファ増幅器である。

上記構成の位相変調手段は、サンプリングクロックの周
期の１／４の遅延機にそれぞれ重み付けした３個の遅延
素子（コ４）〜（３５）を直列に接続して各入出力端子
がデータセレクタ（３１）の入力端子に接続されたもの
と、サンプリンタクロックの周期の１／１６の遅延量に
それぞれ重み付けした３個の′ｆｌ延素子（３７）〜（
３ｇ）とデータセレクタ（３２）を上記と同様に接続さ
れたものとを縦続接続し、基準クロックをバッファ増幅
器（３３）を介して入力として与える。そして、」−述
の方法て求めたサンプリング点の位相（θ）から決定さ
れるクロック遅延量に対応したデータを微小時間軸誤差
信号としてデータセレクタ（：ｌｌ）、（：１２）に与
えることによってサンプリングクロックの位相か変調さ
れる。

［発ＩＪ１か解決しようとする課８］ 以上のように構成された従来の時間軸補正装置において
は、入力映像信号の時間軸変動に応して高速に応答する
サンプリングクロックの変調手段として、第６図に示す
ような構成のものか使用されていたか、このようなサン
プリングクロック変調手段を用いた従来の場合は、デー
タセレクタ（３１）、（３２）と各遅延素子（３４）〜
（３９）による遅延時間とを正確に一致させなければな
らないといった困難な調整を要する聞届があった。

この発明は上記のような問題点を解消するためになされ
たもので、サンプリングクロック位相を変えるためのク
ロック位相変調手段による位相調整を不要にでき、かつ
精度の高い時間軸補正をおこなうことできる時間軸補正
装置を提供することを【１的とする。

［課題を解決するための手段］ この発明にかかる時間軸補正装置は、入力映像信号に含
まれる参照信号をサンプリングし、その参照信号サンブ
リンクｍから算出したサンプリングクロックの位相に応
じてサンプリンタクロックの位相を変えるクロック位相
変調手段に、上記算出サンプリング位相に応じた正弦波
のサンプリンタ値か古き込まれたディジタルデータ記憶
手段と、読み出されたサンプリング値をＤ／Ａ変換する
Ｄ／Ａ変換手段とを備えたさせたことを特徴とする。

［作用］ この発明によれば、入力映像信号の参照信号のサンプリ
ンタ値からサンプリングクロックの位相変調量を算出し
、その算出値に応じてディジタルデータ記憶手段にあら
かじめ書き込まれている正弦波のサンプリンタ値を読み
出し、これをＤ／Ａ変換して得る正弦波を位相変調され
たサンプリングクロックとして用いるので、無調整で、
かつ高精度に位相が変調されたクロックを得ることがで
き、安定した動作を期待することか可能となる。

［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例による時間軸補正装置のブ
ロック図であり、同図において、（１）はＡ／Ｄ変換器
で、入力端子（１０）から入力された時間軸変動をもつ
映像信号をディジタルデータに変換する。（２）はディ
ジタルメモリで、上記Ａ／Ｄ変換′ＪＡ（１）によって
発生したディジタルデータを記憶する。（３）はＤ／Ａ
変換器て、時間軸変動か除かれた映像信号を端子（１１
）から出力する。

（６）は同期分離回路で、入力映像信号に含まれる同期
信号を分離する。

（７）はバーストサンプル回路で、上記Ａ／Ｄ変換器（
１）によって得た映像信号のディジタルデータから参照
信号、すなわちバースト信号部分のデータを抜き出し、
後続の演算回路に与える。

（８）は位相変調量を算出する演算回路、（９）は上記
ディジタルメモリ（２）への古き込みを調整するメモリ
書き込み調整回路、（１２）はＤ／Ａ変換器で１位相変
調されたクロックを出力する。（１３）は正弦波のサン
プリング値が書き込まれた読み出し専用メモ°す（以下
、ＲＯＭと称す）　、　（＋４）はＲＯＭアドレス発生
回路、（１５）は基準クロック発生回路、（＋６）は上
記ディジタルメモリ（２）からデータの読み出しを制御
するメモリ読み出し制御回路である。第１図において破
線で囲まれた部分（２０）かクロックの位相変調手段と
なる。

つぎに、上記構成の動作について説明する。

時間軸変動を含む映像信号は、端子（１０）を通してＡ
／Ｄ変換器（りと同期分離回路（６）に入力される。同
期分離回路（６）において、入力映像信号から同期信号
だけを抜き取り、メモリ書込み制御回路（９）とバース
トサンプル回路（７）に同期信号を出力する。メモリ書
込み制御回路（９）ては、ディジタルメモリ（２）の書
き込みアドレスを発生し、水平同期信号に同期して上記
アドレスをリセットすることによってクロック単位で時
間軸補正かおこなわれる。バーストサンプル回路（７）
では水平同期信号から一定のタイミンクにおいてバース
ト信号のサンプリング値を抜きだして演算回路（８）に
供給する。この演算回路（８）においてバースト信号の
サンプリング値から既述の方法で、サンプリングクロッ
クの位相変調量を算出する。

この位相変調量は、アドレス発生回路（１４）から発生
されるアドレス信号とともに、ＲＯＭ　（１３）の読み
出しアドレス入力に接続される。アドレス発生回路（１
４）から発生されるアドレス信号は、入力映像信号の水
モ同期信号に同期してリセットされ、上記基準クロック
を単位としたものである。

上記ＲＯＭ　（１：ｌ）には、位相変調された正弦波を
等間隔にサンプリンクして得るデータがあらかじめ書き
込まれている。

たとえば、正弦波１周期を第２図の（１）〜（１６）で
示すように、１６点に等分割して位相変調量の最小単位
をＴフジアンとし、この１６点からさらに４点をサンプ
リンタしたときのデータは、位相変調量をθとすれば、
第２図のＯ印で示す１６組のデータとなる。この○印か
示すサンブリンク点に付した数字（０〜３）か上記アド
レス発生回路（１４）から発生されるアドレス値に対応
している。この場合、アドレス値はＯ，ｌ、２．３の４
個であるから、二値信号の組合せで表わすならば２ビツ
トである。

このようにして、ＲＯＭ　（１：ｌ）から正弦波１周期
当たり４点のサンプリンタ点データか出力されることに
なり、これをＤ／Ａ変換器で（１２）でアナロタの正弦
波に変換すれば演算回路（８）の値に応じて位相か変化
するクロックか得られる。演算回路（８）の出力を零に
してバースト波形をサンプリン　・グすれば時間軸変動
に応じた位相変調量が算出されるので、演算回路（８）
の出力を零から演算結果に変更すればＤ／Ａ変換器で（
１２）から出力されるクロックの位相は時間軸変動に追
従して変化する。したかって、Ｄ／Ａ変換器（１２）の
出力をクロックとして入力映像信号のＡ／Ｄ変換および
メモリ書き込み制御をおこない、基準クロックをもとに
メモリ読み出し制御およびＤ／Ａ変換をおこなうことに
よって、時間軸変動が補正された映像信号が得られる。

なお、アドレス発生回路（１４）にはサンプリングクロ
ックの４倍の周波数のクロックを供給し、このクロック
に回期して発生アドレスを変えなければならない。

第２図に示した例では、ｌ／１６クロツクが時間軸補正
の最小間隔であるか、ＲＯＭ　（１３）のデータとして
正弦波をさらに細かくサンプリングしたイ１を与えれば
、さらに小さい時間ステップでの補正かｎ（能である。

また、アドレス発生回路（１４）に供給するクロックと
してはサンプリングクロックの４倍に限定する必要はな
く、３倍以上の整数値であればよい。

たとえば８倍のクロックを用いた場合にはアドレス発生
回路０４）から第２図に示す正弦波のサンプリング値に
対応して０，１，２，３，４．５゜６．７の系列のアド
レスを出力すればよい。

［発明の効果］ 以上のように、この発明によれば、バースト信号をサン
プリングして得たサンプリングクロックの位相に応じて
ＲＯＭから正弦波のサンプリング値を読み出し、これを
Ｄ／Ａ変換することによって入力映像信号の時間軸変動
に追従したクロック得るので、無調整て精度の高いサン
プリンタクロックの位相変調が可能となり、正確な時間
軸補正をおこなうことかできる。

【図面の簡単な説明】

第１図はこの発明の一実施例による時間軸補正装置のブ
ロック図、第２図はＲＯＭに書き込む位相変調された正
弦波のサンプリング値を表わす波形図、第３図は従来の
時間軸補正装置の構成を示すブロック図、第４図はサン
プリングクロックの位相の算出方法を示すための信号波
形図、第５図は入力映像信号に含まれる八−スト信号を
参照する際のタイミングを示した波形図、第６図は従来
のクロック位相変調手段の構成を示すブロック図である
。 （７）・・・バーストサンプル回路、（８）・・・演算
回路、（１２）・・・Ｄ／Ａ変換器、（１３）・−ＲＯ
Ｍ、（１４）・・・アドレス発生回路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）入力映像信号に含まれる参照信号をサンプリング
   する参照信号サンプリング手段と、その参照信号サンプ
   リング値からサンプリングクロックの位相を算出する演
   算手段と、上記サンプリングクロックとは別個の基準ク
   ロックを発生する基準クロック発生手段と、この基準ク
   ロックをもとにアドレス値を発生するアドレス値発生手
   段と、あらかじめ位相変調された正弦波のサンプリング
   値が書き込まれているディジタルデータ記憶手段と、こ
   のディジタルデータ記憶手段の出力データをアナログ信
   号に変換するディジタル−アナログ変換手段とを備え、
   上記演算手段の出力信号と上記アドレス値発生手段の出
   力信号とを並列にした信号を読み出してアドレス値とし
   、上記ディジタルデータ記憶手段にあらかじめ書き込ま
   れている正弦波のサンプリング値を読み出して、その読
   み出されたサンプリング値を上記ディジタル−アナログ
   変換手段によりディジタル−アナログ変換することによ
   り、サンプリングクロック位相の変調をおこなうように
   構成したことを特徴とする時間軸補正装置。