JP2809628B2 - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JP2809628B2 JP2809628B2 JP62196828A JP19682887A JP2809628B2 JP 2809628 B2 JP2809628 B2 JP 2809628B2 JP 62196828 A JP62196828 A JP 62196828A JP 19682887 A JP19682887 A JP 19682887A JP 2809628 B2 JP2809628 B2 JP 2809628B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- sampling
- signal
- time axis
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、VTRの再生信号など時間軸変動をもつ映
像信号から時間軸変動を除くための時間軸補正装置に関
するものである。 ［従来の技術］ 第４図は日本放送出版協会編「VTR技術」P.118に時間
軸補正装置の構成例として示されたブロツク図で、同図
において、（１）はA/D変換器、（２）はメモリ、
（３）はD/A変換器、（４）は書き込みクロツク発生回
路、（５）は読出しクロツク発生回路である。 つぎに、上記構成の動作について説明する。 書き込みクロツク発生回路（４）に時間軸変動をもつ
た映像信号を入力すると、その時間軸変動に一致した書
き込みクロツクを出力する。この書き込みのクロツクに
よりA/D変換器（１）でサンプリングし、PCM化するとと
もに、そのサンプリング値をメモリ（２）に書き込む。
一方、読み出しクロツク発生回路（５）においては、外
部基準同期信号を基準にしてメモリ（２）からデータを
読み出すためのクロツクを作成し、この読み出しクロツ
クに同期してメモリ（２）からデータを読み出すととも
にD/A変換器（３）でアナログ信号にもどす。以上の過
程によつて入力映像信号から時間軸変動が除かれ、外部
基準信号に同期して時間軸の安定化した出力映像信号が
得られる。 上記の書き込みクロツク発生手段には、種々の手段が
あり、その一例である特開昭58−124385号公報には入力
映像信号に含まれるバースト信号を基準に時間軸変動を
検出し、その時間軸変動に対して高速に応答する手段が
開示されている。 第５図は時間軸変動によるサンプリング点のずれを検
出する原理異を説明するための開系図であり、バースト
信号をなす正弦波の周期をサンプリグ周期の４倍とすれ
ば、バースト信号をサンプリングして、同図に示すよう
に、１周期あたり４点のサンプル点が得られる。各サン
プル点のレベルを（X1），（X2），（X3），（X4）とす
れば、 X1 ＝Ｂ＋Asinθ X2＝Ｂ＋Asin（θ＋ 90゜）＝Ｂ＋Acosθ X3＝Ｂ＋Asin（θ＋180゜）＝Ｂ−Asinθ X4＝Ｂ＋Asin（θ＋270゜）＝Ｂ−Acosθ となる。ここで、バースト信号の振幅を（Ａ）、直流レ
ベルを（Ｂ）、サンプル点レベル（X1）に対応するサン
プリング点の位相を（θ）とした。 したがつて、 X1−X3＝2Asinθ X2−X4＝2Acosθ となり、上記４点のサンプリング点のレベルから、サン
プリング点の位相（θ）は次式によつて算出できる。 θ＝０をサンプリング点の基準とすれば、サンプリン
グ点の位相（θ）を算出することによつてサンプリング
点の基準位置からのずれがわかる。そこで、サンプリン
グ点の位相（θ）に応じてサンプリングクロツクの位相
を変えることにより、時間軸変動に対応した書き込みク
ロツクが得られる。 第６図は、特開昭58−124385号公報においてサンプリ
ングクロツクの位相を変える方法の一例として示されて
いる位相変調手段のブロツク図であり、同図において、
（34）〜（36）、（37）〜（39）は遅延素子で、遅延素
子（34）〜（36）はサンプリングクロツクの周期の1/4
の遅延量を与え、遅延素子（37）〜（39）はサンプリン
グクロックの周期の1/16の遅延量を与える。また、（3
1），（32）はデータセレクタ、（33）はバツフア増幅
器である。 上記構成の位相変調手段は、サンプリングクロツクの
周期の1/4の遅延量にそれぞれ重み付けした３個の遅延
素子（34）〜（35）を直列に接続した各入出力端子がデ
ータセレクタ（31）の入力端子に接続されたものと、サ
ンプリングクロツク周期の1/16の遅延量にそれぞれ重み
付けした３個の遅延素子（37）〜（39）とデータセレク
タ（32）を上記と同様に接続されたものとを縦接続し、
基準クロツクをバツフア増幅器（33）を介して入力とし
て与える。そして、上述の方法で求めたサンプリング点
の位相（θ）から決定されるクロツク遅延量に対応した
データを微小時間軸誤差信号としてデータセレクタ（3
1），（32）に与えることによつてサンプリングクロツ
クの位相が変調される。 ［発明が解決しようとする問題点］ 以上のように構成された従来の時間軸補正装置におい
ては、入力映像信号の時間軸変動に応じて高速に応答す
るサンプリングクロツク変調手段として、第６図に示す
構成のものが使用されていたが、このような従来のサン
プリングクロツク変調手段を用いる場合は、データセレ
クタ（31），（32）と遅延素子（34）〜（39）による遅
延時間を正確に一致させなからばならず、調整が困難で
実用的でないという問題点があつた。 この発明は上記のような問題点を解消するためになさ
れたもので、サンプリングクロツクの位相を変えるため
のクロツク位相変調手段の調整を簡単、かつ高精度にお
こなえて正確な時間軸補正をおこない得る時間軸補正装
置を提供することを目的とする。 ［問題点を解決するための手段］ この発明にかかる時間軸補正装置は、サンプリングク
ロツクの位相を変えるクロツク位相変調手段を、位相が
たがいに90゜異なる２つのクロツクにそれぞれ適切な計
数を掛ける乗算手段と、上記乗算手段の出力を加算する
加算手段とから構成したことを特徴とする。 ［作用］ この発明によれば、サンプリングクロツクの位相を、
クロツク位相変調手段における乗算手段に与える計数を
変えることによつて任意に変えることができるから、計
数の変更といつた簡単な調整で精度の高い時間軸補正が
可能となる。 ［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明す
る。 第１図はこの発明の一実施例による時間軸補正装置の
ブロツク図であり、同図において、（１）はA/D変換器
で、入力端子（10）から入力された時間軸変動をもつ映
像信号をデイジタルデータに変換する。（２）はデイジ
タルメモリで、上記A/D変換器（１）によつて発生した
デイジタルデータを記憶する。（３）はD/A変換器で、
時間軸変動が除かれた映像信号を端子（11）から出力す
る。（６）は同期分離回路で、入力映像信号に含まれる
同期信号を分離する。 （７）はバーストサンプル回路で、上記A/D変換器
（１）によつて得た映像信号のデイジタルデータから参
照信号、すなわちバースト信号部分のデータを抜き出
し、後続の演算回路に与える。（８）は位相変調量を算
出する演算回路、（13），（14）は読み出し専用メモリ
（以下、ROMと称す）で、上記演算回路（８）で算出し
た位相情報をクロツク位相制御のための信号に変換す
る。（15），（16）はD/A変換器で、上記ROM（13），
（14）の出力データをそれぞれアナログの制御信号に変
換する。（17），（18）は乗算器で、上記D/A変換器（1
5），（16）の出力と正弦波クロツクとを乗算して正弦
波の振幅を制御する。（19）はπ/2位相器で、正弦波ク
ロツクの位相をπ/2推移する。（20）は上記乗算器（1
7），（18）の出力を加算する加算器である。 （21），（22）は正弦波をデイジタル回路系のクロツ
クとするための波形整形回路、（23）は上記メモリ
（２）への書き込みを制御するメモリ書込み制御回路、
（24）は上記メモリ（２）からデータの読み出した制御
するメモリ読出し制御回路、（25）は正弦波を発振する
発振器である。第１図において破線で囲まれた部分（2
6）がクロツク位相変調手段となる。 つぎに、上記構成の動作について説明する。 時間軸変動を含む映像信号は、端子（10）を通じてA/
D変換器（１）と同期分離回路（６）に入力される。同
期分離回路（６）において、入力映像信号から同期信号
だけを抜きとり、メモリ書込み制御回路（23）とバース
トサンプル回路（７）に同期信号を出力する。メモリ書
込み制御回路（23）では、メモリ（２）の書き込みアド
レスおよび書き込み制御信号を作成する。このメモリ
（２）は数ライン分の容量をもち、ラインの先端が書き
込まれる位置は、等間隔にアドレスが決定されている。
上記のメモリ書込み制御回路（23）で発生するメモリ書
込みアドレスは、同期分離回路（６）から送られてくる
水平同期信号に同期して、上記ライン先頭アドレスに設
定される。 一方、メモリ読出し制御回路（24）においては一定の
周波数および位相を有するクロツクを用いてメモリ読み
出しアドレスおよびメモリ読み出し制御信号を作成し、
かつクロツクを分周し基準の水平同期信号周期ごとに、
メモリ読み出しアドレスを上記ライン先頭アドレスに設
定するので、メモリ書き込み制御を一定の位相のクロツ
クを用いていてもクロツク周期単位での時間軸補正は実
行される。また、クロツク周期以下の微小な時間軸補正
はA/D変換器（１）およびメモリ書込み制御回路（23）
に用いられるクロツクの位相を変化させることによつて
実行される。このクロツクの位相を第１図の破線で囲ま
れた部分のクロツク位相変調手段（26）において変化さ
せるのであるが、その動作原理を以下に説明する。 π/2位相の異なる同一周波数をもつ正弦波の振幅を制
御した後、加算することによつて任意の位相をもつクロ
ツクが得られる。 第３図はこの位相変調の原理を示すベクトル図で、直
交するベクトルをもつてπ/2位相の異なる正弦波を表わ
し、ベクトルの大きさを正弦波の振幅に対応させてい
る。また、Ｘ軸方向のベクトルを基準とし、この基準ベ
クトルに対応する正弦波に対し（φ）だけ位相がずれた
クロツクを得ようとする場合、Ｘ軸方向のベクトル対応
する正弦波の振幅を（Ax）とすれば、それに対しπ/2位
相のずれた次式を満たす振幅（Ay）の正弦波を上記正弦
波に加算すればよいことが第３図より明らかである。 第１図の破線で囲んだクロツク位相変調手段（26）は
上記原理に基づく位相変調を実現するもので、乗算器
（17），（18）を用いて、π/2の位相の異なる正弦波の
振幅を上記（Ax），（Ay）に対応した大きさに制御して
いる。なお、位相角（φ）をπ/2〜３π/2にする場合に
は、（Ax）を負、すなわち反転した正弦波に、また
（φ）をπ〜２πの間で変化させる場合には（Ay）を負
にしなければならないが、これは乗算器（17），（18）
で乗算される定数を負とすればよい。 つぎに、第１図の構成においては位相変調が実行され
る手順の一例を説明する。 まず、先行する１ライン分のデータがメモリ（２）に
書き込まれた後、サンプリングクロツクを基準となる位
相にもどす。例えば、この基準となる位相のクロツクと
して、乗算器（18）の出力が零となつたときに得られる
クロツクを用いる。すなわち、π/2位相器（19）でπ/2
で位相が遅れる場合、この基準となるクロツクは第３図
のＸ軸方向のベクトルで表わされる。これはD/A変換器
（16）の出力が零になるように演算回路（８）の出力を
設定することによつて実現できる。 ついで、この基準となるクロツクでバースト信号をサ
ンプリングする。バースト信号のサンプリングは同期分
離回路（６）の出力である水平同期信号から一定のタイ
ミングでA/D変換された入力映像信号データを抜きとる
ように構成されたバーストサンプル回路（７）でおこな
われる。バースト信号の周期がサンプリング周期の４倍
になつていれば、既述の方法で、バーストサンプリング
点からサンプリングクロツクの位相のずれを検出でき
る。演算回路（８）はバーストサンプリングデータから
サンプリング点の位相（θ）を求め、このサンプリング
点の位相（θ）が常に一定となるようにサンプリングク
ロツクの位相を制御すれば、クロツク周期以下の微小な
時間軸成分も補正されることになる。 いま、サンプリング点の位相（θ）を常に零とする場
合について考えれば、バースト信号サンプリング時のク
ロツクの位相が（Δθ）遅れているときには、サンプリ
ングクロツクの位相を（Δθ）だけ進まされことにな
る。すなわち、サンプリングクロツクの位相がπ/6遅れ
ていると算出された場合には、正弦波の振幅（Ax）の振
幅１に対してπ/2位相のずれた正弦波の振幅（Ay）の の比率に振幅を制御することになる。第１図の構成で
は、演算回路（８）で求めたサンプリングクロツクのず
れ量をROM（13）、ROM（14）に入力して、所望の位相変
調量をπ/2位相の異なる正弦波の振幅値に上述の関係に
したがつて変換する。ROM（13）、ROM（14）の出力であ
る振幅値データはD/A変換器（15），（16）でアナログ
値に変換され、乗算器（17），（18）の一方の入力端子
に加えられ、正弦波の振幅を制御する。このように乗算
器（17），（18）で振幅制御されたπ/2位相の異なる正
弦波は加算器（20）で加算され、位相変調された正弦波
となつた後、波形整形回路（21）で方形波クロツクに変
換される。この波形整形回路（21）は、増幅回路で大振
幅の正弦波とした後、リミツタ回路を通す構成や正弦波
のゼロクロス点を検出し、この点に同期してロジツクの
ハイレベルからローレベルあるいはローレベルからハイ
レベルに出力を変化させることによつて実現できる。波
形整形回路（21）の出力クロツクはA/D変換器（１）お
よびメモリ書込み制御回路（23）に送られ、入力映像信
号のA/D変換のクロツクおよびメモリ書き込み制御の基
準クロツクとして用いられる。一方、発振器（25）の出
力は波形整形回路（22）において方形波クロツクに変換
され、メモリ読出し制御回路（24）に加えられ、メモリ
読出し制御および映像信号を出力するD/A変換の基準と
して用いられる。 以上に述べたように、時間軸変動をもつ映像信号を時
間軸変動に同期してサンプリングクロツクでデイジタル
データに変換するとともに、デイジタルメモリに書き込
み、これを一定の位相をもつたクロツクで読み出すこと
によつて時間軸変動を除くことが可能となる。 第２図の上記のクロツク位相変調手段（25）の別の構
成例を含む時間軸補正装置のブロツク図であり、同図に
おいて、（29）は入力正弦波から互いにπ/2づつ位相の
異なる４相のクロツクを発生するための４組のクロツク
発生回路、（27），（28）は４相のクロツクを入力と
し、そのうち１つを選択して出力するセレクタ回路であ
る。 つぎに、第２図の構成の動作について説明する。 ４相クロツク発生回路（29）で発生した４相クロツク
をセレクタ回路（27），（28）で選択し、π/2単位での
位相変調は４相クロツクの選択によつて実現することが
可能である。したがつて、第３図に示す原理による位相
変調はπ/4すなわちπ/2の範囲でおこなえばよいことに
なる。第１図の場合と同様に、バーストサンプリング値
から位相誤差を演算回路（８）で算出し、ROM（13）で
振幅制御データに変換して、D/A変換器（15）でアナロ
グ振幅値として乗算器（17）に加える。 一方、演算回路（８）の出力はROM（14）で、セレク
タ回路（27），（28）に与える選択信号に変換される。
ここで、第３図から明らかなように、基準となるクロツ
クに対して、０〜π/4の範囲で位相を変化するにはその
基準クロツクに対してπ/2位相の進んだクロツクを振幅
制御して加えればよく、また−π/4〜０の範囲で位相を
変化するにはその基準クロツクに対してπ/2位相の遅れ
たクロツクを振幅制御して加えればよい。さらに、−π
/4〜π/4の範囲での位相変化を与えるには、基準クロツ
クに加えられるクロツクの振幅は基準クロツクの振幅以
下でよい。しがつて、セレクタ回路（27），（28）で、
それぞれ互いにπ/2位相の異なるクロツクを選択して、
一方の振幅のみを制御することによつて０〜２πの範囲
の位相変調をおこなうことができる。 一例として、セレクタ（28）であるクロツクを選択
し、乗算器（17）の出力を零とした状態でバーストをサ
ンプリングする開倍などが考えられる。このときバース
トサンプリング値からクロツクの位相をπ/3進め必要が
あると算出されたとすれば、セクタ（28）では、バース
トサンプリング時に選択していたクロツクに対し位相が
π/4進んだクロツクを選択し、かつ、セレクタ（27）に
おいて、セレクタ（28）で選択したクロツクよりπ/2位
相が進んだクロツクを選択し、乗算器（17）において振
幅をtan（π/12）倍に減衰して加算器（20）でセレクタ
（28）出力と加えることによつてサンプリングクロツク
の位相がπ/3進んで補正がおこなわれる。すなわち、セ
レクタ（28）でクロツクを切換えることによつてサンプ
リングクロツクの位相をπ/4進め、さらに、加算器（2
0）で乗算器（17）の出力を加えることによつて位相を
π/12進めている。 以上のように、第２図のクロツク位相変調手段は、第
１図のクロツク位相変調手段と同等の機能を有し、第２
図の構成によつても第１図と同様の時間軸補正をおこな
うことが可能である。 なお、第１図、第２図で示す各実施例において、同期
異分離回路（６）はアナログ信号を入力としているが、
A/D変換されたデータを入力とするデイジタル回路で構
成することも可能である。 また、メモリへの書き込みと読み出しは、異なつた周
波数のクロツクでおこなうことも可能で、入力信号が時
間軸圧伸されている場合には、メモリへの書き込みと読
み出しのクロツクを適切な比率に設定することによつて
出力信号をもとの時間軸に交換されたものとすることが
できる。 ［発明の効果］ 以上のように、この発明によれば、バースト信号をサ
ンプリングしてサンプリングクロツクの位相を算出し、
算出したクロツクの位相に応じた位相変調をサンプリン
グクロツクに施す形式の時間軸補正装置において、位相
がπ/2異なるクロツクに適切な軸を掛け、両クロツクを
加算することによつて位相変調を実行するよう構成した
ので、乗算手段への係数変更といつた簡単な調整で精度
の高い位相変調が可能となり、正確な時間軸補正をおこ
なうことができる。
像信号から時間軸変動を除くための時間軸補正装置に関
するものである。 ［従来の技術］ 第４図は日本放送出版協会編「VTR技術」P.118に時間
軸補正装置の構成例として示されたブロツク図で、同図
において、（１）はA/D変換器、（２）はメモリ、
（３）はD/A変換器、（４）は書き込みクロツク発生回
路、（５）は読出しクロツク発生回路である。 つぎに、上記構成の動作について説明する。 書き込みクロツク発生回路（４）に時間軸変動をもつ
た映像信号を入力すると、その時間軸変動に一致した書
き込みクロツクを出力する。この書き込みのクロツクに
よりA/D変換器（１）でサンプリングし、PCM化するとと
もに、そのサンプリング値をメモリ（２）に書き込む。
一方、読み出しクロツク発生回路（５）においては、外
部基準同期信号を基準にしてメモリ（２）からデータを
読み出すためのクロツクを作成し、この読み出しクロツ
クに同期してメモリ（２）からデータを読み出すととも
にD/A変換器（３）でアナログ信号にもどす。以上の過
程によつて入力映像信号から時間軸変動が除かれ、外部
基準信号に同期して時間軸の安定化した出力映像信号が
得られる。 上記の書き込みクロツク発生手段には、種々の手段が
あり、その一例である特開昭58−124385号公報には入力
映像信号に含まれるバースト信号を基準に時間軸変動を
検出し、その時間軸変動に対して高速に応答する手段が
開示されている。 第５図は時間軸変動によるサンプリング点のずれを検
出する原理異を説明するための開系図であり、バースト
信号をなす正弦波の周期をサンプリグ周期の４倍とすれ
ば、バースト信号をサンプリングして、同図に示すよう
に、１周期あたり４点のサンプル点が得られる。各サン
プル点のレベルを（X1），（X2），（X3），（X4）とす
れば、 X1 ＝Ｂ＋Asinθ X2＝Ｂ＋Asin（θ＋ 90゜）＝Ｂ＋Acosθ X3＝Ｂ＋Asin（θ＋180゜）＝Ｂ−Asinθ X4＝Ｂ＋Asin（θ＋270゜）＝Ｂ−Acosθ となる。ここで、バースト信号の振幅を（Ａ）、直流レ
ベルを（Ｂ）、サンプル点レベル（X1）に対応するサン
プリング点の位相を（θ）とした。 したがつて、 X1−X3＝2Asinθ X2−X4＝2Acosθ となり、上記４点のサンプリング点のレベルから、サン
プリング点の位相（θ）は次式によつて算出できる。 θ＝０をサンプリング点の基準とすれば、サンプリン
グ点の位相（θ）を算出することによつてサンプリング
点の基準位置からのずれがわかる。そこで、サンプリン
グ点の位相（θ）に応じてサンプリングクロツクの位相
を変えることにより、時間軸変動に対応した書き込みク
ロツクが得られる。 第６図は、特開昭58−124385号公報においてサンプリ
ングクロツクの位相を変える方法の一例として示されて
いる位相変調手段のブロツク図であり、同図において、
（34）〜（36）、（37）〜（39）は遅延素子で、遅延素
子（34）〜（36）はサンプリングクロツクの周期の1/4
の遅延量を与え、遅延素子（37）〜（39）はサンプリン
グクロックの周期の1/16の遅延量を与える。また、（3
1），（32）はデータセレクタ、（33）はバツフア増幅
器である。 上記構成の位相変調手段は、サンプリングクロツクの
周期の1/4の遅延量にそれぞれ重み付けした３個の遅延
素子（34）〜（35）を直列に接続した各入出力端子がデ
ータセレクタ（31）の入力端子に接続されたものと、サ
ンプリングクロツク周期の1/16の遅延量にそれぞれ重み
付けした３個の遅延素子（37）〜（39）とデータセレク
タ（32）を上記と同様に接続されたものとを縦接続し、
基準クロツクをバツフア増幅器（33）を介して入力とし
て与える。そして、上述の方法で求めたサンプリング点
の位相（θ）から決定されるクロツク遅延量に対応した
データを微小時間軸誤差信号としてデータセレクタ（3
1），（32）に与えることによつてサンプリングクロツ
クの位相が変調される。 ［発明が解決しようとする問題点］ 以上のように構成された従来の時間軸補正装置におい
ては、入力映像信号の時間軸変動に応じて高速に応答す
るサンプリングクロツク変調手段として、第６図に示す
構成のものが使用されていたが、このような従来のサン
プリングクロツク変調手段を用いる場合は、データセレ
クタ（31），（32）と遅延素子（34）〜（39）による遅
延時間を正確に一致させなからばならず、調整が困難で
実用的でないという問題点があつた。 この発明は上記のような問題点を解消するためになさ
れたもので、サンプリングクロツクの位相を変えるため
のクロツク位相変調手段の調整を簡単、かつ高精度にお
こなえて正確な時間軸補正をおこない得る時間軸補正装
置を提供することを目的とする。 ［問題点を解決するための手段］ この発明にかかる時間軸補正装置は、サンプリングク
ロツクの位相を変えるクロツク位相変調手段を、位相が
たがいに90゜異なる２つのクロツクにそれぞれ適切な計
数を掛ける乗算手段と、上記乗算手段の出力を加算する
加算手段とから構成したことを特徴とする。 ［作用］ この発明によれば、サンプリングクロツクの位相を、
クロツク位相変調手段における乗算手段に与える計数を
変えることによつて任意に変えることができるから、計
数の変更といつた簡単な調整で精度の高い時間軸補正が
可能となる。 ［発明の実施例］ 以下、この発明の一実施例を図面にもとづいて説明す
る。 第１図はこの発明の一実施例による時間軸補正装置の
ブロツク図であり、同図において、（１）はA/D変換器
で、入力端子（10）から入力された時間軸変動をもつ映
像信号をデイジタルデータに変換する。（２）はデイジ
タルメモリで、上記A/D変換器（１）によつて発生した
デイジタルデータを記憶する。（３）はD/A変換器で、
時間軸変動が除かれた映像信号を端子（11）から出力す
る。（６）は同期分離回路で、入力映像信号に含まれる
同期信号を分離する。 （７）はバーストサンプル回路で、上記A/D変換器
（１）によつて得た映像信号のデイジタルデータから参
照信号、すなわちバースト信号部分のデータを抜き出
し、後続の演算回路に与える。（８）は位相変調量を算
出する演算回路、（13），（14）は読み出し専用メモリ
（以下、ROMと称す）で、上記演算回路（８）で算出し
た位相情報をクロツク位相制御のための信号に変換す
る。（15），（16）はD/A変換器で、上記ROM（13），
（14）の出力データをそれぞれアナログの制御信号に変
換する。（17），（18）は乗算器で、上記D/A変換器（1
5），（16）の出力と正弦波クロツクとを乗算して正弦
波の振幅を制御する。（19）はπ/2位相器で、正弦波ク
ロツクの位相をπ/2推移する。（20）は上記乗算器（1
7），（18）の出力を加算する加算器である。 （21），（22）は正弦波をデイジタル回路系のクロツ
クとするための波形整形回路、（23）は上記メモリ
（２）への書き込みを制御するメモリ書込み制御回路、
（24）は上記メモリ（２）からデータの読み出した制御
するメモリ読出し制御回路、（25）は正弦波を発振する
発振器である。第１図において破線で囲まれた部分（2
6）がクロツク位相変調手段となる。 つぎに、上記構成の動作について説明する。 時間軸変動を含む映像信号は、端子（10）を通じてA/
D変換器（１）と同期分離回路（６）に入力される。同
期分離回路（６）において、入力映像信号から同期信号
だけを抜きとり、メモリ書込み制御回路（23）とバース
トサンプル回路（７）に同期信号を出力する。メモリ書
込み制御回路（23）では、メモリ（２）の書き込みアド
レスおよび書き込み制御信号を作成する。このメモリ
（２）は数ライン分の容量をもち、ラインの先端が書き
込まれる位置は、等間隔にアドレスが決定されている。
上記のメモリ書込み制御回路（23）で発生するメモリ書
込みアドレスは、同期分離回路（６）から送られてくる
水平同期信号に同期して、上記ライン先頭アドレスに設
定される。 一方、メモリ読出し制御回路（24）においては一定の
周波数および位相を有するクロツクを用いてメモリ読み
出しアドレスおよびメモリ読み出し制御信号を作成し、
かつクロツクを分周し基準の水平同期信号周期ごとに、
メモリ読み出しアドレスを上記ライン先頭アドレスに設
定するので、メモリ書き込み制御を一定の位相のクロツ
クを用いていてもクロツク周期単位での時間軸補正は実
行される。また、クロツク周期以下の微小な時間軸補正
はA/D変換器（１）およびメモリ書込み制御回路（23）
に用いられるクロツクの位相を変化させることによつて
実行される。このクロツクの位相を第１図の破線で囲ま
れた部分のクロツク位相変調手段（26）において変化さ
せるのであるが、その動作原理を以下に説明する。 π/2位相の異なる同一周波数をもつ正弦波の振幅を制
御した後、加算することによつて任意の位相をもつクロ
ツクが得られる。 第３図はこの位相変調の原理を示すベクトル図で、直
交するベクトルをもつてπ/2位相の異なる正弦波を表わ
し、ベクトルの大きさを正弦波の振幅に対応させてい
る。また、Ｘ軸方向のベクトルを基準とし、この基準ベ
クトルに対応する正弦波に対し（φ）だけ位相がずれた
クロツクを得ようとする場合、Ｘ軸方向のベクトル対応
する正弦波の振幅を（Ax）とすれば、それに対しπ/2位
相のずれた次式を満たす振幅（Ay）の正弦波を上記正弦
波に加算すればよいことが第３図より明らかである。 第１図の破線で囲んだクロツク位相変調手段（26）は
上記原理に基づく位相変調を実現するもので、乗算器
（17），（18）を用いて、π/2の位相の異なる正弦波の
振幅を上記（Ax），（Ay）に対応した大きさに制御して
いる。なお、位相角（φ）をπ/2〜３π/2にする場合に
は、（Ax）を負、すなわち反転した正弦波に、また
（φ）をπ〜２πの間で変化させる場合には（Ay）を負
にしなければならないが、これは乗算器（17），（18）
で乗算される定数を負とすればよい。 つぎに、第１図の構成においては位相変調が実行され
る手順の一例を説明する。 まず、先行する１ライン分のデータがメモリ（２）に
書き込まれた後、サンプリングクロツクを基準となる位
相にもどす。例えば、この基準となる位相のクロツクと
して、乗算器（18）の出力が零となつたときに得られる
クロツクを用いる。すなわち、π/2位相器（19）でπ/2
で位相が遅れる場合、この基準となるクロツクは第３図
のＸ軸方向のベクトルで表わされる。これはD/A変換器
（16）の出力が零になるように演算回路（８）の出力を
設定することによつて実現できる。 ついで、この基準となるクロツクでバースト信号をサ
ンプリングする。バースト信号のサンプリングは同期分
離回路（６）の出力である水平同期信号から一定のタイ
ミングでA/D変換された入力映像信号データを抜きとる
ように構成されたバーストサンプル回路（７）でおこな
われる。バースト信号の周期がサンプリング周期の４倍
になつていれば、既述の方法で、バーストサンプリング
点からサンプリングクロツクの位相のずれを検出でき
る。演算回路（８）はバーストサンプリングデータから
サンプリング点の位相（θ）を求め、このサンプリング
点の位相（θ）が常に一定となるようにサンプリングク
ロツクの位相を制御すれば、クロツク周期以下の微小な
時間軸成分も補正されることになる。 いま、サンプリング点の位相（θ）を常に零とする場
合について考えれば、バースト信号サンプリング時のク
ロツクの位相が（Δθ）遅れているときには、サンプリ
ングクロツクの位相を（Δθ）だけ進まされことにな
る。すなわち、サンプリングクロツクの位相がπ/6遅れ
ていると算出された場合には、正弦波の振幅（Ax）の振
幅１に対してπ/2位相のずれた正弦波の振幅（Ay）の の比率に振幅を制御することになる。第１図の構成で
は、演算回路（８）で求めたサンプリングクロツクのず
れ量をROM（13）、ROM（14）に入力して、所望の位相変
調量をπ/2位相の異なる正弦波の振幅値に上述の関係に
したがつて変換する。ROM（13）、ROM（14）の出力であ
る振幅値データはD/A変換器（15），（16）でアナログ
値に変換され、乗算器（17），（18）の一方の入力端子
に加えられ、正弦波の振幅を制御する。このように乗算
器（17），（18）で振幅制御されたπ/2位相の異なる正
弦波は加算器（20）で加算され、位相変調された正弦波
となつた後、波形整形回路（21）で方形波クロツクに変
換される。この波形整形回路（21）は、増幅回路で大振
幅の正弦波とした後、リミツタ回路を通す構成や正弦波
のゼロクロス点を検出し、この点に同期してロジツクの
ハイレベルからローレベルあるいはローレベルからハイ
レベルに出力を変化させることによつて実現できる。波
形整形回路（21）の出力クロツクはA/D変換器（１）お
よびメモリ書込み制御回路（23）に送られ、入力映像信
号のA/D変換のクロツクおよびメモリ書き込み制御の基
準クロツクとして用いられる。一方、発振器（25）の出
力は波形整形回路（22）において方形波クロツクに変換
され、メモリ読出し制御回路（24）に加えられ、メモリ
読出し制御および映像信号を出力するD/A変換の基準と
して用いられる。 以上に述べたように、時間軸変動をもつ映像信号を時
間軸変動に同期してサンプリングクロツクでデイジタル
データに変換するとともに、デイジタルメモリに書き込
み、これを一定の位相をもつたクロツクで読み出すこと
によつて時間軸変動を除くことが可能となる。 第２図の上記のクロツク位相変調手段（25）の別の構
成例を含む時間軸補正装置のブロツク図であり、同図に
おいて、（29）は入力正弦波から互いにπ/2づつ位相の
異なる４相のクロツクを発生するための４組のクロツク
発生回路、（27），（28）は４相のクロツクを入力と
し、そのうち１つを選択して出力するセレクタ回路であ
る。 つぎに、第２図の構成の動作について説明する。 ４相クロツク発生回路（29）で発生した４相クロツク
をセレクタ回路（27），（28）で選択し、π/2単位での
位相変調は４相クロツクの選択によつて実現することが
可能である。したがつて、第３図に示す原理による位相
変調はπ/4すなわちπ/2の範囲でおこなえばよいことに
なる。第１図の場合と同様に、バーストサンプリング値
から位相誤差を演算回路（８）で算出し、ROM（13）で
振幅制御データに変換して、D/A変換器（15）でアナロ
グ振幅値として乗算器（17）に加える。 一方、演算回路（８）の出力はROM（14）で、セレク
タ回路（27），（28）に与える選択信号に変換される。
ここで、第３図から明らかなように、基準となるクロツ
クに対して、０〜π/4の範囲で位相を変化するにはその
基準クロツクに対してπ/2位相の進んだクロツクを振幅
制御して加えればよく、また−π/4〜０の範囲で位相を
変化するにはその基準クロツクに対してπ/2位相の遅れ
たクロツクを振幅制御して加えればよい。さらに、−π
/4〜π/4の範囲での位相変化を与えるには、基準クロツ
クに加えられるクロツクの振幅は基準クロツクの振幅以
下でよい。しがつて、セレクタ回路（27），（28）で、
それぞれ互いにπ/2位相の異なるクロツクを選択して、
一方の振幅のみを制御することによつて０〜２πの範囲
の位相変調をおこなうことができる。 一例として、セレクタ（28）であるクロツクを選択
し、乗算器（17）の出力を零とした状態でバーストをサ
ンプリングする開倍などが考えられる。このときバース
トサンプリング値からクロツクの位相をπ/3進め必要が
あると算出されたとすれば、セクタ（28）では、バース
トサンプリング時に選択していたクロツクに対し位相が
π/4進んだクロツクを選択し、かつ、セレクタ（27）に
おいて、セレクタ（28）で選択したクロツクよりπ/2位
相が進んだクロツクを選択し、乗算器（17）において振
幅をtan（π/12）倍に減衰して加算器（20）でセレクタ
（28）出力と加えることによつてサンプリングクロツク
の位相がπ/3進んで補正がおこなわれる。すなわち、セ
レクタ（28）でクロツクを切換えることによつてサンプ
リングクロツクの位相をπ/4進め、さらに、加算器（2
0）で乗算器（17）の出力を加えることによつて位相を
π/12進めている。 以上のように、第２図のクロツク位相変調手段は、第
１図のクロツク位相変調手段と同等の機能を有し、第２
図の構成によつても第１図と同様の時間軸補正をおこな
うことが可能である。 なお、第１図、第２図で示す各実施例において、同期
異分離回路（６）はアナログ信号を入力としているが、
A/D変換されたデータを入力とするデイジタル回路で構
成することも可能である。 また、メモリへの書き込みと読み出しは、異なつた周
波数のクロツクでおこなうことも可能で、入力信号が時
間軸圧伸されている場合には、メモリへの書き込みと読
み出しのクロツクを適切な比率に設定することによつて
出力信号をもとの時間軸に交換されたものとすることが
できる。 ［発明の効果］ 以上のように、この発明によれば、バースト信号をサ
ンプリングしてサンプリングクロツクの位相を算出し、
算出したクロツクの位相に応じた位相変調をサンプリン
グクロツクに施す形式の時間軸補正装置において、位相
がπ/2異なるクロツクに適切な軸を掛け、両クロツクを
加算することによつて位相変調を実行するよう構成した
ので、乗算手段への係数変更といつた簡単な調整で精度
の高い位相変調が可能となり、正確な時間軸補正をおこ
なうことができる。
【図面の簡単な説明】
第１図はこの発明の一実施例による時間軸補正装置のブ
ロツク図、第２図はこの発明の他の実施例による時間軸
補正装置のブロツク図、第３図は位相変調の原理を示す
ベクトル図、第４図は時間軸補正装置の一般的な構成を
示すブロツク図、第５図はサンリングクロツクの位相の
算出方法を示すための信号波形図、第６図は従来のクロ
ツク位相変調手段の構成を示すブロツク図である。 （７）……バーストサンプル回路、（８）……演算回
路、（13），（14）……ROM、（15），（16）……D/A変
換器、（17），（18）……乗算器、（19）……π/2移相
器、（20）……加算器、（27），（28）……セレクタ回
路、（29）……４相クロツク発生回路。 なお、図中の同一符号は同一または相当部分を示す。
ロツク図、第２図はこの発明の他の実施例による時間軸
補正装置のブロツク図、第３図は位相変調の原理を示す
ベクトル図、第４図は時間軸補正装置の一般的な構成を
示すブロツク図、第５図はサンリングクロツクの位相の
算出方法を示すための信号波形図、第６図は従来のクロ
ツク位相変調手段の構成を示すブロツク図である。 （７）……バーストサンプル回路、（８）……演算回
路、（13），（14）……ROM、（15），（16）……D/A変
換器、（17），（18）……乗算器、（19）……π/2移相
器、（20）……加算器、（27），（28）……セレクタ回
路、（29）……４相クロツク発生回路。 なお、図中の同一符号は同一または相当部分を示す。
Claims (1)
- (57)【特許請求の範囲】 １．入力映像信号に含まれる時間軸変動に応じて高速に
応答するサンプリングクロック位相変調手段を備えた時
間軸補正装置において、 参照信号を基準となるサンプリングクロックでサンプリ
ングする参照信号サンプリング手段と、 上記参照信号サンプリング手段で得られた連続する参照
信号サンプリング値から、基準となるサンリングクロッ
クでサンプリングしたサンプリング点と、予め定めた基
準サンプリング点との位相差を算出する演算手段と、 位相が互いに異なる複数の正弦波クロックを発生するク
ロック発生手段と、 上記演算手段の出力信号に基づき、上記クロック発生手
段から発生する複数の正弦波クロックの振幅を、各正弦
波クロックに対して独立に制御す複数の振幅制御手段
と、 上記複数の振幅制御手段の出力をそれぞれ加算する加算
手段と、 サンプリングした入力映像信号を記憶する記憶手段と、 上記加算手段で加算された信号から、入力映像信号のサ
ンプリングと、上記記憶手段への書込みを行うためのク
ロックを生成する波形整形手段と、 上記映像信号に含まれる同期信号を分離する同期信号分
離手段と、 上記同期信号分離手段の出力に基づき、上記記憶手段へ
の書込みを制御するメモリ書込制御手段とを備え、 上記同期信号分離手段の出力に基づく上記記憶手段への
書込制御によってクロック単位での時間軸補正を行い、
また、上記参照信号サンプリング手段、演算手段、クロ
ック発生手段、振幅制御手段、加算手段、及び波形整形
手段によって参照信号サンプリング値に基づき、上記生
成されたクロックの位相を制御することによりサンプリ
ングクロック周期以下の時間軸補正を行うことを特徴と
する時間軸補正装置。 ２．入力映像信号に含まれる時間軸変動に応じて高速に
応答するサンプリングクロック位相変調手段を備えた時
間軸補正装置において、 参照信号を基準となるサンプリングクロックでサンプリ
ングする参照信号サンプリング手段と、 上記参照信号サンプリング手段で得られた連続する参照
信号サンプリング値から、基準となるサンプリングクロ
ックでサンプリングしたサンプリング点と、予め定めた
基準サンプリング点との位相差を算出する演算手段と、 位相が互いに異なる複数の正弦波クロックを発生するク
ロック発生手段と、 上記演算手段の出力信号に基づき、複数の位相の正弦波
クロックのうちの１つを選択する複数のクロック選択手
段と、 上記演算回路の出力信号に基づき、上記クロック選択手
段で選択された正弦波クロックの振幅を制御する振幅制
御手段と、 上記振幅制御手段の出力と上記クロック選択手段で選択
された１つの正弦波クロックとを加算する加算手段と、 サンプリングした入力映像信号を記憶する記憶手段と、 上記加算手段で加算された信号から、入力映像信号のサ
ンプリングと、上記記憶手段への書込みを行うためのク
ロックを生成する波形整形手段と、 上記映像信号に含まれる同期信号を分離する同期信号分
離手段と、 上記同期信号分離手段の出力に基づき、上記記憶手段へ
の書込みを制御するメモリ書込制御手段とを備え、 上記同期信号分離手段の出力に基づく上記記憶手段への
書込制御によってクロック単位での時間軸補正を行い、
また、上記参照信号サンプリング手段、演算手段、クロ
ック発生手段、クロック選択手段、振幅制御手段、加算
手段、及び波形整形手段によって参照信号サンプリング
値に基づき、上記生成されたクロックの位相を制御する
ことによりサンプルクロック周期以下の時間軸補正を行
うことを特徴とする時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196828A JP2809628B2 (ja) | 1987-08-05 | 1987-08-05 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62196828A JP2809628B2 (ja) | 1987-08-05 | 1987-08-05 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439888A JPS6439888A (en) | 1989-02-10 |
| JP2809628B2 true JP2809628B2 (ja) | 1998-10-15 |
Family
ID=16364339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62196828A Expired - Lifetime JP2809628B2 (ja) | 1987-08-05 | 1987-08-05 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809628B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930011837B1 (ko) * | 1989-03-29 | 1993-12-21 | 샤프 가부시끼가이샤 | 클럭발생장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137627A (en) * | 1977-05-03 | 1978-12-01 | Rca Corp | Signal processor system |
-
1987
- 1987-08-05 JP JP62196828A patent/JP2809628B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137627A (en) * | 1977-05-03 | 1978-12-01 | Rca Corp | Signal processor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439888A (en) | 1989-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0114123B1 (en) | Wave generating apparatus | |
| JPH0125276B2 (ja) | ||
| JPH0631990B2 (ja) | 波形の補間装置 | |
| JP2655650B2 (ja) | 時間軸補正装置 | |
| US4992792A (en) | Digital-analog converter for converting digital audio signals | |
| JP2809628B2 (ja) | 時間軸補正装置 | |
| JPH0789669B2 (ja) | サンプリング信号位相補正装置 | |
| JPS5883894A (ja) | デイジタル楽音変調装置 | |
| US11689191B2 (en) | High frequency resolution digital sinusoid generator | |
| EP0675481A1 (en) | Tone signal generator having a sound effect function | |
| JPH11234047A (ja) | 周波数変換方法とその装置 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| JP2000196690A (ja) | 変調装置及び変調方法 | |
| US5161032A (en) | Velocity error generator with first-order interpolation | |
| JP3412552B2 (ja) | 波形記憶装置 | |
| JPH01147990A (ja) | 時間軸補正装置 | |
| JP3220877B2 (ja) | π／４シフトＱＰＳＫ変調器 | |
| JPH01261089A (ja) | 時間軸補正装置 | |
| JP2650618B2 (ja) | 変調信号発生装置 | |
| JP2710876B2 (ja) | Ｍｓｋ変調器 | |
| JPH02162983A (ja) | 時間軸補正装置 | |
| JPS583238B2 (ja) | 電子楽器 | |
| JP2020161986A (ja) | 伝送装置、伝送装置の制御方法、クロック生成装置、および、データ補間装置 | |
| JPH01286503A (ja) | 正弦波発生装置 | |
| JP2949764B2 (ja) | 信号発生回路 |