JPH077245B2

JPH077245B2 - ２値表示パネル画像表示装置

Info

Publication number: JPH077245B2
Application number: JP62321388A
Authority: JP
Inventors: 正容江渡; 久仁夫安藤; 文夫井上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-21
Filing date: 1987-12-21
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: JPH01163795A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、発光を維持するに足る維持パルスを印加され
たときは発光し、印加されないときは非発光状態とな
り、発光と非発光の何れかの状態を選択的にとるプラズ
マデイスプレイの如き２値表示素子を画素としてマトリ
クス状に配列することにより構成した２値表示パネルを
画面とする２値表示パネル画像表示装置に関するもので
あり、更に詳しくは、画像を画面において或る所定階調
数で濃淡表示することを可能にしておき、その所定階調
数を損なうことなしに、画面における画像全体の濃度
（輝度）を調整可能とする手段を備えたかかる２値表示
パネル画像表示装置に関するものである。

〔従来の技術〕

プラズマデイスプレイとは、ネオンサインのように気体
放電による発光現象をデイスプレイに用いたものであ
る。即ち、細長いガラス管の両端に平板電極を封じ込
み、Neなどの不活性ガスを封入し電圧を印加して発光さ
せるもので、印加電圧が放電開始電圧を超すと放電が起
こり、最小放電維持電圧以下に印加電圧を下げると放電
は停止する。

かかるプラズマデイスプレイは２値表示素子の一例であ
るが、２値表示素子の集合により２値表示パネルを構成
する。つまり、２値表示パネルとは、特定の幅，高さ，
周期の維持パルスの入力に対し、白黒あるいは明暗の２
値しか表示しないパネルをいう。例えば、「表示素子・
装置新技術′85年版」（同編集委員会編総合技術出
版）161頁から165頁に記載されているAC型PDP（プラズ
マディスプレイパネル）は２値表示パネルの代表的なも
のであり、他に大部分のDC型PDP,あるいは強誘電性液晶
ディスプレイパネルなども２値表示パネルに属する。

これらの表示パネルには表示画素がマトリクス配置され
ており、各表示画素の行、列をアドレスしながら書込ん
で表示パネルに画像を再生する。これらの表示パネル
は、２値表示パネルであっても、各表示画素の明（暗）
表示期間の長さを画像信号の振幅に応じて制御すれば、
多階調表示（濃淡表示）が可能である。

例えば、特開昭57−97584号公報には、画像信号の振幅
に応じて表示画素に印加するパルス数を制御することに
より多階調表示を行う方法が記載されている。また、
「表示素子・装置技術′85」（同編集委員会編総合技
術出版）193頁から194頁には、映像信号の振幅に応じて
書込みパルス・消去パルスを適宜組合せ、フィールド時
分割走査を行なって各表示画素の発光回数を制御するこ
とにより多階調表示を行う方法が記載されている。

このように、一般にパルス数変調もしくはパルス幅，パ
ルス高変調で２値表示パネルを駆動することによって、
テレビ画像等の多階調画像を２値表示パネル上に表示す
ることができる。

〔発明が解決しようとする問題点〕

上記従来技術では、２値表示パネル上に多階調画像を表
示することができるが、次に述べるような意味でテレビ
受像機の画面としての機能を十分もたせることについて
は、配慮していなかった。

例えば、テレビ画面を見る場合、その周囲条件を考え
て、画面の最小輝度（黒レベル）とか、最大輝度と最小
輝度との比（コントラスト比）を調整する機能をテレビ
受像機は設けている。

具体的には現行のテレヒ受像機では、前者の黒レベル調
整は、表示すべき映像信号の直流レベルを変えることに
より行ない、後者のコントラスト調は映像信号の振幅を
変えることにより行っている。

このように従来、黒レベル調整（輝度調整或いはブライ
ト調整とも云う）、コントラスト調整は映像信号の直流
レベル調整、振幅調整で行なうのが普通であった。

しかし、２値表示パネルを多階調表示で駆動する場合、
映像信号の直流レベル調整，振幅調整を行なうと、ブラ
イト調整，コントラスト調整によって有効な階調数が損
なわれてしまうという問題を生じる。

例えば、パルス数変調により多階調表示を行う場合を例
にとる。このパルス数変調を行なう為、通常は映像信号
をA/D変換器（Analog−Digital変換器）でPCM（Pulse−
Code Modulation）信号に変換して用いる。このA/Dコ
ンバータの入力映像信号の直流レベル，振幅を調整する
と次の様なことになる。

一般にテレビ画面に表示する再生画像の階調数を256階
調とすれば画質的に充分であると考えられるので、用い
るA/Dコンバータは８ビットの出力として説明する。こ
のA/Dコンバータの入力ダイナミックレンジを最小レベ
ルから最大レベルまで最大限利用した時に、８ビットの
LSB（Least−Significant−Bit最下位ビット）からMSB
（Most−Significant−Bit最上位ビット）まで有効なPC
M信号を得ることができ、256階調表示が可能となる。

もし、このような最適状態、すなわちA/Dコンバータの
入力ダイナミックレンジ一杯に映像信号の振幅範囲を設
定した状態から映像信号の直流レベルを変えるとすれ
ば、映像信号は入力ダイナミックレンジを外れてしま
い、正常な画面を再生できなくなるという問題を生じ
る。また、映像信号の振幅を大きくしても映像信号は入
力ダイナミックレンジを外れるし、逆に振幅を絞れば、
入力ダイナミックレンジに比べて映像信号の振幅範囲が
小さくなった分だけ、表示する画像の階調数が減ること
になる。

もし、画像が２階調表示であるようなディスプレイにお
いて従来技術で輝度調整を行なうと、場合によっては画
像が全て暗，もしくは明となり、画像を再生できないこ
ともあり得る。

上記の問題の解決策として従来技術では、映像信号の直
流レベル調整範囲，振幅調整範囲に見合う余裕をA/Dコ
ンバータの入力ダイナミックレンジにもたせ、10ビッ
ト,12ビット等の高ビット数A/Dコンバータを使用してい
た。しかし、A/Dコンバータのビット数を増加させるこ
とは、A/D返還器が高価になるばかりでなく、ビット数
増加に伴なって信号処理回路が複雑になりまた消費電力
が増えるなどの別の問題を生じる。

本発明の目的は、A/Dコンバータのビット数，もしくはP
CM信号のビット数で決まる画像の階調数（例えば256階
調）を正常な調整範囲内において損なうことなく、A/D
コンバータの入力ダイナミックレンジで制限される調整
範囲を越えて広範囲に再生画面の輝度調整を行なうこと
のできる２値表示パネル画像表示装置を提供することに
ある。

輝度調整としては広義には、上述の通りブライト調整，
コントラスト調整があるが、本発明での対象は特にブラ
イト調整にある。

〔問題点を解決するための手段〕

パルス数変調では映像信号の振幅に応じて維持パルス
（２値表示の点灯を維持するパルス）の数を制御し、パ
ルス幅変調では映像信号の振幅に応じて維持パルスのパ
ルス幅を制御する。このようなパルス数変調，パルス幅
変調を含めて、一般に２値表示パネルを駆動するには、
映像信号をPCM信号で代表されるディジタル信号に変換
し、このディジタル信号（以下PCM信号）で維持パルス
の個数あるいは幅，高さを変調する方法が用いられてい
る。

具体的には、PCM信号の各ビットごとに維持パルスの個
数あるいは幅，高さの重みづけをし、A/Dコンバータ出
力の映像信号データ（例えば、８ビットで構成される0,
1の組）に応じて、１となる各ビットごとに対応するパ
ルス数あるいは幅，高さの総和をとり、この総和に等価
な数あるいは幅，高さの維持パルスを表示画素に印加し
ている。

上記、ブライト調整を有効に行なうという目的は、この
A/Dコンバータの出力データとは無関係に、表示画素に
印加する維持パルスの個数すべての画素について等しく
調整する回路を設けることにより達成される。

さらに加えて、上記の新たな維持パルスを表示画素に印
加する回路で調整できるブライト調整範囲を越えて黒を
沈める必要があるならば、A/Dコンバータに入力する映
像信号の直流レベルを可変する回路もしくは直流レベル
を可変するのと等価な演算処理をA/Dコンバータの出力
データに施すディジタル回路を設ける。

〔作用〕

例えば、８ビットA/Dコンバータ出力のPCM信号でパルス
数変調を行なう場合、A/Dコンバータ出力のLSB（最下位
ビット、これをb₀とする）に対して例えば2⁰a₀個（a₀≧
1,整数）の維持パルスを割当て、次の上位ビット（b₁）
には2¹a₀個の維持パルスを割り当て、これを繰返して、
MBS（最上位ビット、これをb₇とする）には2⁷a₀個の維
持パルスを割当てる。そして、上記A/Dコンバータ出力
データb₀〜b₇の各ビットの0,1の状態に応じて、各ビッ
ト毎に割当てた維持パルスの個数の総和をとり、この総
和に等しい個数の維持パルスを所定の表示画素に印加す
る。

本発明では、各画素に印加する維持パルスの個数をブラ
イト調整のため等しく変える１例として、上記A/コンバ
ータの出力データとは関係なく、常にａ個（ａ≧０整
数）の維持パルスを各表示画素に別に印加する回路、お
よびこの個数ａを調整する回路を設ける。このとき、各
表示画素に印加する維持パルスの総個数Ｎはとなる。

維持パルス１個の印加に対する表示画素の輝度がｋとす
れば、上記（１）式の維持パルスを印加したときの表示
画素の輝度ｌはとなる。上記条件では、表示画素の最小強度lmin＝kaで
あり、最大輝度lmax＝（2⁸−１）ka₀＋ka となる。上記（２）式においてａを変えると、各画素の
輝度ｌが同時に等しく変化し、各画素間の輝度差を等し
く保ちながら画面輝度の平均値が変化する。すなわちａ
を調整することはブライト調整を行なうことに等しい。

このとき、A/Dコンバータ出力の８ビットは変わらず、
したがって表示画素の輝度ｌは最小輝度lminから最大輝
度lmaxまで256階調で制御でき、再生画像の濃淡表示の
階調数は上記ブライト調整とは無関係に保つことができ
る。

上記（２）式はａ≧０であり、ａ＝０のとき表示画素の
最小輝度lmin＝０となる。これは黒を表示する部分（最
小輝度の部分）で表示画素が発光しないことを意味す
る。原理的にはこの状態が黒レベルの最適調整状態と考
えられ、ブライト調整でこの状態に合わせる必要があ
る。さらに、通常周囲が明るい状況でテレビを見る機会
が多く、このような状況下ではブライト調整によって黒
を少し浮かした画像を再生するのが好ましい。黒を浮か
すことは上記（２）式においてａ＞０でブライト調整を
行なうことに等しい。したがって通常の使用状態で考え
るならば、ａ≧０の条件で上記（２）式に従ったブライ
ト調整を行なえば原理的には充分である。

しかし、実際には再生画像にメリハリを付けるため、多
少黒を沈めた状態で画像を再生する場合が多い。通常の
テレビにおいても、このように黒を沈めた画像を再生す
るようにブライト調整範囲をもたせている。但し、黒を
沈めることは、画像の低輝度部分がカットオフ以下とな
り、黒がつぶれた状態になることを意味する。このよう
な状態は、低輝度での映像信号を有効に使用していない
という点からみて正常な調整ではないが、画面の好まし
さという点から一般に行なわれている。

黒を沈めてブライト調整を行なうことは、上記（２）式
でａを調整する範囲外である。このように個数ａで調整
しうる範囲外に調整が及ぶ場合には、A/Dコンバータの
入力映像信号の直流レベルを可変する回路もしくはA/D
コンバータの出力データに直流レベルを可変するのと等
価な演算を施す回路でブライト調整を行なう。この場
合、画像の黒がつぶれたりするが、この現象は通常のテ
レビ受像機のブライト調整と同じである。

以上はパルス数変調についてである。パルス幅，パルス
高変調等においても、上記パルス数a₀,aをそれぞれパル
スP₀,Pもしくはパルス高h₀,h等で置換えれば上記と同じ
説明となる。

〔実施例〕

以下、本発明の実施例を図面により詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。同
実施例は、典型例としてフィールド時分割走査でパルス
数変調を用いた場合の２値表示パネル表示回路を対象と
して本発明を実施した例である。

第１図において、表示回路は映像信号入力端子１、映像
信号処理回路２、A/D変換器３、メモリ４、垂直走査パ
ルス発生回路５、水平走査パルス発生回路６、維持パル
ス発生回路７、垂直ドライバ８、水平ドライバ９、維持
パルス印加用ドライバ10、２値の表示パネル11、各回路
の動作をコントロールするための制御回路12、およびコ
ントラスト調整回路14から構成される。

また、パルス発生回路５〜７、ドライバ８〜10、および
表示パネル11をまとめて表示部13と定義する。

表示部13の構成は用いる表示パネル11に大きく依存す
る。例えば強誘電性液晶パネルを用いることにすると、
垂直走査パルス発生回路5,ドライバ8,水平走査パルス発
生回路６およびドライバ９で表示パルス11を駆動し、維
持パルス発生回路７で発生した維持パルスは例えば水平
走査パルスと合成して水平ドライバ９を介して表示パネ
ル11に印加する。この場合、ドライバ10は不要となる。
しかし、２値の表示パネル11を駆動するには、基本的に
垂直走査パルス，水平走査パルスおよび維持パルスの３
つが必要である。

第１図に示すブロック図では、垂直走査パルス，水平走
査パルス，維持パルスを明らかに区別するために、パル
ス発生回路５〜7,ドライバ８〜10、をそれぞれ３つに分
けて示した。この第１図に示すブロック図の動作は次の
通りである。

入力端子１には映像信号を入力する。映像信号処理回路
２では入力映像信号に基づき、R,G,B原色信号等の画像
信号を形成する。形成された画像信号はA/D変換器３で
必要なビット数のPCM信号に変換され、各ビットごとに
メモリ４に記憶される。

制御回路12では入力映像信号に同期した各種のコントロ
ール信号を形成し、各回路に供給する。垂直走査パルス
発生回路５では、制御回路12からのコントロール信号に
基づき、表示パネル11の垂直走査用パルスを発生し、垂
直ドライバ８を介して表示パネル11を走査する。水平走
査パルス発生回路６では、制御回路12からのコントロー
ル信号に同期してメモリ４の各ビットごとの画像信号を
取込み、水平方向に並ぶ表示画素への書込み（開始用）
パルスを形成する。

この書込みパルスは水平ドライバ９を介し、垂直走査の
タイミングに合わせて表示パネル11に印加される。維持
パルス発生回路７では、水平走査パルス発生回路６で形
成した書込みパルスの「重み」に合う個数の維持パルス
を形成し、ドライバ10を介して表示パネル11に印加す
る。

すなわち、この第１図に示すブロック図では、垂直走査
パルス発生回路５および水平走査パルス発生回路６によ
って表示画素をアドレスし、アドレスされた表示画素
は、維持パルス発生回路７からの維持パルスによって点
灯する。本発明の第１図に示した実施例では、輝度調整
回路14を設けて、通常状態では維持パルス発生回路７で
発生する維持パルスの個数を制御する。さらに調整回路
14は特別に黒レベルを沈め込む必要がある場合には、A/
D変換器に入力する映像信号の直流レベルを下げるよう
に、映像信号処理回路２に作用する。勿論映像信号の直
流レベルを等価的に可変する方法は他にも存在するが、
第１図にはその代表例を示す。

第２図は、フィールド時分割走査をさらに詳しく説明す
るための、フィールド期間における走査線と走査時刻の
関係を示す模式図である。縦軸で走査線番号を示し、横
軸で走査時刻を示す。通常のテレビ信号は第２図に示す
実線L₀に沿って走査される。

簡単のため、画像信号をｎ＝４ビットのPCM信号にA/D変
換するものとする。このとき、１フィールドを第２図に
示すように５（＝ｎ＋１）分割して走査する。すなわ
ち、映像信号を４ビットでA/D変換してLSBからMSBまで
をそれぞれb₀,b₁,b₂,b₃ビットで表わし、各b₀,b₁,b₂,b₃
のビットごとに対応させてそれぞれ実線L₀,L₁,L₂,L₃に
沿って時分割的に走査する。

さらに、画像信号のデータとは無関係に実線Ｌに沿った
走査を行なうこととする。第２図から分るように、通常
のテレビ受像機では１回の走査で１フィールドの画像表
示が行なわれるのに対して、第２図では、１フィールド
を時間的に５分割して走査するフィールド時分割走査で
画像表示がなされる。点線は前フィールドでの画像表示
に伴なう走査を表わす。

第３図は、第２図に示すフィールド時分割走査方式に従
って表示パネル11を駆動する場合に、表示パネル11の垂
直走査電極K1〜K3,維持電極A1〜A3,水平走査電極S1〜S4
に印加するパルスのタイミングの１例を示したチャート
である。

第３図には表示パネル11上に配列した縦３画素，横４画
素の表示部分を駆動するのに充分な数の各走査電極を選
んで示している。

垂直走査電極K1には例えば時刻0,（１＋1/5）H,（３＋2
/5）H,（７＋3/5）H,（15＋4/5）Ｈにパルスを印加し、
それぞれのパルスをk₀,k₁,k₂,k₃,kの記で表わす。垂直
走査電極K2,K3には、K1と波形は同じであるがK1からそ
れぞれ1H,2H遅れたk₀,k₁…ｋのパルスを印加する。ここ
でＨは１水平走査周期を表わす。

維持電極A1には、K1に印加するパルスk₀,k₁,k₂,k₃,kの
時刻に合わせて、それぞれ個数が異なるa₀,a₁,a₂,a₃,a
の維持パルスを印加する。維持電極A2,A3には、それぞ
れK2,K3に印加するパルスk₀,k₁……ｋの時刻に合わせ、
A1と波形は同じであるがA1からそれぞれ1H,2H遅れたパ
ルスa₀,a₁,……ａを印加する。

水平走査電極S1あるいはS2〜S4には、垂直走査電極K1,K
2,K3に印加したk₀,k₁…ｋのいずれかのパルスとタイミ
ングが合うパルスを印加する。ｋを除いたk₀,k₁……k₃
のいずれのパルスとタイミングの合ったパルスを印加す
るかは、画像信号をA/D変換したデータで決まる。すな
わち、A/D変換データのLSBからMSBに対応してそれぞれk
₀,……k₃にタイミングが合うパルスを印加する。

但しK1〜K3に印加するパルスｋにタイミングが合うパル
スは全ての電極S1〜S4に印加する。

すなわち第３図に示すk₀〜k₃はビットごとの走査を行な
うためのパルスであり、ｋは画像信号のデータとは無関
係に走査するためのパルスである。各k₀,k₁,k₂,k₃,kの
タイミング間隔は必ずしも第３図に示す間隔である必要
はないが、例えば第２図に示す走査方式で間隔をＨの整
数倍にすると同時刻にb₀,b₁,b₂,b₃,bの走査が重なって
しまうので、１例としてH/（１＋ｎ）＝H/5ピッチだけk
₀,k₁,k₂〜ｋの間隔をＨの整数倍からずらしている。

第４図は、第３図に示すパルスで駆動される表示画素の
配列を模式的に示した模式図である。K1〜K3は垂直走査
電極、S1〜S4は水平走査電極、A1〜A3は維持電極であ
る。表示画素は垂直（行）方向の走査電極Kiの番号ｉと
水平（列）方向の走査電極Sjの番号ｊで指定しdijで表
わす。例えば表示画素d₂₃は走査電極K2,S3で選択され
る。

第３図に示す電極KiとSjに印加するパルスのタイミング
を見ると、S1に印加するパルスは、K1に印加するk₀,k₂,
k₃とｋのパルス、K2に印加するk₀とｋのパルス、および
K3に印加するk₀とｋのタイミングが合う。このとき、
k₀,k₁,k₂,k₃,kのパルスに同期させて、それぞれ例えば
個数がa₀＝1,a₁＝2,a₂＝4,a₃＝8,a＝８の維持パルスを
印加する。この結果表示画素d₁₁には合成a₀＋a₂＋a₃＋
ａ＝21個の維持パルスが印加される。仮に１個の維持パ
ルスに対して１の輝度が得られるとすれば、表示画素d
₁₁の輝度ll₁はl₁₁＝21となる。

一般に、ある表示画素の輝度ｌは前述の（２）式と同様と表わすことができる。但し、bi（ｉ＝０〜ｎ−１）は
所定の表示画素に書込む映像信号をｎビットのPCM信号
にA/D変換したときの各ビットのデータであり、b₀がLS
B,b₁が次の上位ビット，……bn_-1がMSBの値である。ai
は各biに対して与えられる維持パルスの個数である。ｂ
は映像信号にかかわらずｂ＝１となり、ａはこのｂに対
して与えられる維持パルスの個数である。本実施例の説
明では簡単の為にｎ＝４とおいている。

第５図は表示画素d₁₁に印加する維持パルスを変えたと
き、映像信号のA/Dコンバータ出力データb₀〜b₃と輝度
との関係をグラフにしたものである。すなわち、第５図
（ａ）には垂直走査パルスk₀〜ｋと、それに対応する維
持パルスa₀〜ａを示し、第５図（ｂ）にはそれぞれの維
持パルスの与え方において、A/Dコンバータ出力b₀〜b₃
と輝度ｌとの関係を示す。

グラフではA/D変換器の出力がｎ＝４ビットであるので
輝度ｌの変化は階調数Ｎ＝2n＝16階調である。例えば段
５図（ａ）でa₀＝1,a₁＝2¹,a₂＝2²,a₃＝2³,a＝８とお
き、このときA/D変換器の出力b₀〜b₃と輝度ｌとの関係
が第５図の実線Ａのようになるものとする。即ち、輝度
ｌは最低輝度lminから最大輝度lmaxまで階調数Ｎ＝16階
調で変化する。このとき、例えば第５図（ａ）に示すよ
うに（１）ａの個数を８→15と変化させると、輝度ｌは第５
図（ｂ）に示す実線Ａ′のように、最小輝度ｌ′minか
ら最大輝度ｌ′maxまで階調数Ｎ＝16で変化する。

（２）ａの個数８→０と変化させると、輝度ｌは第５図
（ｂ）に示す実線Ａ″のように、最小輝度０からから最
大輝度ｌ″maxまで階調数Ｎ＝16階調で変化する。

このように、維持パルスの個数ａを変えると、階調数を
一定に保ちながら各表示画素の輝度を等しく変えること
ができることがわかる。

第５図では、ａ＝０のときブライト調整で調整できる輝
度信号が最低となる。これ以下に輝度を下げるには、A/
Dコンバータに入力する映像信号の直流レベルを下げる
か等価な演算処理を施す必要がある。

第６図にA/D変換器へ入力する画像信号と輝度Ｌとの関
係を示す。通常、第６図（ａ）のＹに示すように入力映
像信号の黒レベルと白ピークレベルをA/Dコンバータの
入力ダイナミックレンジに揃える。この状態では、上記
（３）式でａ＝0,8,15とおくと入力信号と輝度信号の関
係は第６図（ｂ）のそれぞれ実線Ａ″,A,A′のようにな
ることは前述の通りである。

映像信号の直流レベルを下げ第６図（ａ）のＹからＹ′
のようにすると、A/Dコンバータに入力する映像信号の
低輝度部分がA/Dコンバータの入力ダイナミックレンジ
から外れるが、全体の輝度をさらに第６図（ｂ）のＡ″
からＣまで下げることができる。勿論、A/Dコンバータ
のダイナミックレンジから外れる画像の低輝度部分は黒
につぶれてしまうが、黒を沈めたときに通常のテレビで
も同じ現象が生じ、異常なことではない。

第６図（ｂ）に示す点線SR以下で正の領域がA/Dコンバ
ータの入力ダイナミックレンジで決まる輝度の最適設定
範囲である。もし、映像信号の直流レベルを調整するブ
ライト調整だけを行なうとこの点線SR以上に輝度を調整
できない。しかし、維持パルスの個数ａを調整すること
によって点線SRを越えてブライト調整が可能となること
が分かる。

第７図に、第５図のような調整を行なうための、第１図
のブロック図に示した維持パルス発生回路７に対応する
具体的な回路構成を示す。

第７図は、ROM（Read−Only−Memory）62、ROM62のアド
レス用カウンタ61、カウンタ67、単安定マルチバイブレ
ータ68、カウンタ69,72、デコーダ70、コンバレータ7
1、Ｄ−FF（Ｄタイプ−Flip Flop）73、OR74,75、AND7
6、1H遅延回路78a〜78i、アドレス用カウンタ61のクロ
ック入力端子60、ROM62の出力端子63、カウンタ69のブ
リセット端子64、単安定マルチバイブレータ68の発振周
期調整端子（あるいは維持パルス調整端子）65、基本維
持パルスの入力端子66、制御端子パルスの出力端子82、
維持パルス出力端子79a〜79jおよび黒レベルを沈めると
きの切換信号検出端子100で構成される。なお端子60,66
は制御回路12につながっており、端子64,65,100は輝度
調整回路14につながっている。

ここで、第７図の点線枠81で示す部分が維持パルス制御
回路であり、点線枠80と81を合わせて第１図に示す維持
パルス発生回路７に相当する。アドレス用カウンタ61お
よびROM62は第１図に示す制御回路12の一部分を構成す
る。但し、この第７図は一例を示したものであり、第５
図のような調整を行なうための具体的回路構成は他にも
多く考えることができる。

第８図に、第７図に示す回路の動作を説明するためのタ
イミングチャートを示す。アドレスカウンタ61は一定の
周期（本実施例では1/5H周期）で入力端子60に入力する
クロックに同期しROM62のアドレスをカウントする。ア
ドレスカウンタ61のアドレスに従い、ROM62からは、第
３図の垂直走査電極K1に印加するパルスに相当する第７
図のパルスＫが出力される。

第８図に見られるようにパルスＫは時刻t₀＝0,t₁（１＋
1/5）H,t₂＝（３＋2/5）H,t₃＝（７＋3/5）H,t₄＝（15
＋4/5）Ｈで５つのパルスが立上り、それぞれ1/5H後のt
₀′＝1/5H,t₁′＝（１＋2/5）H,t₂′＝（３＋3/5）H,
t₃′＝（７＋4/5）H,t₄′＝16Hで立下する。

このパルスＫは２つの信号に分けられて一方は端子63か
ら出力された垂直走査パルス発生回路5,水平走査パルス
発生回路６の入力信号となる。他方は第７図に示すよう
に、ｎ＋１進カウンタ67,mビットカウンタ69,D−FF73の
クロックおよびｌビットカウンタ72のリセット信号とな
る。

ここでｎは映像信号をA/D変換したPCM信号のビット数,m
は１フィールド内のＫのパルス数を２進で表わすのに充
分な大きさのビット数である。本実施例ではｎ＝４で説
明している。カウンタ67はｎ＋１進のカウンタである。
フィールド走査を開始する時刻t₀以前に例えば垂直同期
信号等によってリセットされ、時刻t₀以後のパルスＫの
個数をカウントする。

第８図では、パルスＫを５カウントするとその立下り時
刻t₄′に同期したパルスＡを出力する。さらに、第８図
では示していないが、次のフィールド走査開始直前で、
例えば垂直同期信号によってカウンタ67がリセットさ
れ、同時に、パルスＡは立下るものとする。

単安定マルチバイブレータ68はパルスＡの立下りに同期
するパルスＢを出力する。パルスＢは単安定マルチバイ
ブレータの時定数調整端子65によって決まる時刻t₅で立
下る。時刻t₅は可変できる。

カウンタ69はパルスＫをクロックとして２進でカウント
UPし、ｍビットの信号Q₁′〜Qm′を出力する。但し、カ
ウンタ69はフィールド走査開始時刻t₀以前に、例えば垂
直同期信号によってリセットされ、またカウント開始時
のQ₁′〜Q₁m′の値は輝度調整回路14からの調整端子64
に印加するデータによってプリセットできるものとす
る。

デコーダ70はカウンタ69の出力Q₁′〜Qm′によってｌ進
の出力Q₁〜Qlを出力する。第８図ではQ₁〜Q₅の波形を示
す。

カウンタ72はｌビットの２進カウンタであり、制御回路
12から端子66に入力する基本維持パルスＴをカウントす
る。但し、カウンタ72はROM62の出力Ｋでリセットさ
れ、その立下りでカウントを開始するものとする。

コンパレータ71はデコーダ70とカウンタ72の出力を比較
し、両者が一致する時刻に１個のパルスを出力する。例
えば、パルスＫのｔ＝t₀で最初に立上るパルスに対する
カウンタ69の出力がQ₁′＝1,Q₂′＝Q₃′＝……＝Qm′＝
０とすればデコーダ70の出力もQ₁＝1,Q₂＝Q₃＝……＝Ql
＝０となる。したがってカウンタ72が維持パルスＴを１
カウントした時にコンパレータ71がパルスを出力する。
同様にして、パルスＫの２番目,3番目,4番目の入力に対
し、カウンタ72がそれぞれ、維持パルスを２カウント,4
カウント,8カウントしたときにコンパレータ71がパルス
を出力する。

このコンパレータ71の出力パルスとｎ＋１進カウンタ67
の出力パルスをOR74に入力し、それらの和をＤ−FF73の
リセットパルスとする。Ｄ−FF73はパルスＫの立下り
t₀′〜t₄′に同期して立上り、OR74の出力の立上りに同
期して立下るパルスＣを出力するものとする。OR74の出
力はｎ＋１進カウンタ67の出力Ａおよびコンパレータ71
の出力との和であり、最初にコンパレータ71の出力によ
ってＤ−FF73がリセットされるのでパルスＣは時刻
t₀′,t₁′,t₂′,t₃′で立上りそれぞれ維持パルスを1,
2,4,8カウントした時刻で立下る。時刻t₄′においても
Ｃのパルスが立上るが、同時にカウンタ67の出力Ａによ
って時刻t₄′にＤ−FF73がリセットされるので、実質上
パルスは発生しない。

このＤ−FF73の出力Ｃと単安定マルチバイブレータ68の
出力ＢとをOR75で加算してパルスＤを形成し、AND76の
一方の入力端子にこのパルスＤを印加する。

AND76では、パルスＤをストローブ信号として、基本維
持パルスＴを特定の個数ずつゲートし、維持パルスＳを
出力する。

上記説明から分るように、パルスＳは、パルスＫの立下
り時刻t₀′,t₁′,t₂′,t₃′に同期して維持パルスをそ
れぞれ個数a₀＝1,a₁＝2,a₂＝4,a₃＝８出力する。パルス
Ｋの時刻t₄′で立下るパルスに対しては、単安定マルチ
バイブレータ68の時定数を調整してパルスＢが立下る時
刻t₅によってパルスＳの個数ａが決まる。第８図では、
ａ＝８である。

第７図，第８図の説明から、輝度調整回路14からの端子
65によって単安定マルチバイブレータ68の時定数を調整
し、維持パルスＳの個数を調整することができる。

第９図に、端子65によって単安定マルチバイブレータ68
の時定数を調整したときの第７図に示す回路のタイミン
グチャートの１例を示す。すなわち、端子65によって単
安定マルチバイブレータ68の時定数を調整し、単安定マ
ルチバイブレータ68の出力Ｂのパルス幅を例えば第９図
のように長くすることができる。

このパルスＢをOR75でパルスＣと加算し、AND75のスト
ローブ入力とする。パルスＣは第８図と同じでありパル
スＢのみが異なるので、第９図に示すパルスＳのよう
に、ａの個数のみが変化した維持パルスを得ることがで
きる。

こうして得た維持パルスＳは、第７図の点線枠80に示す
遅延回路によって1Hずつ遅延され、第１図に示すドライ
バ10を介して表示パネル11の維持電極（例えば第４図の
A1〜A3）に印加される。各表示画素には全てこの維持パ
ルスＳが印加されるが、この維持パルスによって点灯す
るかどうかは、表示パネル11の垂直走査電極と水平走査
電極（それぞれ第４図のK1〜K3とS1〜S4）に印加する走
査パルスのタイミングによることは、第３図の説明の通
りである。各表示画素に印加する維持パルスＳのうちａ
個は必ず点灯するように、垂直、水平走査電極にパルス
が印加されている。

すなわち、全ての表示画素は画像データに関わらず常に
ａ個の維持パルス分だけ点灯している。したがって個数
ａを変えると各表示画素の輝度は等しく変わる。この調
整に対する効果は第５図で説明した通りである。

ここでもし、ａ＝０ならば第７図に示す単安定マルチバ
イブレータ68の出力Ｂのパルス幅は0,もしくは維持パル
スの周期以下のパルス幅となる。輝度調整回路14につな
がる検知端子100からは単安定マルチバイブレータの出
力Ｂが出ており、したがって端子100におけるパルスを
検知すればａ＝０であるかどうか判定可能である。他の
方法として、単安定マルチバイブレータ68の調整端子65
の状態と出力Ｂのパルス幅とは対応関係があるので、調
整端子65の状態（例えば電圧等）によってもａ＝０であ
るかどうか判定可能である。

第10図に、ある条件において維持パルスａの個数制御に
よる調整を切換えて、A/Dコンバータ（A/D変換器）３に
入力する映像信号の直流レベルを調整することにより、
黒を沈めることができる輝度調整回路201のブロック構
成例を示す。

第10図は、映像信号入力端子１、映像信号処理回路２、
A/Dコンバータ３、A/Dコンバータ出力端子102、維持パ
ルス制御回路81、切換信号検出端子100、切換制御回路1
01、黒レベル制御回路104、黒レベルの調整端子103、維
持パルス調整端子65、制御維持パルス出力端子82で構成
される。これらのうち映像信号入力端子１、映像信号処
理回路２、A/Dコンバータ３は第１図に示す構成と同じ
である。

第10図における維持パルス制御回路81は第７図に示す点
線枠の維持パルス制御回路と同じであるが、細部の入出
力端子については第10図で省略している。維持パルス制
御回路81、切換制御回路101、黒レベル制御回路104で構
成される点線枠201が輝度調整回路201であり、第１図に
示す輝度調整回路14に相当する。

通常、輝度調整は維持パルス制御回路81において維持パ
ルスの個数を制御して行なう。この制御は調整端子65で
操作する。維持パルスの個数で制御できる範囲を越えて
黒を沈めるような調整をする場合には、切換検出端子10
0で例えばａ＝０を検出し、切換制御回路101が動作す
る。この切換制御回路101の命令に応じて黒レベル制御
回路104が動作し、黒レベルの調整端子103に連動して映
像信号処理回路２の出力映像信号の直流レベルを変える
ようにしている。

なお、端子65と端子103の制御は、例えば中間タップ付
きの４端子可変抵抗器とダイオードクリップ回路などの
適切な電子回路を用いることにより１つの調整用可変抵
抗器で連続の調整ができるように構成することができ
る。

第11図は、ある条件で維持パルスａの個数制御による調
整を切換えて、A/Dコンバータ入力のリファレンス電圧
を調整することにより、黒を沈めることができる輝度調
整回路202のブロック構成例を示す。

第11図は、映像信号入力端子１、映像信号処理回路２、
A/Dコンバータ３、A/Dコンバータ出力端子102、維持パ
ルス制御回路81、切換信号検出端子100、切換制御回路1
01、リファレンス電圧制御回路105、リファレンス電圧
の調整端子103、維持パルス調整端子65、制御維持パル
ス出力端子82で構成される。

第11図の構成は第10図とほぼ同じであるが、第10図での
輝度調整回路201を構成する黒レベル制御回路104が、第
11図ではリファレンス電圧制御回路105に置換えられて
いる点が異なる。この置換えによって、リファレンス電
圧制御回路105の出力はA/Dコンバータ３に作用し、調整
端子103によってA/Dコンバータの入力リファレンス電圧
を制御できるようにしている。すなわち、通常維持パル
ス制御回路81で維持パルスの個数を制御して輝度調整す
るが、黒を沈める場合には切換制御回路101によってリ
ファレンス電圧制御回路105を動作させて輝度調整す
る。A/Dコンバータ３の入力リファレンス電圧と入力映
像信号の直流レベルとは相対関係にあり、入力リファレ
ンス電圧を変えると入力映像信号の直流レベルが相対的
に変化する。したがって第11図は第10図と同じ効果を与
えることがわかる。

第12図には、ある条件で維持パルスａの個数制御による
調整を切換えて、A/Dコンバータ出力のデータに演算
（減算）を施すことによって、黒を沈めることができる
輝度調整回路203のブロック構成を示す。

第12図は、映像信号入力端子１、映像信号処理回路２、
A/Dコンバータ３、A/Dコンバータ出力端子102、維持パ
ルス制御回路81、切換信号検出端子100、切換制御回路1
01、演算回路106、演算の調整端子103、維持パルス調整
端子65、制御維持パルス出力端子82で構成される。

第12図の構成は、演算回路106を用いてA/Dコンバータ３
の出力データを変えるという点において、第10図，第11
図の構成と異なる。他の映像信号処理回路２、A/Dコン
バータ３、切換制御回路101、維持パルス制御回路81等
の構成については第12図は第10図，第11図と同じであ
る。すなわち、通常、維持パルス制御回路81で維持パル
スの個数を制御して輝度調整するが、黒を沈める場合に
は切換制御回路101によって演算回路106を動作させて輝
度調整を行う。A/Dコンバータ３の出力データに定数を
加減演算することは、A/Dコンバータへの入力映像信号
の直流レベルを変えることに等しい。したがって第12図
は第10図，第11図と同じ効果を与えることがわかる。

以上、第１図〜第12図を用いて、維持パルスの個数を調
整して輝度調整を行ない、必要ならば黒レベルを沈める
ことができる輝度調整手段について、その実施例を説明
した。上記実施例では、垂直走査パルス発生回路５と水
平走査パルス発生回路６とで表示パネル11の表示画素を
アドレスし、発光に必要な維持パルスを必要な個数だけ
印加していた。

この維持パルスの個数を調整して輝度調整するのが上記
の実施例であるが、維持パルスの個数を変えずに、維持
パルスによる発光回数を他のパルスによって調整しても
同じ効果を得ることができる。以下、電極に印加する維
持パルスの個数を変えずに、A/D変換した映像信号の各
ビット毎の走査に対する発光回数を調整する実施例につ
いて説明する。

第13図は本発明の他の実施例を示すブロックで図ある。
同図に示す実施例は、典型例としてフィールド時分割走
査でパルス数変調を用いた場合の２値表示パネルの表示
回路を対象とした実施例である。

第13図に示す表示回路は第１図に示す表示回路と構成が
垂直走査パルス，維持パルス発生回路を除く大部分にお
いて同じである。すなわち、第13図においても表示回路
は映像信号入力端子１、映像信号処理回路２、A/D変換
器３、メモリ４、垂直走査パルス発生回路５′、水平走
査パルス発生回路６、維持パルス発生回路７′、垂直ド
ライバ８、水平ドライバ９、維持パルス印加用ドライバ
10′、２値の表示パネル11、制御回路12および輝度調整
回路14′で構成され、表示部13′の定義も同じである。

但し、輝度調整回路14′は垂直走査パルス発生回路５′
に接続されている点が第１図と異なり、これに伴ない垂
直走査パルス発生回路５′、維持パルス発生回路７′、
輝度調整回路14′について第１図に示すそれぞれの回路
と異なっている。

第13図に示す表示パネル11は、垂直走査パルス発生回路
５′と水平走査パルス発生回路６とによって表示画素が
アドレスされて、維持パルス発生回路７′からの維持パ
ルスによって発光するものとする。上記動作は第１図に
おける説明と同じである。

但し、維持パルスによる発光は、垂直走査パルス発生回
路５′から垂直ドライバ８を介して、垂直走査電極に発
光停止用パルス（消去パルス）を印加して発光を停止さ
せる。例えば、このような表示パネルとして垂直走査電
極を放電電極としたPDP（プラズマディスプレイパネ
ル）があり、このようなPDPでは陰極電圧を制御するこ
とによって発光開始，停止を制御できる。

第14図に、表示パネル11に印加する垂直走査電極K1〜K
3、維持電極A1〜A3、水平走査電極S1〜S4に印加するパ
ルスのタイミングを示す。第14図は、第３図と同様に、
表示パネル11上に配列した縦３画素，横４画素の表示部
分を表示するに充分な数の走査電極を選んで示してい
る。

垂直走査電極K1には例えば時刻0,（１＋1/5）H,（３＋2
/5）H,（７＋3/5）H,（15＋4/5）Ｈで立下るそれぞれ
k₀,k₁,k₂,k₃,kのパルスと各k₀,k₁,k₂,k₃,kのパルスの立
下りからそれぞれ時間T₀,T₁,T₂,T₃,Tの後に立上るパル
スC₀,C₁,C₂,C₃,Cを印加する。垂直走査電極K2,K3には、
K1に印加するパルスと波形が同じであるがK1からそれぞ
れ1H,2H遅れたパルスk₀〜k,C₀〜Ｃを印加する。

維持電極A1〜A3には連続的な維持パルスを印加する。水
平走査電極S1〜S4には、映像のA/D変換データに従い、
垂直走査電極K1〜K3に印加したパルスk₀〜k₃のいずれか
とタイミングの合うパルスを印加する。但し、K1〜K3に
印加したパルスｋにタイミングの合うパルスは全てS1〜
S4に印加される。

第14図において、垂直走査電極K1〜K3に印加するパルス
k₀〜ｋと水平走査電極S1〜S4に印加するパルスとタイミ
ングの合う時刻で、各表示素子は維持電極A1〜A3に印加
する維持パルスによる発光を開始する。そして、垂直走
査電極K1〜K3に印加するパルスC₀〜Ｃによって発光を停
止する。垂直走査電極K1〜K3に印加するパルスk₀〜ｋと
パルスC₀〜Ｃとのそれぞれの時間差T₀〜Ｔによって、発
光開始から発光停止までの時間、すなわち維持パルスに
よる発光回数が決まる。第14図では第14A1〜A3に示すよ
うに維持パルスを連続的に印加するだけでよい。

第13図，第14図における実施例では，垂直走査電極に印
加するパルスｋとＣとのそれぞれの時間差Ｔを調整する
ことによって表示パネル11の輝度調整が可能である。こ
の時間差Ｔは、第８図に示すタイミングチャートにおい
てパルスＤのt₄′で立上るパルス幅に等しい。したがっ
て、第８図に示すパルスＤを形成す第７図に示す回路を
利用すれば容易に本実施例を実現できる。ａ＝０の検出
についても先の実施例と全く同じ構成が可能である。

以上、パルス数変調を用いて２値表示パネルを駆動する
場合について本発明の実施例を説明した。さらに、本実
施例の効果はパルス幅変調，パルス高変調についても同
じである。

例えば、画像信号をA/D変換し、そのPCM信号の各ビット
に対して維持パルスのパルス幅を変える場合を考える。
このとき各ビットb₀〜bi〜bnに対するパルス幅の割当て
をwiとし、ビット信号とは無関係に決まるパルス幅をｗ
とする。そしてこのｗを独立に調整することによってブ
ライト調整が可能である。パルス高変調でも同様の説明
が成り立つ。

本発明の実施例ではフィールド時分割でパネルを走査し
たが、この走査で実施例の説明を行なったのは、本発明
の効果を簡単に説明するためである。本発明の実施例が
フィールド時分割走査だけに制限される訳ではない。走
査方式によっては１回の走査で、前記（３）式と同様な
式で表わされる個数もしくは幅，高さの維持パルスを表
示画素に与えて画面表示することも可能である。この場
合も、A/D変換した画像信号の各ビットに対する維持パ
ルスの数、もしくは幅，高さの割当てを調整し、また画
像信号の各ビットとは無関係に決まる適当な数もしくは
幅，高さの維持パルスを調整する回路を設けることは本
発明の実施例と同じであり、上記と同じ効果を与える。

走査方式によっては垂直走査パルスおよび水平走査パル
スだけで画像表示しているよう見え、維持パルスが明確
でない場合もあり得る。例えば維持パルスを水平走査パ
ルスもしくは垂直走査パルスに重畳して駆動する場合で
ある。しかしこの場合も、アドレス指定用パルスと発光
に寄与する維持パルスがあり、A/D変換器のデータを変
えずにこの維持パルスの数，もしくは幅，高さを調整す
る回路を設けることは本発明の実施例と同じであり、上
記と同じ効果を与える。

さらに一般的に、画像信号をA/D変換したPCM信号で発光
に寄与するパルス（維持パルス）の個数もしくは幅，高
さを変えて多階調の画像表示を行なう場合、PCM信号の
各ビットに割当てる維持パルスの個数もしくは幅，高さ
を調整しあるいは各ビットとは無関係に維持パルスの個
数もしくは幅，高さを調整する回路を設けるのも本発明
の実施例と同じであり、上記と同じ効果を与える。

なお、本発明のフィールド時分割走査で説明した画像信
号のビットごとの走査L₀〜L₃と画像信号のデータに無関
係な走査Ｌとは必ずしも第２図に示す順序である必要は
ない。例えば第15図は第２図と同じような走査線と走査
時刻の関係を示すものであり、各ビットb₀〜b₃に対する
走査L₀〜L₃とブライト調整用の走査Ｌとの順序が第２図
と異なるが、発明の効果は同じである。

走査に必要な間隔を満たしていれば走査の順序に関わら
ず本発明の効果は同じである。

本発明はカラーパネルでもモノクロでも同じであり、区
別はない。すなわちカラーパネルに対しても白バランス
を変えずにブライト調整が可能である。

〔発明の効果〕

本発明によれば、画像信号をA/D変換して得たディジタ
ル信号に基づいて決まる発光強度に対して、前記映像の
ディジタル信号条件にかかわらず表示画素を発光させて
その強度を調整できるので、ディジタル信号のビット数
で決まる画像の階調数を損なうことなく表示パネルのブ
ライト調整ができ、更に必要ならば黒を沈めた輝度調整
も可能であり、従来の輝度調整に比べて広い輝度調整が
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例としての２値表示パネル画像
表示装置を示すブロック図、第２図は表示パネルのフィ
ールド時分割走査を示すための走査線と走査時間の関係
説明図、第３図は第２図に示す走査方式で表示パネルの
走査電極に印加する信号のタイミングチャート、第４図
は表示パネルの一部分の画素配列図、第５図はA/D変換
出力に対する表示画素の輝度変化を表わす説明図、第６
図はA/D変換器に入力する信号と輝度との関係を説明す
るための入力信号対輝度のグラフと電圧波形図、第７図
は第１図における維持パルス発生回路の具体的回路構成
図、第８図は第７図に示す回路の動作を説明するための
主要パルスタイミングチャート、第９図は、第７図に示
す回路で設定状態を変えたときの主要パルスタイミング
チャート、第10図，第11図，第12図はそれぞれ本発明の
実施例における輝度調整のための輝度調整回路の構成例
を示すブロック図、第13図は本発明の他の実施例を示す
ブロック図、第14図は第13図において表示パネルに印加
する駆動信号のタイミングチャート、第15図は各ビット
ごとの走査順序を変えたフィールド時分割走査を説明す
るための走査線と走査時間の関係説明図、である。符号の説明１……映像信号入力端子、２……映像信号処理回路、３
……A/D変換器、４……メモリ、５……垂直走査パルス
発生回路、６……水平走査パルス発生回路、７……維持
パルス発生回路、8,9,10……ドライバ、11……表示パネ
ル、12……制御回路、14……輝度調整回路

Claims

【特許請求の範囲】

【請求項１】発光を維持するに足る維持パルスを印加さ
れたときは発光し、印加されないときは非発光状態とな
り、発光と比発光の何れかの状態を選択的にとる２値表
示素子を画素としてマトリクス状に配列することにより
構成した２値表示パネルから成る画面と、入力映像信号を処理してR,G,B3原色信号の如き画像信号
を出力する映像信号処理回路と、該処理回路からの画像
信号を入力されてアナログ／デイジタル変換（A/D変
換）し１画素当たりｎビット（但し、ｎは整数）の画像
データとして出力するA/D変換器と、前記画面を垂直、
水平走査する走査回路と、前記走査回路により前記画面を走査し、ｎビットを構成
する各ビットに予め割り当てられている重みに応じた強
度の維持パルスを、ｎビット分合計して、走査位置にあ
る画素としての前記２値表示素子に印加する維持パルス
発生回路と、から成り、前記画面に前記ｎビットのビッ
ト数ｎにより定まる所定階調数で画像を濃淡表示する２
値表示パネル画像表示装置において、前記画面における走査毎に、画面を構成する前記各画素
としての各２値表示素子に所望の強度の維持パルスを追
加して印加する維持パルス追加手段を具備し、前記所定
階調数を損なうことなしに、画像全体の輝度を調整可能
にしたことを特徴とする２値表示パネル画像表示装置。
【請求項２】特許請求の範囲第１項記載の２値表示パネ
ル画像表示装置において、前記走査回路による画面の走
査は、画面を１画面期間当たり、前記ｎビットに対応さ
せてｎ回、時分割的に行う走査から成り、前記維持パル
ス発生回路は、ｎビットを構成する各ビットに予め割り
当てられている重みに応じた強度の維持パルスを、各ビ
ット対応の時分割的走査毎に、走査位置にある２値表示
素子に印加する維持パルス発生回路から成ることを特徴
とする２値表示パネル画像表示装置。
【請求項３】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記ｎビットを構
成する各ビットに予め割り当てられている重みに応じた
強度が、維持パルスの個数、維持パルスのパルス幅、も
しくは維持パルスのパルス高さ、から成り、前記維持パ
ルス追加手段は、任意所望の個数、パルス幅、もしくは
パルス高さ、の維持パルスを追加して印加する手段から
成ることを特徴とする２値表示パネル画像表示装置。
【請求項４】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記A/D変換器の
入力側において入力映像信号の直流レベルを変える手
段、或いはA/D変換器の入力リファレンス電圧を変える
手段、或いはA/D変換器の出力であるデイジタル信号に
演算処理を施すことにより映像信号の該A/D変換器入力
側における直流レベルを等価的に変える手段を備え、そ
れにより各表示画素に印加する維持パルスの強度を制御
して画像全体の輝度を調整することを特徴とする２値表
示パネル画像表示装置。
【請求項５】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記２値表示パネ
ルは、維持パルスの印加により発光し消去パルスの印加
により発光を停止する２値表示素子から成り、前記維持
パルス追加手段は、前記消去パルスの印加タイミングを
制御することにより、等価的に所望強度の維持パルスを
追加する手段から成ることを特徴とする２値表示パネル
画像表示装置。
【請求項６】特許請求の範囲第５項記載の２値表示パネ
ル画像表示装置において、前記A/D変換器の入力側にお
いて入力映像信号の直流レベルを変える手段、或いはA/
D変換器の入力リファレンス電圧を変える手段、或いはA
/D変換器の出力であるデイジタル信号に演算処理を施す
ことにより映像信号の該A/D変換器入力側における直流
レベルを等価的に変える手段を備え、それにより各表示
画素に印加する消去パルスのタイミングを制御して画像
全体の輝度を調整する手段から前記維持パルス追加手段
が成ることを特徴とする２値表示パネル画像表示装置。