KR100953281B1 - 플라즈마 디스플레이 장치, 휘도 보정 방법 및 그디스플레이 방법 - Google Patents

플라즈마 디스플레이 장치, 휘도 보정 방법 및 그디스플레이 방법 Download PDF

Info

Publication number
KR100953281B1
KR100953281B1 KR1020020085293A KR20020085293A KR100953281B1 KR 100953281 B1 KR100953281 B1 KR 100953281B1 KR 1020020085293 A KR1020020085293 A KR 1020020085293A KR 20020085293 A KR20020085293 A KR 20020085293A KR 100953281 B1 KR100953281 B1 KR 100953281B1
Authority
KR
South Korea
Prior art keywords
luminance
sustain
display
value
frequency
Prior art date
Application number
KR1020020085293A
Other languages
English (en)
Other versions
KR20030057471A (ko
Inventor
스즈키요시오
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20030057471A publication Critical patent/KR20030057471A/ko
Application granted granted Critical
Publication of KR100953281B1 publication Critical patent/KR100953281B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2946—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by introducing variations of the frequency of sustain pulses within a frame or non-proportional variations of the number of sustain pulses in each subfield
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 장치는 디스플레이 영역 내 소정의 값보다 높은 휘도를 갖는 화소들의 면적 비를 검출하는 면적 비 검출 수단; 및 디스플레이 영역 내 휘도가 소정의 기준 값을 만족하도록 상기 검출된 면적 비에 따라 쌍으로 된 유지 전극들에 입력되는 유지 펄스들의 주파수 혹은 유지 펄스 수를 조정하는 유지 주파수 조정 수단을 포함한다. 이 장치에서, 쌍으로 된 유지 전극들에 입력되는 유지 전극 주파수 혹은 유지 전극 수는 검출된 면적 비에 따라 조정되므로, 휘도는 기준 값으로 항시 보정됨으로써 기설정된 계조들의 적합한 표현을 달성하게 된다.
Figure R1020020085293
디스플레이, 발광, 유지 펄스, 휘도, 유지 전극

Description

플라즈마 디스플레이 장치, 휘도 보정 방법 및 그 디스플레이 방법{Plasma display device, luminance correction method and display method thereof}
도 1은 제 1 실시예에 따른 플라즈마 디스플레이 장치의 구조를 도시한 블록도.
도 2는 제 1 실시예에서 디스플레이 패널의 구조를 도시한 사시도.
도 3a는 디스플레이 면적 비와 휘도 간 관계를 그래프로 도시한 특성도.
도 3b는 유지 주파수와 휘도간 관계를 도시한 특성도.
도 4는 제 1 실시예에 따른 휘도 보정 방법을 설명하기 위한 그래프.
도 5는 제 1 실시예에 다른 플라즈마 디스플레이 장치에서 주파수 조정기에 저장된 디스플레이 면적 비와 유지 주파수의 입력/출력 특성을 그래프로 도시한 도면.
도 6은 제 1 실시예에 따른 플라즈마 디스플레이 장치의 동작을 도시한 도면.
도 7은 제 1 실시예의 수정예에 따른 플라즈마 디스플레이 장치에서 휘도 보정 특성을 그래프로 도시한 도면.
도 8은 제 2 실시예에 따른 플라즈마 디스플레이 장치의 구조를 도시한 블록도.
도 9는 제 2 실시예에 따른 계조 제어 방법을 설명하기 위한 그래프.
도 10a는 제 2 실시예에 따른 계조 제어 방법에 관계된 양자화를 설명하기 위한 그래프.
도 10b는 유지 기간의 제어를 설명하기 위한 그래프.
도 11은 제 3 실시예에 따른 플라즈마 디스플레이 장치에 화면이 어떻게 디스플레이 되는가를 도시한 도면.
도 12는 제 3 실시예에 따른 플라즈마 디스플레이 장치의 주요 구성요소들을 도시한 블록도.
도 13a는 제 3 실시예에서 주 화면의 휘도 분포를 그래프로 도시한 도면.
도 13b는 제 3 실시예에서 자식 화면의 휘도 분포를 그래프로 도시한 도면.
도 14a는 제 3 실시예에서 주 화면의 또 다른 휘도 분포를 그래프로 도시한 도면.
도 14b는 제 3 실시예에서 자식 화면의 또 다른 휘도 분포를 그래프로 도시한 도면.
도 15는 종래의 플라즈마 디스플레이 장치에서 디스플레이 패널의 기본 구조를 도시한 블록도.
도 16a 내지 16c는 종래의 플라즈마 장치에서 기본적인 구동 방법을 설명하기 위한 전압 파형들을 그래프로 도시한 도면.
도 17은 종래의 플라즈마 디스플레이 장치에서 서브-필드 방법에 의한 구동 순서를 도시한 도면.
도 18은 비디오 신호의 개략적인 파형을 그래프로 도시한 도면.
본 발명은 AC 플라즈마 방전을 이용함으로써 디스플레이가 수행되는 플라즈마 디스플레이 장치에서 휘도 보정을 실행하도록 구성된, 플라즈마 디스플레이 장치, 휘도 보정 방법 및 이의 디스플레이 방법에 관한 것이다.
플라즈마 디스플레이 패널(PDP)은 대형 화면을 갖는 얇은 구조를 구성하도록 구성된 것으로, 특히 대형 디스플레이 장치들을 실현하는데 있어, 장래의 개발이 기대된다.
이러한 장치의 플라즈마 디스플레이 패널은 두 개의 유리 기판들이 서로 대향하고 이 안에 방전 가스를 밀봉하여 함께 결합한 이들 두 개의 유리 기판들로 구성된다. 한 쌍의 평행한 유지 전극들(sustain electrodes)은 전면 유리 기판 상에 배치되고, 어드레스 전극은 유지 전극들과 교차하는 방향으로 배면 유리 기판 상에 배치된다. 한 기판의 안쪽은 인(phosphor) 층으로 코팅된다. 소정의 전압이 유지 전극들에 인가될 때, 플라즈마 방전이 쌍으로 된 전극들 사이에서 발생되어 자외선들이 방사되고, 이어서 인 층에 입사되어 이로부터 광이 방출된다. 도 15는 m x n 도트들의 화소들이 설치된 디스플레이 패널 상의 전극 구조를 도시한 개략도이다. n 세트들(X1, Y1, X2, Y2,...,Xn, Yn)의 쌍으로 된 유지 전극들(107X, 107Y), 및 m 세트들(A1, A2,...,Am)의 어드레스 전극들(103A)이 배열되어 있으며, 상기 쌍으로 된 유지 전극들(107)은 어드레스 전극들(103A)과 교차하여, 이 도면에서 점선들로 표시된 바와 같이, 각 교차점에 화소가 위치하는 매트릭스를 구성한다.
화소마다의 발광은 통상 3 단계들로 제어되며, 각각의 동작 기간들을 리셋 기간, 어드레스 기간, 및 (방전) 유지 기간이라 한다. 예를 들면 선택적인 소거 시스템에서, 도 16a 내지 16c에 도시한 파형들의 전압들이, 개개의 동작 기간들 동안에, 각각의 화소를 구성하는 3개의 전극들에 인가된다. 리셋 기간 동안에, 전체 유지 전극들(107X, 107Y)이 방전되며 전체 화소 영역들 내의 벽 전하들(wall charges)은 균일하게 축적되므로, 화소들에 이전에 저장된 데이터는 완전히 소거되어 전체 화면은 고르게 충전된 상태로 유지된다. 다음 어드레스 기간에, 벽 전하의 유무에 따라 2진 상태가 형성되고, 발광을 위해 구동될 화소가 선택된다. 이 때, 어드레싱은 각각 유지 전극들(107Y)(Y1, Y2,...,Yn)을 스캐닝 전극들로서 사용하고 어드레스 전극들(103A)을 데이터 전극들로서 사용하여 다음의 과정으로 실행된다.
펄스들이 소정의 타이밍들로 유지 전극들(107Y)(Y1, Y2,...,Yn)에 순차로 입력되고, 동시에, 전압이 인가된 유지 전극들(107Y)과의 조합에 따라 선택된(이 경우, 비발광 화소들에 대한) 화소들의 발광/비발광에 대응하는 데이터 펄스들이 유지 전극들(107Y) 측의 스캐닝 타이밍과 동기하여 m 세트들의 전체 어드레스 전극들(103A)(A1, A2,...,Am)에 입력된다. 결국, 비발광 화소에서 방전이 발생되고, 벽 전하가 소거된다. 이어서 유지 기간에서, AC 펄스 전압(유지 펄스)이 전체 화소들의 쌍으로 된 유지 전극들에 인가된다. 이 때, 잔류 벽 전하를 갖는 화소들 만이 선택적으로 방전 시작 전압에 이르고, 발생된 방전이 유지되어 광이 이 기간 동안 계속하여 방출된다.
이와 같이, 플라즈마 디스플레이 패널(PDP)은 디지털 제어 하에 발광에 의해 디스플레이를 실행한다. 일반적으로, 서브-필드 방법이 구동 시스템으로서 채용된다. 서브-필드 방법은 디스플레이 화면의 한 필드를 어떤 서브-필드들로 시분할하고, 발광 시간의 시간 폭 변조를 통해 밝기 계조들을 디스플레이 함으로써 실행된다. 이 방법에 따라서, 한 필드의 디스플레이 기간(16.7msec)은 N비트 이미지 데이터의 비트 위치에 비례하여 가중치가 부여되고, 광이 각각 2k회(k=0 내지 N-1) 방출되는 N 서브-필드들로 분할된다. 예를 들면, 화소당 이미지 데이터가 8비트로 구성된다면, 1필드 디스플레이 기간은 서브-필드들(SF1-SF8)로 분할되며, 서브-필드들(SF1-SF8) 동안 발광의 횟수는 20(1), 21(2), 22(4),...,27(128)로 순차적으로 설정된다. 발광은 이러한 8 서브-필드들에 온/오프 동작들을 조합함으로써 0 내지 255 회 수행될 수 있고, 따라서 256 계조들로 디스플레이가 실현된다.
이러한 서브-필드 방법은 발광시 휘도 레벨이 항시 일정하게 유지된다는 것을 전제로 한다. 그러나, 실제로는 "온" 디스플레이 화소들이 큰 면적을 점유하는 디스플레이 영역에서, 전압 강하는 구동 IC의 출력 임피던스 혹은 디스플레이 패널의 배선 저항, 등으로부터 기인하며, 이에 의해서 발광시 휘도 레벨은 공급전압의 강하에 대응하여 감소된다. 예를 들면, 이미지에서 밝게 디스플레이 되는 영역들이 함께 모여 어떤 크기 이상으로 되는 경우에, 이러한 영역들은 원하는 밝기로 디스플레이 될 수 없다는 문제가 존재한다.
또 다른 문제는 어두운 이미지를 디스플레이 할 때 적합한 계조들을 확실하게 하는 것이다. 도 18은 이미지 데이터로 변환되기 전의 전형적인 비디오 신호를 그래프로 도시한 것이다. 비디오 신호에서, 휘도는 화이트 피크 레벨(화이트 레벨)이 최대이고 블랭킹 레벨(블랙 레벨)이 최소인 진폭으로 표현된다. 통상 이러한 신호는 화이트 레벨에서 블랙 레벨에 이르는 전체 범위에 8비트들을 할당하고, 이에 의해서 전 범위의 휘도가 256 계조들로 표현되도록 양자화되어 이미지 데이터가 된다. 그러나, 완전히 어두운 이미지가 디스플레이 될 때, 전체 화면의 휘도 차이들은 예를 들면 실질적으로 8개의 계조들에 대응한 3개 정도의 하위의 비트들로 표현된다. 이 경우, 원 비디오 신호가 아날로그이기 때문에, 무한히 미세한 휘도 차이 정보가 포함되어 있어도 계조들의 수의 부족으로 인하여 어둠은 균일하게 되고, 이에 의해서 휘도 차이들이 분간될 수 없어 결국 원하는 화면의 품질을 얻을 수 없게 된다.
본 발명은 상술한 문제들에 비추어 달성되었다. 본 발명의 목적은 계조들이 적합하게 표현되는 정확한 디스플레이를 수행할 수 있는 플라즈마 디스플레이 장치를 제공하는 것이다.
본 발명의 일면에 따라서, 디스플레이 영역 내 소정의 값보다 큰 휘도를 갖는 화소들의 면적 비를 검출하는 면적 비 검출 수단; 및 검출된 면적 비에 따라 쌍으로 된 유지 전극들에 입력되는 유지 펄스들의 주파수 혹은 유지 펄스 수를 조정하는 유지 주파수 조정 수단을 포함하는 플라즈마 디스플레이 장치가 제공된다. 쌍으로 된 유지 전극들에 입력되는 유지 펄스들의 주파수 혹은 유지 펄스 수는 이와 같이 면적 비에 따라 조정되기 때문에, 휘도는 이의 기준 값으로 항시 보정될 수 있으므로 결국 기설정된 계조들의 적합한 표현을 달성할 수 있다.
본 발명의 상기 및 다른 특징들 및 이점들은 첨부한 도면들을 참조하여 주어지는 다음의 설명으로부터 명백하게 될 것이다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 기술한다.
[제 1 실시예]
도 1의 제 1 실시예에 따른 플라즈마 디스플레이 장치는 온 디스플레이 화소들이 점유하는 영역으로부터 기인한 휘도 저하를 계산하고, 유지 펄스들을 제어함으로써 휘도를 보정하도록 설계된다. 이 플라즈마 디스플레이 장치는 추가로 설치된 온 레벨 판별기(33)와 주파수 조정기(34)를 제외하곤 공지의 것과 구조적으로 동일하다. 즉, 이 장치는 주로 디스플레이 패널(10), 입력된 아날로그 비디오 신호를 디지털 신호로 변환하여 비디오 데이터(DV)를 생성하는 A/D 변환기(31), 이와 같이 하여 생성된 비디오 데이터(DV)를 저장하기 위한 이미지 메모리(32), 구동 펄스들을 디스플레이 패널(10)에 출력하는 유지 구동기(35), 및 데이터 구동기(36)를 포함한다. 도면을 간단하게 하기 위해서 도시하진 않았지만, 이러한 A/D 변환기(31), 이미지 메모리(32), 유지 구동기(35) 및 데이터 구동기(36)의 동작 타이밍을 제어하기 위해서 타이밍 제어기가 설치된다.
도 2는 디스플레이 패널(10)의 구체적인 구조를 도시한 것이다. 도시된 바와 같이, 디스플레이 패널(10)에서, 투명한 고 변형점(distortion point) 유리 혹은 소다 라임 유리로 구성된 전면 유리 기판(11) 및 배면 유리 기판(12)이 방전 공간을 통해 서로 대향하여 배치된다. 전면 유리 기판(11) 상에는 쌍으로 된 복수의 유지 전극(17)(17X, 17Y)이 평행하게 설치된다. 유지 전극들(17)은 투명하며 예를 들면 ITO(인듐 주석 산화물)로 구성된다. 전기적 저항을 감소시키기 위해서, 각각의 유지 전극(17)의 측면 에지를 따라 일체로 이를테면 알루미늄과 같은 금속으로 구성된 버스 전극(18)이 설치된다. 쌍으로 된 유지 전극들(17X, 17Y) 사이의 공간은 유지 방전시 방전 갭으로서 작용하며, 일반적으로 100㎛ 정도이다. 쌍으로 된 유지 전극들(17) 상에는 예를 들면 SiO2(이산화 실리콘)의 유전층(19) 및 MgO(산화 마그네슘)의 보호층(20)이 이 순서로 형성된다.
한편, 배면 유리 기판(12) 상에는 이를테면 알루미늄과 같은 금속의 어드레스 전극들(13)이 평행하게 설치되고, 이 위에는 예를 들면 SiO2로 구성된 유전층(14)이 형성되며, 또한 유전층(14) 상에는 각각 개개의 어드레스 전극들(13)에 따라 방전 갭을 분할하기 위한 격벽들로서 장벽 리브들(15)이 형성된다. 장벽 리브들(15) 각각은 단면이 사다리꼴 형상이고 주로 저융점의 유리 물질로 구성되며, 인 (phosphor) 층(16)이 장벽 리브들(15) 사이에 형성된다.
이러한 구조를 갖는 전면 유리 기판(11) 및 배면 유리 기판(12) 상에는, 유지 전극들(17)(17X, 17Y) 및 어드레스 전극들(13)이 서로 확장하는 방향으로 직교 하게 배치되고 개개의 교차점들에 화소들이 배열되는 매트릭스를 구성한다. 도 1은 디스플레이 화면 측에서 본 이러한 전극 구성을 도시한 것으로, 유지 전극들(17X, 17Y)은 유지 구동기(35)에 전기적으로 접속되며, 어드레스 전극들(13)은 데이터 구동기(36)에 전기적으로 접속된다. 두 개의 기판들(11, 12)은 이들의 주변 에지들을 기밀하게 하여 함께 결합되고, 방전 갭은 방전 공간 내 소정의 압력 하에 방전 갭이 시일링된다.
A/D 변환기(31)는 디스플레이 될 비디오 신호(SV)를 예를 들면 필드 단위들로 양자화하여 비디오 데이터(DV)를 생성하고, 이미지 메모리(32)는 예를 들면 각 화소의 비트 데이터로 구성되는 하나의 디스플레이 이미지의 데이터에 해당하는 비트 평면 단위들로 비디오 데이터(DV)를 저장한다. 이미지 메모리(32)는 비디오 데이터를 데이터 구동기(36) 및 온 레벨 판별기(33)에 공급한다.
온 레벨 판별기(33)는 소정의 디스플레이 영역에서 소정의 값보다 높은 휘도를 갖는 화소들의 백분율을 의미하는 면적 비(디스플레이 면적 비)를 검출한다. 구체적으로, 온-상태(=온 디스플레이)에서의 휘도는 기준 값으로서 간주되고, 디스플레이 면적 비는 하나의 디스플레이 화면에 존재하는 온 디스플레이 화소들의 수로 표현된다. 이 면적 비는 비디오 데이터(DV)로부터 비트 평면 당 "1"인 온 비트들의 수를 카운트함으로써 표시된다. 여기서, 디스플레이 면적 비는, 먼저 전압 강하가 무시될 수 없는 어떤 크기들의 영역들(r)로 디스플레이 화면을 규격화하고 온 디스플레이 화소들이 소정의 레이트 이상으로 현존하는 영역들(r)의 수를 카운트함으로써 얻어진다. 이와 같이 하여 얻어진 디스플레이 면적 비는 주파수 조정 기(34)에 출력된다.
주파수 조정기(34)는 각각의 디스플레이 영역 내 휘도가 기준 값을 만족하게, 온 레벨 판별기(33)로부터 얻어진 디스플레이 면적 비에 따라, 유지 전극들(17X, 17Y)에 입력된 유지 펄스들의 주파수 혹은 유지 펄스 수를 조정한다. 도 3a는 온 디스플레이 면적(비)과 휘도간 관계를 그래프로 도시한 것이다. 이 그래프에 도시한 바와 같이, 실제 장치에서 휘도는 화면 내 온 디스플레이 화소들의 면적의 증가에 따라 감소하여, 기준 값(B100)(100% 휘도)보다 낮아진다.
플라즈마 방전에 의한 발광 휘도에 관하여, 도 3b에 도시한 관계가 실험적인 사실로서 알려진다. 즉, 휘도는 유지 전극들(17)에의 입력 펄스들(유지 펄스들)의 주파수 혹은 단위 시간 당 입력 펄스들의 수에 선형으로 비례한다. 그러므로, 이 실시예에서, 주파수 조정기(34)는 도 4에 그래프로 도시한 바와 같이, 디스플레이 면적에 기초하여 낮아진 휘도를 기준 값(B100)으로 보정하기 위해, 관계된 기술에서 일정하게 유지되는 유지 펄스들의 주파수 혹은 유지 펄스 수를 디스플레이 면적 비에 따라 제어한다. 플라즈마 디스플레이 장치에서, 화면 상의 발광 휘도는 주로 "얼마나 많은 펄스들이 소정의 발광 기간 동안 입력되는가"에 따르며, 이것은 본 발명에서 "유지 펄스들의 주파수 혹은 유지 펄스 수"를 의미한다. 설명을 간단하게 할 목적으로, "유지 펄스들의 주파수 혹은 유지 펄스 수"를 다음 설명에선 단순히 "주파수"라 칭하도록 하겠다.
주파수 조정기(34)는 온 레벨 판별기(33)로부터 입력된 디스플레이 면적 비에 근거하여 다음과 같이 유지 주파수를 조정하고 얻어진 값을 유지 구동기(35)에 출력한다.
먼저, 디스플레이 면적 비에 따라, 휘도 기준 값(B100)으로부터의 휘도 저하(ΔB)를 계산한다(도 3a). 도 3b로부터 휘도 저하(ΔB)는 상응하여 휘도를 높이기 위한 주파수 증분(Δf)에 선형으로 비례함을 알 수 있다. 즉, ΔB가 기준 값(B100)의 x%일 때, Δf는 표준 주파수(fst)의 x%이다. 그러므로,
ΔB = B100 x 0.01x, Δf = fst x 0.01x
Δf = (fst/B100) x ΔB (1)
결국, B100의 휘도에서 유지 주파수 fst + Δf는 휘도 저하(ΔB)로부터 도출될 수 있다. 따라서, 3개의 특성간 상관으로부터, 주파수 보정 값은 "디스플레이 면적 비" -> "휘도 저하(ΔB)" -> "유지 주파수 fst + Δf"의 과정을 통해 유일하게 도출될 수 있다. 이와 같이 하여 얻어진 유지 주파수 fst + Δf는 디스플레이 면적 비로부터 기인된 변동(ΔB)을 상쇄시켜 휘도를 항시 기준 값(B100)으로 보정하기 위한 주파수를 나타낸다. 3 요소들 간 이러한 상관에 관하여, 언급한 바와 같이 선형성이 확고하기 때문에, 실제 플라즈마 디스플레이 장치에서 최소 두 점들에서 특성 값들을 측정함으로써 관계의 적합한 식을 얻는 것이 가능하다.
결국, 도 5에 도시한 디스플레이 면적 비에 대한 보정 주파수는 장치의 표준 특성에 따라 계산된다. 이어서 주파수 조정기(34)에서, 도 5의 (디스플레이 면적 비)와 (보정 주파수) 간 관계는 테이블 또는 변환식 형태로 유지되고 유지 주파수에 대한 보정 값은 입력된 디스플레이 면적 비로부터 직접 계산된다. 수정예에서, 먼저 휘도 저하(ΔB)는 도 3a에 도시한 관계에 기초하여 디스플레이 면적 비로부터 계산될 수 있고, 이어서 주파수(Δf)와 보정 값(fst + Δf)은 위에 주어진 식(1)으로부터 계산될 수도 있다.
다음에, 이 플라즈마 디스플레이 장치의 동작을 이하 설명한다. 계조 제어는 서브-필드 방법에 따라 실행되고, 각각의 서브-필드에서 기본적인 리셋, 어드레스 및 유지 동작들은 정규 모드들에서 수행되는 것으로 가정한다.
먼저, 서브-필드에서의 동작을 설명한다. 리셋 기간에, 유지 구동기(35)는 정규모드에서 소정의 값의 펄스들을 전체 유지 전극들(17X, 17Y)에 인가하고, 그럼으로써 균일한 벽 전하들을 갖는 상태 혹은 어떠한 벽 전하도 없는 상태가 전체 화소 영역들의 보호층(20) 상에 균일하게 형성되도록 유지 전극들을 방전시킨다.
이에 이은 어드레스 기간에서, 동작이 또한 정규모드에서 수행된다. 유지 구동기(35)는 평행한 유지 전극들(17Y)에 스캐닝 펄스들을 순차로 출력함과 동시에 데이터 구동기(36)는 스캐닝 타이밍에 동기하여 어드레스 전극들(13)에 데이터 펄스들을 인가한다. 데이터 펄스들은 비디오 데이터(DV)로부터 발생된 신호에 기초하며, 각각은 관계된 화소로부터의 발광 혹은 비발광에 대응하는 2진 펄스이다. 이들 펄스들의 값은 전압이 유지 전극들(17Y) 및 어드레스 전극(13) 모두에 인가될 때만, 방전 시작 전압을 넘어 어드레스 방전이 발생되도록 설정된다. 그러므로, 어드레스 방전은 리셋 시간에 상태에 따라 발광 혹은 비발광 화소에서 발생되고, 이에 의해 벽 전하들이 발광 화소들에만 선택적으로 잔류하게 된다.
어드레스 방전 제어 동작은 다음과 같이 수행된다. 먼저, A/D 변환기(31)는 타이밍 제어기에 의해 실행된 샘플링 제어에 의거하여, 입력 비디오 신호(SV)를 8 비트 디지털 신호, 즉 화소 당 3색 휘도 각각을 나타내는 비디오 데이터(DV)로 변환하고, 이어서 이미지 메모리(32)에 비디오 데이터(DV)를 순차로 공급한다. 비디오 데이터(DV)에서, 각각의 비트들의 휘도 성분 비들은 최하위 비트부터 1:2:4:8:16:32:64:128의 순이며, 비디오 데이터는 양자화되며 최대 휘도는 2진 11111111, 즉 255이다. 이미지 메모리(32)는 비디오 데이터(DV)를 8비트 데이터로 분리하고 이러한 데이터를 예를 들면 비트 평면 단위들로 저장한다. 또한 이미지 메모리(32)는 타이밍 제어에 따라, 저장된 비디오 데이터(DV)로부터, 다음 디스플레이 될 서브-필드에 대응하는 비트 평면 데이터를 독출하고, 이 독출한 데이터를 데이터 구동기(36)에 출력한다. 이어서, 데이터 구동기(36)는 입력된 비디오 데이터(DV)(화소당 비트 데이터)에 의거하여 2진 데이터 펄스들을 발생하고, 타이밍 제어에 따라, 개개의 화소들에 각각 대응하는 어드레스 전극들(13)에 2진 데이터 펄스들을 출력한다.
이 실시예에서, 이러한 어드레싱 제어와 동시에, 다음 수행될 유지 방전을 위해 유지 펄스 주파수 제어가 실행된다.
먼저, 이미지 메모리(32)로부터 서브-필드마다 비디오 데이터(DV)가 독출되고 이어서 온 레벨 판별기(33)에 입력된다. 이어서, 온 레벨 판별기(33)는 하나의 서브-필드의 비디오 데이터(DV)로부터 영역(r)의 단위들로, 온 디스플레이 화소들의 수를 계산한 후 디스플레이 면적 비를 발견하고, 이를 주파수 조정기(34)에 입력한다. 주파수 조정기(34)는 입력된 디스플레이 면적 비로부터 추정된 휘도 저하(ΔB)를 도출한 후, 특성 테이블 혹은 보정 식으로부터, ΔB에 상응하는 주파 수(Δf)를 계산하고, 주파수(Δf)를 표준 주파수(fst)에 중첩시키고, 그럼으로써 B100의 방출 휘도에 기초하여 유지 주파수를 값(fst+Δf)으로 보정한다. 이와 같이 하여 보정된 값은 유지 구동기(35)에 출력된다.
이러한 식으로, 보정 값(fst +Δf)이 서브-필드마다 유지 주파수로서 유지 구동기(35)에 입력된다.
그러므로, 유지 구동기(35)의 타이밍은 주파수(fst + Δf)에 응답하여 제어되고, 유지 기간에, 이 주파수의 유지 펄스들을 전체 유지 전극들(17X, 17Y)에 출력한다. 이 때, 온 디스플레이 화소에서, 벽 방전의 전위는 이에 인가된 유지 펄스들에 중첩되고, 방전 시작 전압에 도달된 유지 전극들(17X, 17Y) 사이에서 방전이 시작되고, 이에 의해서 펄스들의 인가 동안에 방전 및 발광이 유지될 수 있다. 유지 펄스들이 보정된 주파수(fst + Δf)에 공급되기 때문에, 발광 화소의 휘도는 기준 값(B100)으로 보정된다.
전술한 동작은 서브-필드마다 반복된다. 도 6은 서브-필드 혹은 필드 동안 발광 디스플레이 면적의 변경에도 불구하고 유효 휘도 내 야기된 어떤 변동이 유지 펄스 주파수에 의해 보정되는 예를 도시한 것이다. 그러므로, 이 플라즈마 디스플레이 장치에서, 온 디스플레이 영역은 기준 값(B100)의 일정한 휘도로 항시 디스플레이 될 수 있다.
이에 따라, 이 실시예에서, 디스플레이 영역에서 온 디스플레이 화소들의 면적 비는 온 레벨 판별기(33)에 의해 서브-필드마다 검출되고, 이어서, 휘도 저하(ΔB)은 주파수 조정기(34)에 의해 도출되며, 유지 주파수는 보충 증분(Δf)에 의해 보정되므로, 화면은 항시 최대 휘도(기준 값(B100))으로 디스플레이 될 수 있어 비디오 신호에 정확하게 대응하는 적합한 휘도 계조들이 확실하게 된다. 결국, 충실하게 비디오 신호에 따르는 이미지를 재생하는 것이 가능해진다.
[수정예]
전술한 제 1 실시예에서는, 충실하게 비디오 신호에 따르는 이미지를 재생하기 위해서 유효 휘도를 보정하기 위해 유지 주파수를 제어하는 방법에 대해 설명하였다. 또한, 제 1 실시예와 유사한 구조의 수정된 플라즈마 디스플레이 장치에서, 밝은 화면을 더 밝게 혹은 어두운 화면을 더 어둡게 표시하기 위해 유지 주파수에 의해 휘도를 제어하는 것도 가능하다. 이 기술은 도 7에 도시한 바와 같이 비디오 데이터의 입력 휘도(X)에 관하여 비선형으로 실제 방출 휘도(Y)를 변경함으로써 실현될 수 있다.
이 수정예에서, 밝기는 온 레벨 판별기(33)에 의해 온 디스플레이 면적 비로서 필드 단위들로 검출되고, 유지 주파수는 각 필드의 검출된 밝기에 따라 주파수 조정기(34)에 의해 도 7에 도시한 비선형 특성에 따라 변경된다. 이 경우에, 디스플레이 면적 비는 한 필드의 비디오 데이터(DV)로부터 계산된 평균 휘도로서 얻어질 수 있다. 또한, 이와 같이 하여 얻어진 유지 주파수는 각각의 관계된 필드의 기준 주파수(fb)로서 간주되고, 각 필드의 기간 동안 유지 펄스들은 기준 주파수(fb)에 의해 제어된다.
따라서, 이 수정예에서, 각각의 한 필드의 이미지의 휘도는 이러한 특성에서 동적 범위를 넓히게 한 유지 주파수에 의해 제어되고 그럼으로써 상당히 강조된 이미지의 향상된 디스플레이가 실현된다. 특히, 어두운 화면에서, 유지 주파수는 정규 주파수보다 낮도록 설정되고, 따라서 블랙 레벨에서 플리커링의 감소가 달성된다. 또한, 주파수 조정기(34)에서 사용되는 테이블, 혹은 변환식 등은 처음에 원하는 대로 준비될 수 있기 때문에, 주파수 변경 시스템은 목적에 따라 변경이 가능하다.
또한, 온 레벨 판별기(33)를 서브-필드마다 밝기를 검출하게 할 수 있고, 주파수 조정기(34)에서, 기준 주파수(fb)는 전술한 제 1 실시예에서 표준 주파수(fst)로서 간주되므로 서브-필드마다 휘도 보정 또한 동시에 수행될 수 있다.
[제 2 실시예]
도 8은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 장치의 구조를 도시한 블록도이다. 이 플라즈마 디스플레이 장치는 각 필드의 발광 디스플레이 기간에서 최대 휘도(피크 휘도 값)를 계조의 최상위 비트에 할당함으로써 디스플레이를 수행한다. 디스플레이 장치는 공지의 구성에 더하여 피크 휘도 검출기(51) 및 주파수 조정기(52)를 더 포함한다. 제 1 실시예에 관련하여 이미 기술된 것들과 동일한 어떤 구성요소들은 제 1 실시예에서 사용되는 것들과 동일한 참조부호 혹은 기호들로 표기하였으므로 이에 대한 반복되는 설명은 여기서는 생략한다.
피크 휘도 검출기(51)는 비디오 신호(SV)의 피크 휘도(Bpeak)를 필드마다의 최대 진폭(Vmax)으로서 검출한다. 피크 휘도(Bpeak)(Vmax)는 A/D 변환기(31) 및 주파수 조정기(52)에 출력된다.
A/D 변환기(31)는 입력된 비디오 신호(SV)를 비디오 데이터(DV)로 변환하기 위해 이를 양자화한다. 여기서는 도 9에 도시한 바와 같이 화이트 레벨(61)을 통상의 고정된 최상위 비트로 설정하는 대신에, A/D 변환기(31)는 피크 휘도 검출기(51)로부터 최대 진폭(Vmax)에 의해 주어진 최대 진폭 레벨(62)을 최상위 비트에 할당함으로써 비디오 신호(SV)를 양자화한다. 이러한 식으로, A/D 변환기(31)는 변동 기준을 필드마다 설정된 최대 진폭 레벨(62)로서 채택하고, 그럼으로써 최대 값이 어떠한 필드에 대해서도 최대 비트들(11111111)로 구성되는 비디오 데이터(DV)를 발생한다.
A/D 변환기(31)는 예를 들면 상한 기준 전압(Vref)을 가변시켜 이의 값을 최대 진폭(Vmax)의 각각의 입력에 응답하여 업데이트할 수 있는 플래시형 변환기를 채용함으로써 실현될 수 있다. 즉, 필드마다의 최대 진폭(Vmax)에 의해 업데이트된 상위 기준 전압(Vref)을 사용하면, 실제로 0 내지 Vmax(V) 범위의 입력 값은 255 계조들로 분해된다.
서브-필드 구동방법에서, 상기 프로세스는 발광을 위한 전체 서브-필드들(SF1-SF8)의 연속적인 구동에 해당한다. 결국, 각 이미지의 휘도는 최대 계조들의 수에 의해 디스플레이 된다. 그러나, 이 경우, 휘도는 적합하게 디스플레이 될 수 없다. 관계된 기술에 따라서, 휘도는 비디오 데이터의 비트들의 수에 대응하는 시간 길이동안만 광이 소정의 일정한 휘도로 방출되는 시간 변조로 표현되고 이러한 휘도 및 계조들의 기준은 화이트 레벨에 근거한다. 그러나, 여기서 전 범위의 휘도는 각 필드에 고유한 값을 가지며, 휘도에 대한 절대 기준으로서 간 주될 수 없다. 그러므로, 계조 범위를 최대로 연속하여 넓히는 것에 따라 휘도를 보정하는 것이 여기서는 필요하다.
구체적으로, 발광 휘도는 휘도의 시간 적분이 원래 디스플레이 될 값에 일치하도록 발광 기간동안 평균하여 낮아질 필요가 있다. 또한, 제 1 실시예와 관련하여 언급된 바와 같이, 유지 주파수 및 휘도는 선형 비례 관계에 있다. 그러므로, 제 2 실시예에서, 주파수 조정기(52)는 화이트 레벨에 의거하는 것이 아니라 필드마다의 전 범위의 휘도에 따르는 방출 휘도를 얻을 수 있게 유지 주파수를 보정한다.
피크 휘도 검출기(51)로부터 입력된 피크 휘도(Bpeak)(Vmax)에 응답하여, 주파수 조정기(52)는 화이트 레벨에 대한 이의 비(n)를 계산한 후 비(n)로 표준 주파수(fst)를 곱하여 유지 주파수를 보정한다. 보정 값은 유지 구동기(35)에 출력된다.
결국, 이 플라즈마 디스플레이 장치에서, 계조들의 수는 최대 비트들로 표현되고, 동시에 휘도는 발광 시간의 증가에 따라 유지 주파수에 의해 조정된다.
다음에, 이 플라즈마 디스플레이 장치의 동작을 이하 설명한다. 도 10a 및 10b을 참조하여 비디오 신호(SV)가 0 내지 1V의 범위에 있을 때 최대 진폭(Vmax)이 0.5V인 필드 이미지를 디스플레이 하는 한 구체적인 예에 대해 설명하도록 하겠다.
입력된 비디오 신호(SV)에 응답하여, 먼저 피크 휘도 검출기(51)는 각 필드에서 최대 진폭(Vmax)(피크 휘도(Bpeak))을 검출하고, 이어서 검출된 진폭을 A/D 변환기(31)에 공급한다. 또한, 피크 휘도 검출기(51)는 이와 같이 하여 얻어진 최대 진폭(Vmax)을 A/D 변환기(31) 및 주파수 조정기(52)에 출력한다.
A/D 변환기(31)는 비디오 신호(SV)의 아날로그 디지털 변환을 실행한다. 이 경우, A/D 변환기(31)는 최상위 비트를 입력 피크 휘도(Bpeak)에 할당하고, 이어서 입력된 신호를 필드당 비디오 데이터(DV)로 변환하고, 이에 의해서 최대 비트들이 각 필드 이미지에서 최대 휘도를 나타내는 비디오 데이터(DV)에 할당된다.
이 예에서, 상위 참조 전압(Vref)는 0.5V로 설정되고, 비디오 신호(SV)는 아날로그 디지털 변환을 통해 처리된다. 도 10a에 도시한 바와 같이, 종래의 계조 제어 시스템에 따라서, 예를 들면 8비트들(28 = 256 계조들)이 전 범위의 휘도에 할당되고 전체 휘도 레벨들은 단계 0 -255에 대응하도록 사전에 등급이 매겨진다. 즉, 비디오 신호(SV)가 0 내지 1V의 범위에 있을 때, A/D 변환기는 1V의 고정된 상위 기준 전압(Vref)을 사용하여 0-1V의 입력 값을 255 단계들로 분해한다. 그러므로, 통상의 계조 제어는 화이트 레벨을 참조하는 절대 휘도에 근거한다. 이 때문에, 0.5V의 비디오 신호는 256/2 = 128 단계들, 즉 (01111111)의 비디오 데이터로 변환되며, 이미지는 7비트들에 대응하는 128 계조들로 디스플레이 된다. 한편, 상위 참조 전압(Vref)의 설정이 변경되는 이 예에서, 7비트들에 대응하는 신호(SV)는 최대 8비트(11111111)의 비디오 데이터(DV)로 변환되고, 관계된 기술에서 7비트에 대응하는 휘도 범위는 256 계조들로 디스플레이 된다.
이와 같이 하여 얻어진 비디오 데이터(DV)는 알려진 바와 같이 이미지 메모리(32)에 판독되고, 이로부터 각 서브-필드의 어드레스 기간에 소정의 타이밍에서 데이터 구동기(36)로 독출된다. 독출된 비디오 데이터(DV)는 디스플레이 패널(10) 상의 각각의 어드레스 전극(13)에 공급된다.
결국, 각 서브-필드의 화소는 최대 휘도가 피크 휘도 값(Bpeak)으로 설정되는 최대 계조들로 디스플레이 되도록 턴 온 혹은 오프된다. 즉, 이 예에서, 7비트들에 대응하는 휘도 범위는 256 계조들로 디스플레이 된다.
한편, 입력 최대 증폭(Vmax)(피크 휘도(Bpeak))으로부터의 주파수 조정기(52)는 피크 휘도 값(Bpeak)의 화이트 레벨에 대한 비(n)를 계산한 후 비(n)로 표준 주파수(fst)를 곱하여 유지 주파수를 보정한다. 보정 값은 유지 구동기(35)에 출력된다.
유지 기간에서, 유지 구동기(35)는 보정된 주파수의 유지 펄스들을 전체 유지 전극들(17X, 17Y)에 출력한다. 이 때, 온 디스플레이 화소의 휘도는 유지 주파수의 보정에 대응하여 낮아지므로, 전체 서브-필드들(SF1-SF8)의 시간 적분인 각 화소의 휘도는 디스플레이 될 적합한 값으로 보정된다.
도 10b에 도시한 상측의 라인은 7비트 시간 길이로 7-비트 휘도를 나타낸다. 이 실시예에서, 이에 동등한 휘도는 도 10b에 하측의 라인으로 8비트 길이로 나타내었다. 따라서, 발광 동안의 휘도는 상측 라인의 휘도와 적분된 휘도가 서로 일치되도록 할 필요가 있다. 도 10a에 도시한 바와 같이, 비디오 데이터(DV)의 7비트 휘도는 8비트 휘도의 반이다. 그러므로, 이 경우에, 유지 주파수는 표준 주파수(fst)의 반이다.
상술한 바와 같이, 휘도의 시간 변조는 최대 계조들로 각 필드의 이미지를 디스플레이 하도록 실행되며, 주파수 변조는 적합한 값으로 휘도를 보정하도록 실행된다.
이러한 일련의 동작들은 매 필드의 비디오 신호(SV)에 관하여 반복된다. 결국, 이미지의 휘도가 극히 낮은 경우에도 최대-계조 디스플레이가 수행될 수 있고, 휘도값 자체는 발광 시간의 증가에 따라 유지 주파수에 의해 적합하게 조정될 수 있다.
이 제 2 실시예에서, 언급된 바와 같이, 피크 휘도 값(Bpeak)은 필드마다 검출되고, 이어서 검출된 값은 최상위 비트에 할당되며, 각 서브-필드에서 휘도는 계조 디스플레이를 수행하도록 변조되며, 이에 의해서 각 필드의 이미지는 피크 휘도 값(Bpeak)에 설정된 최대 휘도로 최대 계조들로 디스플레이될 수 있다. 따라서, 항시 우수한 화질로 만족스러운 디스플레이를 달성하는 것이 가능해진다. 특히, 전체로서 어떤 어두운 이미지에 관하여, 저휘도에서도 고 계조 디스플레이가 달성될 수 있고, 따라서 어떤 미묘하게 밝은 부분 및 어두운 부분에서 효과적인 강조를 실현할 수 있다. 이 디스플레이 방법에서, 계조들의 수는 시간적인 변조에 의해 생기므로, 종래의 방법에서의 수와 비교해 볼 때 보다 많은 수의 서브-필드들이 온-디스플레이 된다. 또한 이 실시예에서, 휘도는 발광 시간의 증가에 따라 유지 주파수에 의해 제어되고, 이에 의해서 각 화소의 휘도는 이의 적합한 값으로 보정될 수 있다.
[제 3 실시예]
도 11은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 장치에 화면이 어떻게 디스플레이 되는가를 도시한 것이다. 제 1 및 제 2 실시예들 각각에서 채용된 디스플레이 시스템은 유지 주파수의 변조를 이용하기 때문에, 위의 설명은 디스플레이 패널의 구조에 비추어, 이 장치에 단일의 화면의 디스플레이에 관계된 것이다. 이 제 3 실시예에서는 화면상에 동시에 복수의 화면을 디스플레이 하는 또 다른 경우에 상기 디스플레이 시스템을 적용하는 방법에 대한 설명을 하도록 하겠다. 또한 제 3 실시예에서, 전술한 실시예들에서 사용된 것들과 동일한 어떤 구성요소들은 동일한 참조부호들 혹은 기호들로 표기되었다.
일 실시예에서, 주 화면(main screen; 70)은 장치의 전체 화면 상에 디스플레이 되며, 자식(child screen) 화면들(71, 72)은 주 화면 대신 화면의 부분들 상에 디스플레이 된다. 원하는 수의 이러한 자식 화면들은 자식 화면들(71, 72,... 등)로서 설정이 될 수 있다. 제 3 실시예에서, 전술한 휘도 제어는 복수의 디스플레이 된 화면 중 하나, 예를 들면 주 화면(70)에 관하여 실행되고, 다른 디스플레이 된 화면들, 이를테면 자식 화면들(71, 72) 중 어느 하나의 휘도는 다음과 같이 하여 조정된다.
도 12는 제 3 실시예에 따른 플라즈마 디스플레이 장치의 주요 구성요소들을 도시한 블록도이며, 도 13a, 13b 및 14a, 14b는 이러한 휘도 보정을 위한 구체적인 방법을 그래프로 설명하는 것이다. 이들 주요 구성요소들을 제외하고, 이 플라즈마 디스플레이 장치의 기본 구조는 예를 들면 제 1 혹은 제 2 실시예에서의 장치와 동일하다. 또한 복수의 디스플레이 화면(70-72)에 대응하는 비디오 데이터(DV)(DV0, DV10, DV20)은 도 11에 도시한 바와 같이 복수의 화면이 장치의 단일 화면 상에 디스플레이 될 수 있게 캡쳐된다. 여기서, 화면간 휘도 보정기(81)는 전술한 실시예들에서 사용되는 전술한 것과 동일한 이미지 메모리(32)에 혹은 이로부터 비디오 데이터(DV)를 전송하기 위해 설치된다.
화면간 휘도 보정기(81)는 주 화면(70)의 휘도에 따라 데이터에 대해 자식 화면들(71, 72)의 휘도를 조정한다. 이 휘도 보정기(81)는 주 화면(70)과 자식 화면들(71, 72)의 각각의 비디오 데이터(DV0, DV10, DV20)로부터의 피크 휘도 값들(P0, P10, P20)을 검출하는 기능과, 주 화면(70)의 검출된 피크 휘도 값(P0)에 따라 자식 화면들(71, 72)에 디스플레이 된 이미지들의 휘도 분포를 보정하는 또 다른 기능을 갖는다. (여기서, "피크 휘도 값"이라는 용어는 비트 데이터에 대한 값을 의미하며, 제 2 실시예에서 피크 휘도 값(Bpeak)과는 다르다).
이의 구체적인 동작에 대해서, 먼저 이미지 메모리(32)로부터 비디오 데이터(DV0, DV10, DV20)이 독출되어 화면간 휘도 보정기(81)에 입력된다. 이어서 휘도 보정기(81)는 비디오 데이터(DV0, DV10, DV20)로부터 각각의 피크 휘도 값들(P0, P10, P20)을 검출한다. 이어서, 휘도 보정기(81)는 각각의 피크 휘도 값들(P10, P20)이 주 화면(70)의 피크 휘도 값(P0)에 따르도록 자식 화면들(71, 72)의 전체 휘도 분포를 보정한다.
[자식 화면(71)에 대한 휘도 보정]
도 13a 및 13b는 주 화면(70)의 휘도 분포와 자식 화면(71)의 휘도 분포를 각각 도시한 것이다. 이 경우에, 자식 화면(71)의 피크 휘도 값(P10)은 주 화면(70)의 피크 휘도 값(P0)보다 낮다. 이러한 상태에서, 장치의 전체 화면 상의 전체 화면들의 휘도가 주 화면(70)에 관련하여 제어된다면, 자식 화면(71)의 휘도 는 주 화면에 대해 실행된 제어에 의해 수동적으로 변경된다. 즉, 자식 화면(71)이 비디오 데이터(DV10)를 나타낸다 할지라도, 이의 휘도 제어는 완전히 비디오 데이터(DV10)의 휘도에 관계없이 실행되고, 이에 의해서 휘도의 효과적인 제어가 달성될 수 없으며 최악의 경우 적합한 디스플레이조차도 얻어지지 않을 수도 있다.
상기의 문제에 비추어, 이 실시예는 자식 화면(71)의 피크 휘도 값(P10)이 주 화면(70)의 피크 휘도 값(P0)과 동일한 피크 휘도 값(P11)까지 상승되고, 이에 의해서 자식 화면(71) 및 주 화면(70)에 대한 제어 조건들이 균일하게 되도록 설계된다. 결국, 자식 화면(71)은 원 비디오 데이터(DV10)에 충실한 휘도를 더 이상 디스플레이지 못하며, 휘도의 균형은 주 화면(70)에 관련하여 얻어질 수 있으므로, 장치의 전체 화면에 대해 무작위로 실행되는 휘도 제어가 자식 화면(71)에도 어떤 효과를 준다. 예를 들면 주 화면(70)과 자식 화면(71)간에 콘트라스트 차가 뚜렷한 경우, 이러한 콘트라스트 차가 강조되고 결국 뷰어가 어느 한 화면을 보기가 더 어렵게 된다. 이것은, 부분적으로는, 휘도가 계조들에 관련하여 제어되는 서브-필드 구동 방법에서, 더 어두운 화면에서는 계조들의 절대 수가 더 작아 화면의 품질이 낮아진다는 사실로부터 기인한다. 그러므로, 디스플레이 된 화면들의 상호 가시성은 디스플레이 된 화면들 간에 휘도를 오히려 균일하게 함으로써 증가될 수 있다.
피크 휘도 값(P10)을 피크 휘도 값(P11)으로 높임으로써, 자식 화면(71)의 전체 휘도 분포는 휘도의 보정을 위해 도 13b에 실선에서 일점쇄선까지 상승된다. 예를 들면, 실선으로 표기된 휘도는 피크 휘도 값의 변경에 따르는 이득으로 증폭되거나, 피크 휘도 값의 변경에 대응하는 오프셋이 실선의 휘도에 주어진다.
이에 따라 화면간 휘도 보정기(81)는 자식 화면(71)의 휘도 분포를 보정하며, 이어서 휘도가 보정된 비디오 데이터(DV11)를 이미지 메모리(32)에 출력한다. 이어서, 비디오 데이터(DV11)는 이미지 메모리(32)에 저장되고, 자식 화면을 디스플레이 하는 공지의 방식에서처럼 자식 화면(71)을 디스플레이 하는데 사용된다.
[자식 화면(72)에 대한 휘도 보정]
도 14a 및 14b는 주 화면(70)의 휘도 분포 및 자식 화면(72)의 휘도 분포 각각을 도시한 것이다. 이 경우에, 자식 화면(72)의 피크 휘도 값(P20)은 주 화면(70)의 피크 휘도 값(P0)보다 크다. 이러한 상태에서, 만약 장치의 전체 화면 상의 전체 화면들의 휘도가 주 화면(70)에 관련하여 제어된다면, 자식 화면(71)에 대한 전술한 경우에서처럼 어떤 이유로 자식 화면(72)의 디스플레이 품질이 악화될 수도 있다. 주 화면(70)의 휘도를 상승시키는 이러한 제어의 실행에서, 자식 화면(72)의 휘도는 화이트 레벨 측에서 포화되어 결국 높은 휘도측에서 계조들이 와해된다.
위의 문제에 비추어, 이 실시예는 자식 화면(72)이 주 화면(70)과 동일한 제어 조건 하에 있도록 자식 화면(72)의 피크 휘도 값(P20)을 주 화면(70)의 피크 휘도 값(72)과 동일한 피크 휘도 값(P21)으로 낮추고, 이에 의해서 자식 화면(72)과 주 화면(70) 간에 휘도의 균형이 얻어질 수 있고, 따라서 장치의 전체 화면에 대해 무작위로 실행되는 휘도 제어가 자식 화면(72)에도 어떤 효과를 주는 또 다른 이점을 갖고, 디스플레이 되는 화면들의 상호 가시성이 증가될 수 있게 설계된다.
피크 휘도 값(P20)을 피크 휘도 값(P21)으로 감소시킴으로써, 자식 화면(72) 의 전체 휘도 분포는 휘도의 보정을 위해 도 14b에 실선에서 일점쇄선으로 감소된다. 예를 들면, 실선으로 표기된 휘도는 피크 휘도 값의 변경에 따르는 이득으로 증폭되거나, 피크 휘도 값의 변경에 대응하는 오프셋이 실선의 휘도에 주어진다.
이에 따라 화면간 휘도 보정기(81)는 자식 화면(72)의 휘도 분포를 보정하며, 이어서 휘도가 보정된 비디오 데이터(DV21)를 이미지 메모리(32)에 출력한다. 이어서, 비디오 데이터(DV21)는 이미지 메모리(32)에 저장되고, 자식 화면을 디스플레이 하는 공지의 방식에서처럼 자식 화면(72)을 디스플레이 하는데 사용된다.
따라서, 자식 화면들(71, 72) 각각은 주 화면(70)의 휘도에 따르게 보정된 휘도로 디스플레이 된다. 유지 주파수가 주 화면(70)에 관련하여 실행되는 휘도 제어(예를 들면, 제 1 및 제 2 실시예에서 휘도 조정)에 의해 변경된다면, 자식 화면들(71, 72)의 디스플레이 되는 이미지들은 주 화면(70)의 디스플레이 되는 이미지와 실질적으로 동일한 효과를 갖게 휘도가 변조된다.
이 실시예에 따라, 복수의 화면이 장치의 화면에 동시에 디스플레이 될 때, 자식 화면들(71, 72)의 휘도들은 데이터에 관하여 주 화면(70)의 휘도에 미리 따르게 되고, 휘도 제어는 주 화면(70)에 관하여 유지 주파수 변조를 이용함으로써 실행되고, 이에 의해서 자식 화면들(71, 72)의 디스플레이 된 이미지들은 주 화면(70)의 디스플레이 된 이미지와 실질적으로 동일한 효과를 갖게 휘도가 변조된다. 그러므로, 자식 화면들(71, 72)의 디스플레이 휘도들은 주 화면(70)의 휘도의 최적의 설정에 더하여 적절하게 제어되므로, 휘도 제어에 필수적인 효과를 완전히 나타내는 것을 달성할 수 있다. 또한, 주 화면들(70)과 자식 화면들(71, 72)간에 상호 가시성이 향상될 수 있다.
본 발명은 위의 실시예들 중 어느 하나만으로 한정되지 않으며, 이의 다양한 수정들이 실시될 수도 있음을 알 것이다. 예를 들면, 제 1 실시예와, 동적 범위를 향상시키기 위해서 비선형 특성에 따라 적합한 값으로 디스플레이 휘도를 보정하는 수정예 외에, 본 발명은 온 디스플레이 화소들의 면적 비의 또 다른 파라미터로부터, 디스플레이 될 휘도를 검출하고, 검출된 값에 의거하여 유지 주파수를 제어할 수 있으며, 여기서 휘도 특성은 제 1 실시예에 관련하여 설명된 것 외에 원하는 어떤 다른 것들로 변경할 수 있다.
피크 휘도 값(Bpeak)이 최대 진폭 값(Vmax)으로서 검출되는 제 2 실시예 외에도, 피크 휘도 값은 페데스탈 레벨(pedestal level) 혹은 블랙 레벨에 의거한 피크 대 피크(P-P) 값으로서 검출될 수도 있다. 또한, 피크 휘도 값(Bpeak)이 최상위 비트에 할당되는 제 2 실시예 외에도, 피크 휘도 값(Bpeak) 대신 평균 휘도 값이 사용될 수도 있으며, 동일한 계조 제어가 실행될 수 있다. 그러나, 이 경우, 평균 이상의 어떠한 휘도 값이든 동적 범위를 초과하며, 신호 값이 화이트 레벨에서 포화되는 바람직하지 못한 "화이트 블러" 상태가 발생할 수도 있다. 그러므로, 화면의 품질이 크게 악화된 경우에, 최대 진폭 값(Vmax)의 파라미터는 최대 진폭값(Vmax)을 피크 휘도 값(Bpeak) 등으로서 사용함으로써 상황에 따라 선택적으로 전환될 수도 있다.
또한, 제 3 실시예에서, 주 화면(70)의 휘도에 따라 자식 화면(71 혹은 72)의 휘도를 보정할 때, 피크 휘도 값(P10 혹은 P20)은 피크 휘도 값(P0)에 따르게 된다. 그러나, 각각의 디스플레이 화면의 피크 대 피크 값 또한 채용될 수도 있 다. 또한, 인덱스 휘도 값은 이러한 피크 휘도 값들 중 어느 하나로만 한정되지 않으며, 다양한 휘도 파라미터들 중 어느 하나가 적용될 수도 있다. 이 외에도, 평균 휘도 값 등이 제 2 실시예에서처럼 사용될 수도 있다.
위의 실시예들에서, 서브-필드 구동 방법에서 8 서브-필드들에 의해 256 계조들을 나타내는 예에 대해 구체적으로 설명이 되었으나, 계조들의 수 및 서브-필드들의 수는 이러한 수치 값들만으로 한정되지 않는다.
본 발명은 계조들이 적합하게 표현되는 정확한 디스플레이를 수행할 수 있는 플라즈마 디스플레이 장치를 제공한다.

Claims (20)

  1. 각각의 화소가 한 쌍의 유지 전극들을 포함하고, 발광 표시 기간동안 상기 한 쌍의 유지 전극들에 유지 펄스들(sustain pulses)이 입력되어 발광 표시를 행하고, 화소마다의 휘도 정보를 비트 데이터로 나타내고, 상기 비트 데이터에 따라 발광 디스플레이 기간을 분할하고 변조함으로써 계조(gradations)가 표현되는, 플라즈마 디스플레이 장치에 있어서:
    입력된 아날로그 비디오 신호를 디지털 신호로 변환하여 비디오 데이터를 생성하는 A/D 변환 수단;
    상기 비디오 데이터를, 각 화소의 비트 데이터로 구성되는 하나의 표시 화면의 데이터에 해당하는 비트 평면 단위들로서 저장하는 이미지 메모리 수단;
    소정의 값보다 큰 휘도를 갖는 화소들이 표시 영역 내에서 점유하는 면적비를 검출하는 면적비 검출 수단;
    상기 표시 영역 내 휘도가 기준 휘도 값을 만족하도록 상기 면적비 검출 수단에서 검출된 면적비에 따른 휘도 저하를 보정하기 위한 상기 유지 전극들에 입력되는 유지 펄스들의 주파수 또는 유지 펄스 수를 증가시키는 유지 주파수 조정 수단; 및
    상기 증가된 주파수의 펄스를 수신하여 유지 기간 동안 상기 증가된 주파수의 펄스를 디스플레이 패널의 유지 전극에 제공하는 유지 구동기 수단을 포함하고,
    상기 기준 휘도 값은 최대 휘도 값이고,
    상기 A/D 변환 수단은 상기 기준 휘도 값을 최대 비트에 할당함으로써 상기 비트 데이터를 생성하는, 플라즈마 디스플레이 장치.
  2. 삭제
  3. 각각의 화소가 한 쌍의 유지 전극들을 포함하고, 발광 표시 기간동안 상기 한 쌍의 유지 전극들에 유지 펄스들이 입력되어 발광 표시를 행하고, 화소마다의 휘도 정보를 비트 데이터로 나타내고, 상기 비트 데이터에 따라 발광 디스플레이 기간을 분할하고 변조함으로써 계조가 표현되는, 플라즈마 디스플레이 장치에서 디스플레이를 수행하기 위한 방법에 있어서:
    입력된 아날로그 비디오 신호를 디지털 신호로 변환하여 비디오 데이터를 생성하는 단계;
    상기 비디오 데이터를, 각 화소의 비트 데이터로 구성되는 하나의 표시 화면의 데이터에 해당하는 비트 평면 단위들로서 저장하는 단계;
    소정의 값보다 큰 휘도를 갖는 화소들이 표시 영역 내에서 점유하는 면적비를 검출하는 단계;
    상기 표시 영역 내 휘도가 기준 휘도 값을 만족하도록 상기 검출된 면적비에 따른 휘도 저하를 보정하기 위한 상기 유지 전극들에 입력되는 유지 펄스들의 주파수 또는 유지 펄스 수를 증가시키는 단계; 및
    상기 증가된 주파수의 펄스를 수신하여 유지 기간 동안 상기 증가된 주파수의 펄스를 디스플레이 패널의 유지 전극에 제공하는 단계를 포함하고,
    상기 기준 휘도 값은 최대 휘도 값이고,
    상기 비트 데이터는 상기 기준 휘도 값을 최대 비트에 할당함으로써 생성되는, 플라즈마 디스플레이 장치의 디스플레이 수행 방법.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 소정의 디스플레이 이미지는 각 필드의 단위 이미지이고, 각 필드는 상기 비트 데이터의 비트 위치에 따라 하나의 필드의 발광 디스플레이 기간을 분할함으로써 형성된 서브-필드들로 분할되고 변조되는, 플라즈마 디스플레이 장치의 디스플레이 수행 방법.
  6. 제 1 항에 있어서,
    복수의 화면들이 동시에 디스플레이될 때, 디스플레이된 이미지에 관련된 각각의 휘도 정보로부터 인덱스로서 인덱스 휘도 값을 검출하기 위한 인덱스 검출 수단, 및
    디스플레이된 화면들의 제어를 위해 상기 휘도 정보를 이용하는 주 화면의 인덱스 휘도 값에 따라, 주 화면에 부가하여 디스플레이되는 자식 화면(child screen)의 휘도 분포를 보정하기 위한 화면 간 휘도 보정 수단을 포함하는, 플라즈마 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 화면 간 휘도 보정 수단은 상기 자식 화면의 인덱스 휘도 값이 상기 주 화면의 인덱스 휘도 값을 따르도록 하는 방법으로 상기 휘도 분포를 보정하는, 플라즈마 디스플레이 장치.
  8. 제 6 항에 있어서,
    상기 인덱스 휘도 값은 피크 휘도 값인, 플라즈마 디스플레이 장치.
  9. 제 6 항에 있어서,
    상기 인덱스 휘도 값은 평균 휘도 값인, 플라즈마 디스플레이 장치.
  10. 제 6 항에 있어서,
    상기 휘도 제어는 상기 주 화면에서 소정의 값보다 높은 임의의 휘도를 갖는 픽셀들의 디스플레이 영역에 대한 면적 비를 먼저 검출하고, 상기 디스플레이 영역 내의 휘도가 소정의 기준 값을 만족하도록 하는 방법으로 상기 면적 비에 따라 유지 펄스들의 주파수 또는 수를 조정함으로써 수행되는, 플라즈마 디스플레이 장치.
  11. 제 6 항에 있어서,
    상기 휘도 제어는 상기 주 화면의 휘도 정보로부터 변조 기준으로서 기준 휘도 값을 먼저 검출하고, 이어서 상기 검출된 기준 휘도 값에 기초하여 비트 데이터를 생성하고, 후속하여 발광 디스플레이 기간을 분할하고 변조하고, 상기 기준 휘도 값에 따라 상기 발광 디스플레이 기간에서 상기 유지 펄스들의 주파수 또는 수를 조정함으로써 수행되는, 플라즈마 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 기준 휘도 값은 피크 휘도 값 또는 평균 휘도 값인 것을 특징으로 하는, 플라즈마 디스플레이 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020020085293A 2001-12-27 2002-12-27 플라즈마 디스플레이 장치, 휘도 보정 방법 및 그디스플레이 방법 KR100953281B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00397002 2001-12-27
JP2001397002 2001-12-27
JP2002042961 2002-02-20
JPJP-P-2002-00042961 2002-02-20
JPJP-P-2002-00210070 2002-07-18
JP2002210070A JP2003316314A (ja) 2001-12-27 2002-07-18 プラズマ表示装置、並びにその輝度補正方法およびその表示方法

Publications (2)

Publication Number Publication Date
KR20030057471A KR20030057471A (ko) 2003-07-04
KR100953281B1 true KR100953281B1 (ko) 2010-04-16

Family

ID=27348024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085293A KR100953281B1 (ko) 2001-12-27 2002-12-27 플라즈마 디스플레이 장치, 휘도 보정 방법 및 그디스플레이 방법

Country Status (5)

Country Link
US (1) US6933911B2 (ko)
JP (1) JP2003316314A (ko)
KR (1) KR100953281B1 (ko)
CN (1) CN1265337C (ko)
TW (1) TWI224350B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004240103A (ja) * 2003-02-05 2004-08-26 Pioneer Electronic Corp 表示装置
BRPI0407065A (pt) * 2003-02-05 2006-01-17 Fmc Corp Composição de pasta de dentes
JP4619014B2 (ja) * 2003-03-28 2011-01-26 株式会社日立製作所 プラズマディスプレイパネルの駆動方法
JP4047306B2 (ja) * 2003-07-15 2008-02-13 キヤノン株式会社 補正値の決定方法、表示装置の製造方法
JP4084262B2 (ja) * 2003-08-08 2008-04-30 三星エスディアイ株式会社 輝度補正回路、輝度補正方法及び映像表示装置並びに映像表示方法
JP4399638B2 (ja) * 2003-10-02 2010-01-20 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4647220B2 (ja) * 2004-03-24 2011-03-09 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
CN100405430C (zh) * 2004-08-05 2008-07-23 康佳集团股份有限公司 一种增强低灰度值图像细节的驱动控制方法
KR100681021B1 (ko) * 2005-01-10 2007-02-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100708852B1 (ko) * 2005-07-29 2007-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100709259B1 (ko) * 2005-09-26 2007-04-19 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
EP1873745A1 (en) * 2006-06-30 2008-01-02 Deutsche Thomson-Brandt Gmbh Method and apparatus for driving a display device with variable reference driving signals
EP1895496A3 (en) * 2006-06-30 2009-03-04 Thomson Licensing Method and apparatus for driving a display device with variable reference driving signals
US8848044B2 (en) * 2007-01-26 2014-09-30 Nec Corporation Image processing apparatus, method, program and display
JP2009237200A (ja) * 2008-03-27 2009-10-15 Hitachi Displays Ltd 画像表示装置
JP2010015008A (ja) * 2008-07-04 2010-01-21 Samsung Electronics Co Ltd 映像信号処理装置、映像信号処理方法、プログラム、および表示装置
JP2010122609A (ja) * 2008-11-21 2010-06-03 Canon Inc 表示制御装置及び表示制御方法
CN102231257A (zh) * 2010-09-30 2011-11-02 四川虹欧显示器件有限公司 等离子显示面板的显示方法及装置
JP5652188B2 (ja) * 2010-12-15 2015-01-14 ソニー株式会社 表示装置
JP5885847B2 (ja) * 2012-08-10 2016-03-16 三菱電機株式会社 画像処理装置、表示装置、画像処理方法、表示方法、および画像処理プログラム
TWI566134B (zh) 2013-02-05 2017-01-11 財團法人工業技術研究院 摺疊式顯示器、可撓式顯示器及電腦圖像之控制方法
CN110708439A (zh) * 2014-06-26 2020-01-17 松下知识产权经营株式会社 显示装置及数据输出方法
CN114755538B (zh) * 2022-03-24 2022-12-23 南京航空航天大学 一种基于紫外成像的脉冲电压下局部放电检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212126A (ja) * 1996-02-02 1997-08-15 Fujitsu General Ltd ディスプレイ装置の駆動回路
KR19990018315A (ko) * 1997-08-27 1999-03-15 구자홍 주화면 밝기에 따른 부화면 밝기 보정장치 및 보정방법
KR20000048247A (ko) * 1998-12-24 2000-07-25 아끼구사 나오유끼 표시 장치
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962253B2 (ja) * 1996-12-25 1999-10-12 日本電気株式会社 プラズマディスプレイ装置
JP3544855B2 (ja) * 1998-03-26 2004-07-21 富士通株式会社 表示ユニットの消費電力制御方法と装置、その装置を含む表示システム、及びその方法を実現するプログラムを格納した記憶媒体
JP3695737B2 (ja) * 1999-07-01 2005-09-14 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
KR100472438B1 (ko) * 2001-11-14 2005-02-21 삼성전자주식회사 플라즈마 디스플레이 패널의 휘도 감쇠장치 및 방법
JP4308488B2 (ja) * 2002-03-12 2009-08-05 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09212126A (ja) * 1996-02-02 1997-08-15 Fujitsu General Ltd ディスプレイ装置の駆動回路
KR19990018315A (ko) * 1997-08-27 1999-03-15 구자홍 주화면 밝기에 따른 부화면 밝기 보정장치 및 보정방법
KR20000048247A (ko) * 1998-12-24 2000-07-25 아끼구사 나오유끼 표시 장치
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置

Also Published As

Publication number Publication date
KR20030057471A (ko) 2003-07-04
CN1265337C (zh) 2006-07-19
TW200306600A (en) 2003-11-16
JP2003316314A (ja) 2003-11-07
TWI224350B (en) 2004-11-21
US6933911B2 (en) 2005-08-23
CN1432983A (zh) 2003-07-30
US20030122743A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
KR100953281B1 (ko) 플라즈마 디스플레이 장치, 휘도 보정 방법 및 그디스플레이 방법
KR100965202B1 (ko) 비디오 화상 처리를 위한 방법 및 장치
JP4799890B2 (ja) プラズマディスプレイパネルの表示方法
KR100563405B1 (ko) 표시 장치
JP2795124B2 (ja) ディスプレイパネルの中間調画像表示方法
KR100600416B1 (ko) 다이나믹 프로그래밍 코딩을 이용하는 디지탈 디스플레이 장치의이동 픽셀 왜곡 감소 방법
JP2004514954A (ja) 表示装置の制御方法及び制御装置
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP2001067041A (ja) プラズマディスプレイの駆動装置、プラズマディスプレイのサブフィールド変換方法、およびプラズマディスプレイ装置
KR20000003326A (ko) Pdp의 유지펄스 제어장치
KR100477972B1 (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법
KR100480148B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4287004B2 (ja) プラズマディスプレイパネルの階調表示処理装置及びその処理方法
KR20000000730A (ko) 플라즈마 디스플레이 패널의 구동장치
EP1732055B1 (en) Display device
KR100502894B1 (ko) 플라즈마 디스플레이 패널 및 그 계조 구현 방법
KR100292535B1 (ko) 플라즈마표시장치의구동방법및장치
JP2004070327A (ja) 表示装置のグレースケールエンハンスメントのための方法及び装置
JPH077246B2 (ja) ２値表示パネル画像表示装置
KR100279045B1 (ko) Pdp의유지방전펄스수증가에따른밝기보상방법
JPH077245B2 (ja) ２値表示パネル画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee