KR100502894B1

KR100502894B1 - 플라즈마 디스플레이 패널 및 그 계조 구현 방법

Info

Publication number: KR100502894B1
Application number: KR10-2003-0002680A
Authority: KR
Inventors: 채승훈; 강경호
Original assignee: 삼성에스디아이 주식회사
Priority date: 2003-01-15
Filing date: 2003-01-15
Publication date: 2005-07-21
Also published as: KR20040065615A

Abstract

플라즈마 디스플레이 패널에서, 제1 및 제2 전극이 제1 기판 상에 각각 나란히 형성되며 어드레스 전극이 제1 및 제2 전극에 교차하며 제2 기판 상에 형성된다. 구동부는 제1 및 제2 전극의 구동에 필요한 서스테인 펄스를 인가한다. 제어부는 한 프레임을 복수의 서브필드로 나누어 한 프레임을 형성하는 서브필드의 수와 각 서브필드에 할당되는 서스테인 펄스의 수를 제어하는 제어 신호를 구동부에 인가한다. 역감마 보정부는 제1 비트의 영상 신호를 제1 비트보다 큰 제2 비트로 보정하며, 영상 이동 검출부는 이전 프레임의 영상 신호와 현재 프레임의 영상 신호를 비교하여 화면의 움직임을 검출한다. 영상 특성 결정부는 제2 비트의 영상 신호 중 상위 제3 비트의 영상 신호를 계조 표시 비트로 설정하며 화면의 움직임이 증가하면 계조 표시 비트를 감소시키고 화면의 움직임이 감소하면 계조 표시 비트를 증가시킨다. 서브필드 처리부는 영상 특성 결정부에서 결정된 계조 표시 비트에 따라 한 프레임을 표시하는 서브필드의 수와 서스테인 펄스의 수를 결정한다. 이와 같이 하면, 저계조에 대한 표현력을 증가시키고 의사 윤곽을 줄일 수 있다.

Description

플라즈마 디스플레이 패널 및 그 계조 구현 방법{PLASMA DISPLAY PANEL AND GRAY DISPLAY METHOD THEREOF}

본 발명은 플라즈마 디스플레이 패널(plasma display panel, PDP)에 관한 것으로, 특히 플라즈마 디스플레이 패널에서의 계조 구현 방법에 관한 것이다.

최근 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 플라즈마 디스플레이 패널 등의 평면 표시 장치가 활발히 개발되고 있다. 이들 평면 표시 장치 중에서 플라즈마 디스플레이 패널은 다른 평면 표시 장치에 비해 휘도 및 발광효율이 높으며 시야각이 넓다는 장점이 있다. 따라서, 플라즈마 디스플레이 패널이 40인치 이상의 대형 표시 장치에서 종래의 음극선관(cathode ray tube, CRT)을 대체할 표시 장치로서 각광받고 있다.

플라즈마 디스플레이 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 디스플레이 패널은 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.

직류형 플라즈마 디스플레이 패널은 전극이 방전 공간이 절연되지 않은 채 노출되어 있어서 전압이 인가되는 동안 전류가 방전 공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 디스플레이 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.

도 1은 교류형 플라즈마 디스플레이 패널의 일부 사시도이다.

도 1에 나타낸 바와 같이, 유리 기판(1) 위에 유전체층(2) 및 보호막(3)으로 덮인 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성된다. 유리 기판(6) 위에는 절연체층(7)으로 덮인 복수의 어드레스 전극(8)이 형성된다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 평행하게 격벽(9)이 형성되어 있으며, 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스 전극(8)과 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간이 방전셀(12)을 형성한다.

도 2는 플라즈마 디스플레이 패널의 전극 배열도를 나타낸다.

도 2에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 전극은 m×n의 매트릭스 형태로 배열되며, 구체적으로 열 방향으로는 어드레스 전극(A1-Am)이 배열되어 있고 행 방향으로는 n행의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)이 지그재그로 배열되어 있다. 도 2의 방전셀(12)은 도 1의 방전셀(12)에 대응한다.

일반적으로 이러한 교류형 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레싱 기간 및 서스테인 기간으로 이루어진다.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레싱 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 서스테인 기간은 서스테인 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.

도 3에 나타낸 바와 같이, 플라즈마 디스플레이 패널에서는 1 프레임(1TV 필드)을 복수의 서브필드로 나누고 이를 시분할 제어하여 계조를 구현한다. 각 서브필드는 앞에서 설명한 리셋 기간, 어드레싱 기간 및 서스테인 기간으로 이루어진다. 도 3에는 256 계조를 구현하기 위해 1 프레임을 8개의 서브필드로 나눈 경우를 나타내었다. 각 서브필드(SF1-SF8)는 리셋 기간(도시하지 않음), 어드레스 기간(A1-A8) 및 서스테인 기간(S1-S8)으로 이루어지며, 서스테인 기간(S1-S8)은 발광 기간(1T, 2T, 4T, …, 128T)의 비가 1:2:4:8:16:32:64:128로 된다.

이때, 예를 들어 3이란 계조를 구현하기 위해서는 1T 발광 기간을 가지는 서브 필드(SF1)와 2T 발광 기간을 가지는 서브 필드(SF2)에서 방전 셀을 방전시켜 방전되는 기간의 합이 3T가 되게 한다. 이러한 방법으로 서로 다른 발광 기간을 가지는 서브필드를 조합하여 256계조의 영상을 표시한다.

이와 같이 서브필드를 조합하여 영상을 표시하는 경우에는 움직이는 물체를 따라 추적하는 사람의 눈 특성 때문에 의사 윤곽이 발생한다. 자세하게 설명하면, 127계조(01111111₂)를 표시하는 라인과 128계조(10000000₂)를 표시하는 라인이 인접한 경우에 두 라인을 따라 영상이 이동할 때 사람의 시점도 같이 이동하게 된다. 이와 같이 하면 순간적으로 그 라인이 0계조(00000000₂) 또는 255계조(11111111₂)를 표시하게 되어 밝거나 어두운 윤곽선이 나타나게 된다. 이러한 의사 윤곽은 플라즈마 디스플레이 패널의 화질을 떨어뜨리는 원인이 된다.

본 발명이 이루고자 하는 기술적 과제는 의사 윤곽을 제거할 수 있는 플라즈마 디스플레이 패널의 계조 표현 방법을 제공하는 것이다.

이러한 과제를 달성하기 위해서 본 발명은 표현하는 영상의 이동에 따라 계조 처리 비트를 조절한다.

본 발명에 따른 플라즈마 디스플레이 패널은 제1 기판 상에 각각 나란히 형성되는 제1 및 제2 전극과, 제1 및 제2 전극에 교차하며 제2 기판 상에 형성되는 어드레스 전극과, 구동부 및 제어부를 포함한다. 구동부는 제1 및 제2 전극의 구동에 필요한 서스테인 펄스를 인가한다. 제어부는 한 프레임을 복수의 서브필드로 나누어 한 프레임을 형성하는 서브필드의 수와 각 서브필드에 할당되는 서스테인 펄스의 수를 제어하는 제어 신호를 구동부에 인가하며, 역감마 보정부, 영상 이동 검출부, 영상 특성 결정부 및 서브필드 처리부를 포함한다.

역감마 보정부는 제1 비트의 영상 신호를 제1 비트보다 큰 제2 비트로 보정하며, 영상 이동 검출부는 이전 프레임의 영상 신호와 현재 프레임의 영상 신호를 비교하여 화면의 움직임을 검출한다. 영상 특성 결정부는 제2 비트의 영상 신호 중 상위 제3 비트의 영상 신호를 계조 표시 비트로 설정하며 화면의 움직임이 증가하면 계조 표시 비트를 감소시키고 화면의 움직임이 감소하면 계조 표시 비트를 증가시킨다. 서브필드 처리부는 영상 특성 결정부에서 결정된 계조 표시 비트에 따라 한 프레임을 표시하는 서브필드의 수와 서스테인 펄스의 수를 결정한다.

제어부는 제2 비트의 영상 신호 중 계조 표시 비트 아래의 제4 비트의 영상 신호를 오차 확산 처리하는 오차 확산부를 포함하는 것이 바람직하다.

제어부는 제1 비트의 영상 신호의 평균 신호 레벨을 측정하는 평균 레벨 감지부, 그리고 평균 신호 레벨에 따라 각 서브필드에 할당되는 서스테인 펄스의 수를 조절하도록 서브필드 처리부에 지시하는 서스테인 결정부를 더 포함할 수 있다. 이때, 서스테인 결정부는 평균 신호 레벨에 반비례하게 서스테인 펄스의 수를 조절하는 것이 좋다.

영상 이동 검출부는 이전 프레임의 영상 신호를 저장하고 있는 프레임 메모리를 더 포함하며, 현재 프레임의 영상 신호와 이전 프레임의 영상 신호의 차이를 화소별로 구한 값을 평균하여 화면의 움직임을 검출하는 것이 바람직하다.

역감마 보정부는 제1 비트의 영상 신호에 대응하는 제2 비트의 영상 신호를 저장하고 있는 룩업 테이블을 포함할 수 있다.

본 발명에 따르면 제1 기판 상에 각각 나란히 형성되는 제1 및 제2 전극과, 제1 및 제2 전극에 교차하며 제2 기판 상에 형성되는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널에서 한 프레임을 복수의 서브필드로 나누어 계조를 구현하는 방법이 제공된다. 이 방법에 의하면, 먼저 외부로부터 입력되는 제1 비트의 영상 신호를 제2 비트의 영상 신호로 역감마 보정하고, 이전 프레임의 영상 신호와 현재 프레임의 영상 신호를 비교하여 화면의 움직임을 검출한다. 그리고 화면의 움직임에 따라 제2 비트의 영상 신호 중 제3 비트를 계조 처리 비트로 설정한다. 이때, 화면의 움직임이 증가하면 제3 비트를 감소시키고 화면의 움직임이 감소하면 제3 비트를 증가시킨다. 다음, 계조 처리 비트에 따라 한 프레임을 표시하는 서브필드의 수를 결정한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시예에 따른 플라즈마 디스플레이 패널 및 그 계조 구현 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 4는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 개략적인 평면도이다.

도 4에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 플라즈마 패널(100), 어드레스 구동부(200), 주사·유지 구동부(300) 및 제어부(400)를 포함한다.

플라즈마 패널(100)은 열 방향으로 배열되어 있는 복수의 어드레스 전극(A1-Am)과 행 방향으로 지그재그로 배열되어 있는 복수의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극(A1-Am)에 인가한다. 주사·유지 구동부(300)는 제어부(400)로부터 제어 신호를 수신하여 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)에 서스테인 전압을 번갈아 입력함으로써 선택된 방전 셀에 대하여 유지 방전을 수행한다.

제어부(400)는 외부로부터 R, G, B 영상 신호와 동기 신호를 수신하여 한 프레임을 몇 개의 서브필드로 나누고, 각 서브필드를 리셋 기간, 어드레스 기간 및 유지 방전 기간으로 나누어 플라즈마 디스플레이 패널을 구동한다. 이때, 제어부(400)는 한 프레임에 들어가는 서브필드의 각 서스테인 기간에 들어가는 서스테인 펄스의 개수를 조절하여 필요한 제어 신호를 어드레스 구동부(200) 및 주사 유지 구동부(300)에 공급한다.

아래에서는 도 5 내지 도 7을 참조하여 본 발명의 실시예에 따른 제어부(400)에 대하여 상세하게 설명한다.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 제어부의 개략적인 블록도이다. 도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 역감마 보정 곡선을 나타내는 도면이다. 도 7은 본 발명의 실시예에 따른 제어부에서 결정된 계조 처리 비트를 나타내는 도면이다.

도 5에 나타낸 바와 같이, 플라즈마 디스플레이 패널의 제어부(400)는 역감마 보정부(410), 평균 레벨 감지부(420), 영상 이동 검출부(430), 영상 특정 결정부(440), 서스테인 결정부(450), 서브필드 처리부(460), 수직 동기 주파수 감지부(470) 및 오차 확산부(480)를 포함한다.

역감마 보정부(410)는 입력되는 n비트의 R, G, B 영상 신호를 역감마 곡선에 매핑시켜 m비트(m≥n)의 영상 신호로 보정한다. 일반적인 플라즈마 디스플레이 패널에서 n은 8이 사용되고 m은 10 또는 12가 사용된다. 도 6에 나타낸 예에서, 입력 영상 신호는 8비트 신호로서 1피치 내에서 256개의 선형적 차이를 가지는 레벨(0, 1, 2, …, 255)로 표시된다. 이러한 입력 영상 신호가 역감마 보정부(410)에서 역감마 보정되면 256개의 비선형적인 레벨을 가지는 13비트의 영상 신호로 출력된다. 이와 같이 하면 저계조에 대한 표현력이 향상된다. 그리고 본 발명의 실시예에서는 영상 특성 결정부(440)에서 결정된 계조 처리 비트(N)를 제외한 하위 4비트의 영상은 오차 확산부(480)에서 오차 확산에 의해 처리된다.

역감마 보정부(410)에 입력되는 영상 신호는 디지털 신호로서, 플라즈마 디스플레이 패널에 아날로그 영상 신호가 입력되는 경우에는 아날로그 디지털 변환기(도시하지 않음)로 아날로그 영상 신호를 디지털 영상 신호로 변환할 필요가 있다. 그리고 역감마 보정부(410)는 영상 신호를 매핑하기 위한 역감마 곡선에 해당하는 데이터를 저장하고 있는 룩업 테이블(도시하지 않음) 또는 역감마 곡선에 해당하는 데이터를 논리 연산으로 생성하기 위한 논리 회로(도시하지 않음)를 포함할 수 있다.

평균 레벨 감지부(420)는 역감마 보정된 영상 신호의 평균 신호 레벨(ASL, average signal level)을 측정하며, 이러한 평균 신호 레벨(ASL)은 한 프레임동안에 입력되는 R, G, B 영상 신호의 값으로 측정된다. 즉, 평균 신호 레벨(ASL)은 수학식 1에 나타낸 것처럼 1 프레임동안 입력되는 R, G, B 영상 신호의 값의 총합을 입력된 영상 신호의 수로 나눈 값이 된다. 이와 같이 측정된 평균 신호 레벨(ASL)이 높으면 영상이 전반적으로 밝은 것을 나타내며 낮으면 영상이 전반적으로 어두운 것을 나타낸다.

여기서, R_n, G_n, B_n은 각각 R, G, B 영상 신호의 값이며 V는 한 프레임이며 3N은 한 프레임동안 입력된 R, G, B 영상 신호의 데이터 개수이다.

영상 이동 검출부(430)는 이전 프레임에 입력되는 R, G, B 영상 신호를 프레임 메모리(도시하지 않음)에 저장하고, 현재 프레임에 입력되는 R, G, B 영상 신호와 저장된 이전 프레임의 R, G, B 영상 신호를 화소 별로 비교한다. 영상 이동 검출부(430)는 수학식 2에 나타낸 것처럼 각 화소별 R, G, B 영상 신호의 차이를 평균하여 평균 영상 이동값(ASV)을 계산하여 영상 특성 결정부(440)에 전달한다.

여기서, R_n, G_n, B_n은 각각 현재 프레임의 R, G, B 영상 신호의 값이며 R_n-1, G_n-1, B_n-1은 각각 이전 프레임의 R, G, B 영상 신호의 값이며 V는 한 프레임이며 3N은 한 프레임동안 입력된 R, G, B 영상 신호의 데이터 개수이다.

수직 동기 주파수 감지부(470)는 외부로부터 입력되는 수직 동기 신호(V_sync)로부터 수직 동기 주파수를 검출한다. 통상의 영상 신호의 수직 동기 주파수는 60㎐(NTSC)이거나 50㎐(PAL)이지만 컴퓨터 등에서 입력되는 영상 신호의 경우에는 이러한 표준 주파수(60㎐ 또는 50㎐)보다 높은 주파수이다. 이와 같이 높은 주파수의 영상 신호가 입력되는 경우에는 한 프레임에 할당되는 시간이 짧아지므로 한 프레임에 사용되는 서브필드의 수를 줄여야 한다. 따라서, 수직 동기 주파수 검출부(460)는 표준 주파수보다 높은 수직 동기 주파수를 검출한 경우에는 영상 특성 결정부(440)에 이러한 내용을 나타내는 신호를 전달한다.

영상 특성 결정부(440)는 수직 동기 주파수와 평균 영상 이동값에 따라 영상의 이동 정도를 분석하여 계조 처리 비트(N)를 결정한다. 본 발명의 실시예에서 계조 처리 비트(N)는 역감마 보정된 영상 신호의 비트 수(m) 이하의 값이 사용된다(1≤N≤m). 평균 영상 이동값(ASV)이 0이거나 제1 임계치보다 작은 경우, 즉 정지 영상이거나 화면의 움직임이 적은 경우에는 계조 처리 비트(N)를 9비트로 설정한다. 그리고 평균 영상 이동값(ASV)이 제1 임계치와 제2 임계치(제2 임계치는 제1 임계치보다 큰 값임) 사이인 경우, 즉 영상이 이동한 경우에는 계조 처리 비트(N)를 8비트로 설정한다. 평균 영상 이동값(ASV)이 제2 임계치보다 큰 경우, 즉 화면의 움직임이 큰 경우에는 계조 처리 비트(N)를 7비트로 설정한다. 이러한 계조 처리 비트(N)에 대한 테이블은 도 7에 나타낸 바와 같이 최하위 비트가 추가되거나 제거되어서 형성된다.

이와 같이 하면, 화면의 움직임이 거의 없어서 9비트로 계조 처리를 하는 경우에는 도 7에 나타낸 바와 같이 광량이 적은 최하위 비트가 추가되어 저계조에 대한 표현력이 증가한다. 따라서 화면의 움직임이 거의 없는 화면에서는 선명한 화질을 제공할 수 있게 된다. 반면, 화면의 움직임이 커서 7비트로 계조 처리를 하는 경우에는 서브필드간의 서스테인 가중치를 줄일 수 있어서 의사 윤곽을 줄일 수 있다. 즉, 8비트 계조를 사용할 때 영상이 127(01111111₂) 계조에서 128(10000000₂) 계조로 변하는 경우 또는 128계조에서 127계조로 변하는 경우에 발생하는 의사 윤곽이 제거될 수 있다. 그리고 화면의 움직이 큰 경우에는 사람의 눈 특성상 저계조를 인식하지 못하므로 계조 처리 비트(N)를 7비트로 하여도 관계없다.

그리고 7비트 계조 처리를 하는 경우에는 7비트 아래의 4비트는 오차 확산부(480)에서 오차 확산으로 처리되고 최하위 2비트는 버린다. 8비트 계조 처리를 하는 경우에는 8비트 아래의 4비트 오차 확산부(480)에서 오차 확산으로 처리되고 최하위 1비트는 버린다.

서스테인 결정부(450)는 각 서브필드에 사용되는 서스테인 펄스 수의 가중치를 결정하는데, 평균 신호 레벨(ASL)에 따라 서스테인 펄스 수의 가중치를 다르게 설정하여 서브필드 처리부(460)에 전달한다. 평균 신호 레벨(ASL)이 높으면 밝은 영상이 표현되는 경우이므로 한 서브필드에 할당되는 서스테인 펄스 수의 가중치를 줄여서 소비 전력을 줄인다. 반대로 평균 신호 레벨(ASL)이 낮으면 어두운 영상이 표현되는 경우이므로 한 서브필드에 할당되는 서스테인 펄스 수의 가중치를 늘인다.

그리고 오차 확산부(480)는 영상 특성 결정부(440)에서 결정된 계조 처리 비트(N)를 제외한 하위 4비트의 영상을 오차 확산이나 디더링 기법을 사용하여 표시한다. 오차 확산은 하위 4비트에 대한 영상을 분리하여 인접 화소로 확산시킴으로써 하위 4비트에 대한 영상을 표시하는 방법으로 이에 대한 자세한 설명은 대한민국 공개특허공보 특2002-0014766호에 기재되어 있다.

서브필드 처리부(460)는 영상 특성 결정부(440)에서 결정된 계조 처리 비트(N)와 서스테인 결정부(450)에서 결정된 서스테인 펄스 수의 가중치 및 오차 확산부(480)에서 결정된 오차 확산에 따라 한 프레임에서 실제로 구동되는 서브필드의 개수와 각 서브필드에서의 서스테인 펄스 수를 결정한다. 서브필드 처리부(460)는 이와 같이 결정된 서브필드와 서스테인 펄스 수에 대한 정보를 주사·유지 구동부(300)에 전달한다. 이와 같이 전달된 정보로 주사·유지 구동부(300)는 서스테인 펄스를 생성하여 주사 및 유지 전극(Y1-Yn, X1-Xn)에 인가하여 방전 셀을 방전시켜 원하는 계조의 영상을 표현한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 발명에 의하면 화면의 움직임이 적은 경우에 계조 처리 비트를 증가시켜 저계조에 대한 표현력을 향상시키고 화면의 움직임이 커서 저계조에 대한 표현력이 중요하지 않은 경우에는 계조 처리 비트를 감소시켜 의사 윤곽을 줄일 수 있다.

도 2는 플라즈마 디스플레이 패널의 전극 배열을 나타내는 도면이다.

도 3은 플라즈마 디스플레이 패널의 계조 표시 방법을 나타내는 도면이다.

도 5는 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 제어부의 개략적인 블록도이다.

도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널의 역감마 보정 곡선을 나타내는 도면이다.

도 7은 본 발명의 실시예에 따른 제어부에서 결정된 계조 처리 비트를 나타내는 도면이다.

Claims

제1 및 제2 전극과, 상기 제1 및 제2 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 패널,

상기 제1 및 제2 전극의 구동에 필요한 서스테인 펄스를 인가하는 구동부, 그리고

한 프레임을 복수의 서브필드로 나누어 상기 한 프레임을 형성하는 상기 서브필드의 수와 각 서브필드에 할당되는 상기 서스테인 펄스의 수를 제어하는 제어 신호를 상기 구동부에 인가하는 제어부

를 포함하며,

상기 제어부는,

입력되는 제1 비트의 영상 신호를 상기 제1 비트보다 큰 제2 비트로 보정하는 역감마 보정부,

이전 프레임의 상기 영상 신호와 현재 프레임의 상기 영상 신호를 비교하여 화면의 움직임을 검출하는 영상 이동 검출부,

상기 제2 비트의 영상 신호 중 상위 제3 비트의 영상 신호를 계조 표시 비트로 설정하며 상기 화면의 움직임이 증가하면 상기 계조 표시 비트의 개수를 감소시키고 상기 화면의 움직임이 감소하면 상기 계조 표시 비트의 개수를 증가시키는 영상 특성 결정부, 그리고

상기 영상 특성 결정부에서 결정된 상기 계조 표시 비트에 따라 한 프레임을 표시하는 서브필드의 수와 서스테인 펄스의 수를 결정하는 서브필드 처리부

를 포함하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제어부는, 상기 제2 비트의 영상 신호 중 상기 계조 표시 비트 아래의 제4 비트의 영상 신호를 오차 확산 처리하는 오차 확산부를 더 포함하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 제어부는,

상기 제1 비트의 영상 신호의 평균 신호 레벨을 측정하는 평균 레벨 감지부, 그리고

상기 평균 신호 레벨에 각 서브필드에 할당되는 서스테인 펄스의 수를 조절하도록 상기 서브필드 처리부에 지시하는 서스테인 결정부

를 더 포함하는 플라즈마 디스플레이 패널.
제3항에 있어서,

상기 서스테인 결정부는 상기 평균 신호 레벨에 반비례하게 상기 서스테인 펄스의 수를 조절하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 영상 이동 검출부는 상기 이전 프레임의 영상 신호를 저장하고 있는 프레임 메모리를 더 포함하며,

상기 영상 이동 검출부는 상기 현재 프레임의 영상 신호와 상기 이전 프레임의 영상 신호의 차이를 화소별로 구한 값을 평균하여 상기 화면의 움직임을 검출하는 플라즈마 디스플레이 패널.
제1항에 있어서,

상기 역감마 보정부는 상기 제1 비트의 영상 신호에 대응하는 상기 제2 비트의 영상 신호를 저장하고 있는 룩업 테이블을 더 포함하는 플라즈마 디스플레이 패널.
복수의 방전 셀이 형성되어 있는 플라즈마 디스플레이 패널에서 한 프레임을 복수의 서브필드로 나누어 계조를 구현하는 방법에 있어서,

외부로부터 입력되는 제1 비트의 영상 신호를 제2 비트의 영상 신호로 역감마 보정하는 제1 단계,

이전 프레임의 상기 영상 신호와 현재 프레임의 상기 영상 신호를 비교하여 화면의 움직임을 검출하는 제2 단계,

상기 화면의 움직임에 따라 상기 제2 비트의 영상 신호 중 상위 제3 비트를 계조 처리 비트로 설정하는 제3 단계, 그리고

상기 계조 처리 비트에 따라 한 프레임을 표시하는 서브필드의 수를 결정하는 제4 단계

를 포함하며,

상기 제3 단계는 상기 화면의 움직임이 증가하면 상기 제3 비트의 개수를 감소시키고 상기 화면의 움직임이 감소하면 상기 제3 비트의 개수를 증가시키는 플라즈마 디스플레이 패널의 계조 구현 방법.
제7항에 있어서,

상기 영상 신호의 평균 신호 레벨을 측정하는 단계를 더 포함하며,

상기 제4 단계는 상기 각 서브필드에 할당되는 서스테인 펄스의 수를 상기 평균 신호 레벨에 반비례하게 할당하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 계조 구현 방법.
제7항에 있어서,

상기 제4 단계는 상기 제2 비트의 영상 신호 중 상기 상위 제3 비트의 하위 제4 비트의 영상 신호를 오차 확산 처리하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 계조 구현 방법.
제7항에 있어서,

상기 제2 단계는 상기 현재 프레임의 영상 신호와 상기 이전 프레임의 영상 신호의 차이를 화소별로 구한 값을 평균하여 상기 화면의 움직임을 검출하는 플라즈마 디스플레이 패널의 계조 구현 방법.
제7항에 있어서,

상기 제1 단계는 상기 제1 비트의 영상 신호에 대응하는 상기 제2 비트의 영상 신호 값을 저장하고 있는 룩업 테이블을 이용하여 상기 제1 비트의 영상 신호를 상기 제2 비트의 영상 신호로 보정하는 플라즈마 디스플레이 패널의 계조 구현 방법.