JPH077246B2

JPH077246B2 - ２値表示パネル画像表示装置

Info

Publication number: JPH077246B2
Application number: JP62321389A
Authority: JP
Inventors: 正容江渡; 久仁夫安藤; 文夫井上
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-12-21
Filing date: 1987-12-21
Publication date: 1995-01-30
Anticipated expiration: 2010-01-30
Also published as: JPH01163794A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、発光を維持するに足る維持パルスを印加され
たときは発光し、印加されないときは非発光状態とな
り、発光と比発光の何れかの状態を選択的にとるプラズ
マデイスプレイの如き２値表示素子を画素としてマトリ
クス状に配列することにより構成した２値表示パネルを
画面とする２値表示パネル画像表示装置に関するもので
あり、更に詳しくは、画像を画面において或る所定階調
数で濃淡表示することを可能にしておき、その所定階調
数を損なうことなしに、画面における最小発光強度と最
大発光強度の比であるコントラストを調整可能とする手
段を備えたかかる２値表示パネル画像表示装置に関する
ものである。

〔従来の技術〕

プラズマデイスプレイとは、ネオンサインのように気体
放電による発光現象をデイスプレイに用いたものであ
る。即ち、細長いガラス管の両端に平板電極を封じ込
み、Neなどの不活性ガスを封入し電圧を印加して発光さ
せるもので、印加電圧が放電開始電圧を超すと放電が起
こり、最小放電維持電圧以下に印加電圧を下げると放電
は停止する。

かかるプラズマデイスプレイは２値表示素子の一例であ
るが、２値表示素子の集合により２値表示パネルを構成
する。つまり、２値表示パネルとは、特定の幅，高さ，
周期の維持パルスの入力に対し、白黒あるいは明暗の２
値しか表示しないパネルをいう。例えば、「表示素子・
装置新技術′85年版」（同編集委員会編総合技術出
版）161頁から165頁に記載されているAC型PDP（プラズ
マディスプレイパネル）は２値表示パネルの代表的なも
のであり、他に大部分のDC型PDP,あるいは強誘電性液晶
ディスプレイパネルなども２値表示パネルに属する。

これらの表示パネルには表示画素がマトリクス配置され
ており、各表示画素の行、列をアドレスしながら映像情
報を書込んで表示パネルに画像を再生する。これらの表
示パネルは、２値表示パネルであっても、各表示画素の
明（暗）表示期間の長さあるいは明（暗）表示の強度を
画像信号の振幅に応じて制御すれば、多階調表示（濃淡
表示）が可能である。

例えば、特開昭57−97584号公報には、画像信号の振幅
に応じて表示画素に印加するパルス数を制御することに
より多階調表示を行う方法が記載されている。また、
「表示素子・装置技術′85」（同編集委員会編総合技
術出版）193頁から194頁には、映像信号の振幅に応じて
書込みパルス・消去パルスを適宜組合せ、フイールド時
分割走査を行なって各表示画素の発光回数を制御するこ
とにより多階調表示を行う方法が記載されている。

このように、一般にパルス数変調もしくはパルス幅，パ
ルス高変調で２値表示パネルを駆動することによって、
テレビ画像等の多階調画像を２値表示パネル上に表示す
ることができる。

〔発明が解決しようとする問題点〕

上記従来技術では、２値表示パネル上に多階調画像を表
示することができるが、次に述べるような意味でテレビ
受像機の画面としての機能を十分もたせることについて
は配慮していなかった。

例えば、テレビ画面を見る場合、その周囲条件を考え
て、画面の最小輝度（黒レベル）とか、最大輝度と最小
輝度との比（コントラスト比）とかを調整する機能をテ
レビ受像機は設けている。

現行のテレビ受像機では、前者の黒レベル調整は、表示
すべき映像信号の直流レベルを変えることにより行い、
後者のコントラスト調整は映像信号の振幅を変えること
により行っている。このように黒レベル調整（ブライト
調整），コントラスト調整は映像信号の直流レベル調
整，振幅調整で従来は行なっていた。

しかし、２値表示パネルを多階調表示で駆動する場合、
映像信号の直流レベル調整，振幅調整を行なうと、調整
によって有効な階調数が損なわれてしまうという問題を
生じる。

例えば、パルス数変調により多階調表示を行う場合を例
にとる。このパルス数変調を行なう為、通常は映像信号
をA/D変換器（Analog−Digital変換器）でPCM（Pulse−
Code Modulation）信号に変換して用いる。このA/D変
換器の入力映像信号の直流レベル，振幅を調整すると次
の様なことになる。

一般にテレビ画面に表示する再生画像を256階調（ディ
ジタル符号にして８ビット必要）とすれば画質的に充分
であると考えられるので、用いるA/D変換器は８ビット
の出力として説明する。

このA/D変換器の入力ダイナミックレンジを最小レベル
から最大レベルまで最大限利用した時に、８ビットのLS
B（Least−Significant−Bit;最下位ビット）からMSB
（Most−Significant−Bit;最上位ビット）まで有効なP
CM信号を得ることができ、256階調表示が可能となる。
もしこのような最適状態、すなわちA/D変換器の入力ダ
イナミックレンジ一杯に映像信号の振幅範囲を設定した
状態から映像信号の直流レベルを変えるとすれば、映像
信号は入力ダイナミックレンジを外れてしまい、正常な
画面を再生できなくなるという問題を生じる。

また、映像信号の振幅を大きくしても映像信号は入力ダ
イナミックレンジを外れるし、逆に振幅を絞れば、入力
ダイナミックレンジに比べて映像信号の振幅範囲が小さ
くなった分だけ、表示する画像の階調数が減ることにな
る。

上記問題の解決策として、従来技術では、映像信号の直
流レベル調整範囲，振幅調整範囲に見合う余裕をA/D変
換器の入力ダイナミックレンジにもたせ、10ビット,12
ビット等の高ビット数A/D変換器を使用していた。しか
し、A/D変換器のビット数を増加させることは、A/D変換
器が高価になるばかりではなく、ビット数増加に伴って
信号処理回路が複雑になり、また消費電力が増えるなど
の別の問題を生じる。

本発明の目的は、A/D変換器のビット数もしくはPCM信号
のビット数で決まる画像階調数（例えば256階調）をで
きるだけ損なうことなく、A/D変換器の入力ダイナミッ
クレンジで制限される調整範囲を越えて広範囲に再生画
面のコントラスト調整を行なうことのできる２値表示パ
ネル画像表示装置を提供することにある。

〔問題点を解決するための手段〕

パルス数変調では映像信号の振幅に応じて維持パルス
（２値表示の点灯を維持するパルス）の個数を制御し、
パルス幅変調では映像信号の振幅に応じて維持パルスの
パルス幅を制御して、２値表示の点灯期間の長さを変え
て中間調表示（多階調表示）を行なう。このようなパル
ス数変調，パルス幅変調を含めて、一般に２値表示パネ
ルを駆動するには、映像信号をPCM信号で代表されるデ
ィジタル信号に変換し、このディジタル信号（以下PCM
信号）で維持パルスの個数あるいは幅，高さを変調する
方法が用いられている。

具体的には、PCM信号の各ビットごとに維持パルスの個
数あるいは幅，高さの重みづけをし、A/D変換器出力の
映像信号データ（例えば８ビットで構成される0,1の
組；すなわちPCM信号）に応じて、１となる各ビットご
とに対応するパルス数あるいは幅，高さの全ビット（８
ビット）についての総和をとり、この総和に等価な数あ
るいは幅，高さの維持パルスを表示画素に印加してい
る。

上記、コントラスト調整を有効に行なうという目的は、
このA/D変換器出力PCM信号の各ビットごとに割当てた維
持パルスの個数あるいは幅，高さを調整する回路を設け
ることにより達成される。

さらに加えて、上記のようなPCM信号の各ビットごとに
割当てた維持パルスの個数あるいは幅，高さを変えて行
なうコントラスト調整は、従来に比べ荒い調整である
が、さらに微妙な調整を行なう方法として、上記のよう
な維持パルスを調整する回路に加えて、A/D変換器に入
力する映像信号の振幅を可変する回路もしくは振幅を可
変するのと等価な演算処理をA/D変換器の出力データに
施すディジタル回路を設ける。

〔作用〕

８ビットA/D変換器出力のPCM信号でパルス数変調を行な
う場合、A/D変換器出力のLSB（最下位ビット、これをb₀
とする）に対して例えばa₀個（a₀≧1,整数）の維持パル
スを割当て、次の上位ビット（b₁）にはa₁個（a₁≧a₀,
整数）の維持パルスを割当て、これを繰返して、MBS
（最上位ビット、これをb₇とする）にはa₇個の維持パル
スを割当てる。そして、上記A/D変換器の出力データb₀
〜b₇の各ビットの0,1の状態に応じて、各ビット毎に割
当てた維持パルスの個数の総和をとり、この総和に等し
い個数の維持パルスを所定の表示画素に印加する。

本発明によるコントラスト調整には直接関係しないが、
再生画面の黒レベルを決めるものとして、上記A/D変換
器の出力データとは関係なく常にａ個（ａ≧０整数）の
維持パルスを各表示画素に印加するものとする。このと
き、各表示画素に印加する維持パルスの総個数Ｎはとなる。

維持パルス１個の印加に対する表示画素の輝度がｋであ
るととすれば、上記（１）式の維持パルスを印加したと
きの表示画素の輝度ｌはとなる。上記（２）式から与えられる表示画素の最小発
光強度（最小輝度）lminと最大発光強度（最大輝度）lm
axはそれぞれとなり、コントラスト比C_Rをlmax/lminで定義すればとなる。

上記（４）式においてを変えると、最大コントラスト比C_Rが変化することがわ
かる。A/D変換器の出力に対する輝度ｌの直線性を考え
るとaiは ai＝2im（m:整数） ……（５）である。このとき、上記（４）式はｍの関数C_R（ｍ）で
ありとなる。簡単の為ａ＝８であるとすると、 C_R（ｍ）＝31.8m＋１ ……（6A）であり、コントラスト比C_RはC_R（１）≒33,C_R（２）≒6
5,……の様に変化する。上記（６）式では、ｍが整数で
あるので、最大のコントラスト比C_R（ｍ）は飛び飛びの
値で変化する。ｍ±１の変化に対するC_R（ｍ）の変化量
はであり、ｍが100以上であれば、１％程度の変化量でコ
ントラスト比C_Rを変えることができ、実用上は問題ない
と思われる。

ｍが小さいところでは、ΔC_Rは数10％程度となる。この
ような変化量が大きい調整ではなくさらに細かいコント
ラスト調整が必要ならば、aiの与え方を2imとは別に変
えたり、A/D変換器に入力する映像信号の振幅をｍの変
化と並行して変えたりすればよい。aiの与え方を変える
と表示画素のA/D変換器出力変化に対する輝度ｌの変化
の直線性が少し変わったり、映像信号の振幅を変えると
有効階調数が変わったりするが、映像信号の振幅を変え
るだけの従来の方法に比べ階調数の変化は少ない。

〔実施例〕

以下、本発明の実施例を図面により詳細に説明する。

第１図は本発明の一実施例を示すブロック図である。同
実施例は、典型例としてフィールド内時間分割走査（以
下フィールド時分割走査）でパルス数変調を行なった場
合の２値表示パネルの表示回路を対象として本発明を実
施した例である。

第１図において、表示回路は映像信号入力端子１、映像
信号処理回路２、A/D変換器３、メモリ４、垂直走査パ
ルス発生回路５、水平走査パルス発生回路６、維持パル
ス発生回路７、垂直ドライバ８、水平ドライバ９、維持
パルス印加用ドライバ10、２値の表示パネル11、各回路
の動作をコントロールするための制御回路12、およびコ
ントラスト調整回路14から構成される。また、パルス発
生回路５〜７、ドライバ８〜10、および表示パネル11を
まとめて表示部13と定義する。

表示部13の構成は用いる表示パネル11の種類に大きく依
存する。例えば強誘電性液晶パネルを用いることにする
と、垂直走査パルス発生回路5,ドライバ8,水平走査パル
ス発生回路６およびドライバ９で表示パルスを駆動し、
維持パルス発生回路７で発生した維持パルスは例えば水
平走査パルスと合成して水平ドライバ９を介して表示パ
ネル11に印加する。この場合、ドライバ10は不要とな
る。しかし、２値表示パネル11を駆動するには、基本的
に垂直走査パルス，水平走査パルスおよび維持パルスの
３つが必要である。

第１図に示すブロック図では、垂直走査パルス，水平走
査パルス，維持パルスを明らかに区別するために、パル
ス発生回路５〜7,ドライバ８〜10、をそれぞれ３つに分
けて示した。この第１図に示すブロック図の動作は次の
通りである。

入力端子１には映像信号を入力する。映像信号処理回路
２では入力映像信号に基づき、R,G,B原色信号等の画像
信号を形成する。形成された画像信号はA/D変換器３で
必要なビット数のPCM信号に変換され、各ビットごとに
メモリ４に記憶される。

制御回路12では入力映像信号に同期した各種のコントロ
ール信号を形成し、各回路に供給する。垂直走査パルス
発生回路５では、制御回路12からのコントロール信号に
基づき、表示パネル11の垂直走査用パルスを発生し、垂
直ドライバ８を介して表示パネル11を走査する。水平走
査パルス発生回路６では、制御回路12からのコントロー
ル信号に同期してメモリ４の各ビットごとの画像信号を
取込み、水平方向に並ぶ表示画素への書込み（開始用）
パルスを形成する。この書込みパルスは水平ドライバ９
を介し、垂直走査のタイミングに合わせて表示パネル11
に印加される。維持パルス発生回路７では、水平走査パ
ルス発生回路６で形成した書込みパルスの「重み」に合
う個数の維持パルスを形成し、ドライバ10を介して表示
パネル11に印加する。

すなわち、この第１図に示すブロック図では、垂直走査
パルス発生回路５および水平走査パルス発生回路６によ
って表示画素をアドレスし、アドレスされた表示画素は
維持パルス発生回路７からの維持パルスによって点灯す
る。本発明のこの実施例では、コントラスト調整回路14
を設けて、通常状態では維持パルス発生回路７で発生す
る維持パルスの個数を制御する。さらにコントラスト調
整回路14は、コントラスト調整を細かに行なう必要があ
る場合にはA/D変換器３に入力する映像信号の振幅を絞
るように、映像信号処理回路２に作用する。もちろん、
映像信号の振幅を等価的に変える方法は他にも存在する
が、第１図にはその代表例を示す。

第２図は、フィールド時分割走査をさらに詳しく説明す
るための、フィールド期間における走査線と走査時刻の
関係を示す模式図である。縦軸で走査線番号を示し、横
軸で走査時刻を示す。通常のテレビ信号を第２図に示す
実線L₀に沿って走査される。

簡単のため、A/D変換器では画像信号をｎ＝４ビットのP
CM信号にA/D変換するものとする。このとき、１フィー
ルドを第２図に示すようにｎ＋１＝５に時分割して走査
する（階調表示を行なうためだけならL₀〜L₃に示すｎ＝
４分割走査で充分であるが、本実施例では最小輝度を決
めるための走査Ｌも行なうことにして説明している）。
すなわち、映像信号を４ビットでA/D変換して、LSBから
MSBまでの４ビットをそれぞれb₀,b₁,b₂,b₃で表わし、各
b₀,b₁,b₂,b₃のビットごとに対応してそれぞれ実線L₀,
L₁,L₂,L₃に沿って走査する。さらに、画像信号のデータ
b₀〜b₃とは別に実線Ｌに沿った走査を行なう。第２図か
ら分るように、通常のテレビ画面では１回の走査で１フ
ィールドの画像表示が行なわれるのに対して、第２図で
は１フィールドを時間的に５分割して走査するフィール
ド内時間分割走査で画像表示がなされる。

第３図は、第２図に示すフィールド時分割走査で表示パ
ネル11を駆動する場合に、表示パネル11の垂直走査電極
K1〜K3,維持電極A1〜A3,水平走査電極S1〜S4に印加する
パルスのタイミング例を示したものである。

第３図には、表示パネル11上に配列した縦３画素，横４
画素の表示部分を駆動するのに充分な数の各走査電極を
選んで示している。

垂直走査電極K1には例えば時刻0,（１＋1/5）H,（３＋2
/5）H,（７＋3/5）H,（15＋4/5）Ｈに、それぞれ記号
k₀,k₁,k₂,k₃,kで表わすパルスを印加する。垂直走査電
極K2,K3には、K1に印加するパルスと波形は同じである
がK1に印加するパルスからそれぞれ1H,2H遅れたパルス
（K1に印加するパルスと同様の記号k₀,k₁…ｋで表わ
す）を印加する。ここでＨは１水平走査周期を表わす。

維持電極A1には、K1に印加するパルスk₀,k₁,k₂,k₃,kの
時刻に合わせて、それぞれ個数が異なるa₀,a₁,a₂,a₃,a
の維持パルスを印加する。維持電極A2,A3には、それぞ
れK2,K3に印加するパルスk₀,k₁……ｋの時刻に合わせ
て、A1に印加するパルスと波形は同じであるがA1に印加
するパルスらそれぞれ1H,2H遅れたパルス（A1に印加す
るパルスと同様の記号a₀,a₁,……ａで表わす）を印加す
る。

水平走査電極S1あるいはS2〜S4には、垂直走査電極K1,K
2,K3に印加したk₀,k₁…ｋのいずれかのパルスにタイミ
ングの合うパルスを印加する。パルスｋを除いたk₀〜k₃
のいずれのパルスとタイミングの合ったパルスを印加す
るかは、画像信号をA/D変換したデータで決まる。すな
わち、A/D変換データのLSBからMSBに対応してそれぞれk
₀,……k₃にタイミングの合うパルスを印加する。但しK1
〜K3に印加するパルスｋにタイミングが合うパルスは全
ての電極S1〜S4に印加する。

すなわち、第３図に示すk₀〜k₃はビットごとの走査を行
なうためのパルスであり、ｋは画像信号のデータとは無
関係に走査するためのパルスである。各k₀,k₁,k₂,k₃,k
のタイミング間隔は必ずしも第３図に示す間隔である必
要はない。しかし例えば第２図に示す走査方式で間隔を
Ｈの整数倍にすると同時刻にb₀,b₁,b₂,b₃,bの走査が重
なってしまうので、１例としてH/1＋ｎ）＝H/5ピッチだ
けk₀,k₁,k₂〜ｋの間隔をＨの整数倍からずらしている。

第４図は、第３図に示すパルスで駆動される表示画素の
配列を模式的に示した模式図である。K1〜K3は垂直走査
電極、S1〜S4は水平走査電極、A1〜A3は維持電極であ
る。表示画素は垂直（行）方向の走査電極Kiの番号ｉと
水平（列）方向の走査電極Siの番号ｊで指定しdijで表
わす。例えば表示画素d₂₃は走査電極K2とS3とで選択さ
れる。

第３図に示す電極KiとSjに印加するパルスのタイミング
を見ると、S1に印加するパルスはK1に印加するk₀,k₂,k₃
とｋ、K2に印加するパルスk₀とｋ、およびK3に印加する
パルスk₀とk₁にタイミングが合う。このとき、k₀,k₁,
k₂,k₃,kのパルスに同期させて、それぞれa₀＝1,a₁＝2,a
₂＝4,a₃＝8,a＝８の維持パルスを印加するものとする。
この結果、K1とS1に印加するパルスのタイミングから表
示画素d₁₁では合計a₀＋a₂＋a₃＋ａ＝21個の維持パルス
による発光が行なわれる。仮に１個の維持パルスに対し
て１の輝度が得られるとすれば、表示画素d₁₁の輝度l₁₁
はl₁₁＝21となる。

一般に、ある表示画素の輝度ｌは前述（２）式において
ｋ＝１とおき、と表わすことができる。但し、bi（ｉ＝０〜ｎ−１）は
映像信号をｎビットのPCM信号にA/D変換したときの各ビ
ットのデータであり、b₀がLSB,b₁が次の上位ビット，…
…bn_-1がMSBの値である。aiは各ビットbiに対して与え
られる維持パルスの個数である。ａは表示画素に対して
常に印加される維持パルスの個数である。本実施例では
簡単の為ｎ＝４とおいて説明している。

第５図は例えば表示画素d₁₁に印加する維持パルスの個
数を変えたときの、映像信号のA/D変換出力データ（b₀
〜b₃）と輝度ｌとの関係を示したものである。すなわ
ち、第５図（ａ）には垂直走査パルスk₀〜ｋと、それに
対応する維持パルスa₀〜ａの組A,A′,A″を示し、第５
図（ｂ）にはそれぞれの維持パルスの組A,A′,A″にお
いて、A/D変換器の出力b₀〜b₃と輝度ｌの関係がどのよ
うに変わるかを示す。グラフではA/D変換器の出力がｎ
＝４ビットであるので輝度ｌの変化は2⁴＝16階調とな
る。

第５図（ａ）でA1に印加する維持パルスの組（a₀,a₁,
a₂,a₃;a）として、Ａは（1,2,4,8;8）,A′は（2,4,8,1
6;8）,A″は（3,6,12,24;8）となっている。このとき、
A/D変換器の出力b₀〜b₃と輝度ｌとの関係は第５図
（ｂ）に示すそれぞれ実線A,A′,A″のようになる。す
なわち、（１）維持パルスの組（a₀,a₁,a₂,a₃;a）を（1,2,4,8;
8）とすると、輝度ｌは第５図（ｂ）に示す実線Ａのよ
うに最小輝度lmin＝８から最大輝度lmax＝15まで階調数
Ｎ＝16で変化する。このときのコントラスト比C_Rは前記
の式（４）よりC_R＝1.875である。

（２）維持パルスの組を（1,2,4,8;8）→（2,4,8,16;
8）と変えると、輝度ｌは第５図（ｂ）に示す実線Ａ′
のように最小輝度lmin＝８から最大輝度ｌ′max＝38ま
で階調数Ｎ＝16で変化する。このときのコントラスト比
はC_R＝4.75である。

（３）維持パルスの組を（1,2,4,8;8）→（3,6,12,24;
8）と変えると、輝度ｌは第５図（ｂ）に示す実線Ａ″
のように最小輝度lmin＝８から最大輝度ｌ″max＝53ま
で階調数Ｎ＝16で変化する。このときのコントラスト比
はC_R＝6.625である。

このように、維持パルスの個数aiを変えると階調数Ｎを
一定に保ちながらコントラスト比を変えることができ
る。上記A,A′,A″の例はai＝2imとしてｍをそれぞれ1,
2,3と変えた場合に相当する。このようにai＝2imと置い
た場合、輝度ｌの変化は最もまともな直線性を得ること
が、第５図（ｂ）から分る。aiの別の与え方も可能であ
るが、具体的には後で説明する。

第６図に、第５図に示すコントラスト調整を行なうため
の、第１図に示した維持パルス発生回路７に相当する具
体的回路構成例を示す。

第６図は、ROM（Read−Only−Memory）62、ROM62用アド
レスクンタ61、カウンタ67、単安定マルチバイブレータ
68、カウンタ69,72、デコーダ70、コンパレータ71、Ｄ
−FF（Ｄタイプ−Flip Flop）73、OR74,75、AND回路7
6、1H遅延回路78a〜78i、アドレスカウンタ61のクロッ
ク入力端子60、ROM62の出力端子63、カウンタ69のプリ
セット端子64、単安定マルチバイブレータ68の発振周期
調整端子65、基本維持パルスの入力端子66、制御維持パ
ルスの出力端子82、維持パルス出力端子79a〜79jおよび
コントラスト微調を行なうときの切換信号検出端子100
で構成される。

ここで、第６図の点線枠81で示す部分が維持パルス制御
回路であり、点線枠80と81を合わせて第１図に示す繊維
パルス発生回路７に相当する。アドレス用カウンタ61お
よびROM62は第１図に示す制御回路12の一部分を構成す
る。但しこの第６図は、回路構成の一例を示したもので
あり、第５図のような調整を行なうための具体的回路構
成は他にも多く考えることができる。

第７図に、第６図に示す回路の動作を説明するためのタ
イミングチャートを示す。アドレスカウンタ61は一定の
周期（本実施例では1/5H周期）では制御回路12から入力
端子60に入力するクロックに同期しROM62のアドレスを
カウントする。

アドレスカウンタ61のアドレスに従い、ROM62からは、
第３図の垂直走査電極K1に印加するパルスに相当する第
６図のパルスＫが出力される。第６図においてパルスＫ
は時刻t₀＝0,t₁＝（１＋1/5）H,t₂（３＋2/5）H,t₃＝
（７＋3/5）H,t₄（15＋4/5）Ｈで５つのパルスが立上
り、それぞれ1/5H後のt₀′＝1/5H,t₁′＝（１＋2/5）H,
t₂′＝（３＋3/5）H,t₃′＝（７＋4/5）H,t₄′16Hで立
下る。

このパルスＫは２つの信号に分けられて一方は端子63か
ら出力され、垂直走査パルス発生回路5,水平走査パルス
発生回路６の入力信号となる。他方は第６図に示すよう
に、ｎ＋１進カウンタ67,mビットカウンタ69,D−FF73の
クロックおよびｌビットカウンタ72のリセット信号とな
る。ここでｎは映像信号をA/D変換したPCM信号のビット
数,mは１フィールド内のパルス数を２進で表わすのに充
分な大きさのビット数である。本実施例ではｎ＝４で説
明している。

第６図においてｎ＋１進のカウンタ67はフィールド走査
を開始してる時刻t₀以前に、例えば垂直同期信号等によ
ってリセットされ、時刻t₀以後のパルスＫの個数をカウ
ントする。第７図では、パルスK5をカウントすると時刻
t₄′においてその立下りに同期したパルスＡを出力す
る。さらに、第７図では示していないが、次のフィール
ド走査開始直前で、例えば垂直同期信号によってカウン
タ67がリセットされ、同時に、パルスＡは立下るものと
する。

単安定マルチバイブレータ68はパルスＡの立下りに同期
するパルスＢを出力する。パルスＢは単安定マルチバイ
ブレータの発振時定数調整端子65（この端子65はコント
ラスト調整回路14につながっているが、コントラスト調
整のためではなく、輝度調整のために用いられる）によ
って決まる時刻t₄″で立下る。

カウンタ69はパルスＫをクロックとして２進でカウント
アップし、ｍビットの信号Ql′〜Qm′を出力する。但し
カウンタ69はフィールド走査開始時刻t₀以前に、例えば
垂直同期信号等によってリセットされ、またカウント開
始時のQl′〜Qm′の初期値は調整端子64（この端子64は
コントラスト調整回路14につながっており、コントラス
ト調整のために用いられる）に印加するデータによって
プリセットできるものとする。

デコーダ70はカウンタ69の出力Ql′〜Qm′によってｌ進
の出力Q₁〜Qlを出力する。第７図にはQ₁〜Q₅の波形を示
す。

カウンタ72はｌビットの２進カウンタであり、制御回路
12から端子66に入力する基本維持パルスＴをカウントす
る。但し、カウンタ72はROM62の出力パルスＫでリセッ
トされ、その立下りでカウントを開始するものとする。

コンパレータ71はデコーダ70とカウンタ72の出力を比較
し、両者が一致する時刻に１個のパルスを出力する。例
えば、パルスＫのｔ＝t₀で最初に立上るパルスに対する
カウンタ69の出力がQ₁′＝1,Q₂′＝Q₃′＝……＝Qm′＝
０とすればデコーダ70の出力もQ₁＝1,Q₂＝Q₃＝……＝Ql
＝０となる。したがって、カウンタ72が維持パルスＴを
１カウントした時にコンパレータ71がパルスを出力す
る。同様にして、パルスＫの２番目,3番目,4番目の入力
に対し、カウンタ72がそれぞれ、維持パルスを２カウン
ト,4カウント,8カウントするとコンパレータ71がパルス
を出力する。

このコンパレータ71の出力パルスとｎ＋１進カウンタ67
の出力パルスをOR74に入力し、それらを和をＤ−FF73の
リセットパルスとする。Ｄ−FF73はパルスＫの立下り
t₀′〜t₄′に同期して立上り、OR74の出力の立上りに同
期して立下るパルスＣを出力するものとする。OR74の出
力はｎ＋１進カウンタ67の出力Ａおよびコンパレータ71
の出力との和であり、最初にコンパレータ71の出力によ
ってＤ−FF73がリセットされるようになっているので、
パルスＣは時刻t₀′,t₁′,t₂′,t₃′で立上りそれぞれ
維持パルスを1,2,4,8カウントした時刻で立下る。時刻t
₄′においてもＣのパルスが立上るが、その立上りと同
時にカウンタ67の出力Ａによって時刻t₄′にＤ−FF73が
リセットされるので、実質上パルスは発生しない。

このＤ−FF73の出力Ｃと単安定マルチバイブレータ68の
出力ＢとをOR75で加算してパルスＤを形成し、AND76の
一方の入力端子にこのパルスＤを印加する。

AND76では、パルスＤをストローブ信号として基本維持
パルスＴを特定の個数ずつゲートし、維持パルスＳを出
力する。上記説明から分るようにパルスＳはパルスＫの
立下り時刻t₀′,t₁′,t₂′,t′_３に同期して維持パルス
をそれぞれ個数a₀＝1,a₁＝2,a₂＝4,a₃＝８だけ出力す
る。パルスＫの時刻t₄′で立下るパルスに対しては単安
定マルチバイブレータ68の時定数によって決まるパルス
Ｂの立下る時刻t₄″でパルスＳの個数ａが決まる。第７
図ではａ＝８である。

第６図，第７図の説明から、端子64に印加するプリセッ
トデータによってカウンタ69のカウント開始データを調
整すれば、維持パルスＳの個数a₁,a₂,a₃,a₄を調整する
ことができる。したがって端子64は維持パルス制御端子
の役割を有する。

第８図に、端子64に印加するプリセットデータによって
カウンタ69のカウント開始データを調整したときの第６
図に示す回路のタイミングチャート例を示す。すなわ
ち、プリセットによってカウンタ69の開始データをQ₁′
＝1,Q₂′＝Q₃′＝……Qm′＝０とすれば、パルスＫのｔ
＝t₀で最初に立上るパルスに対するカウンタ69の出力は
Q₁＝0,Q₂′＝1,Q₃′＝Q₄′＝……＝Qm′＝０となり、こ
のときデコータ70の出力はQ₁＝0,Q₂＝1,Q₃＝Q₄……＝Ql
＝０となる。したがってカウンタ72が維持パルスＴを２
カウントした時にコンパレータ71がパルスを出力する。
同様にして、２番目のパルスが立上る時刻ｔ＝t₁におい
てカウンタ69の出力はQ₁′＝Q₂′＝1,Q₃′＝Q₄′＝……
Qm＝０となりデコーダ70の出力はQ₁＝Q₂＝0,Q₃＝1,Q₄＝
Q₅＝……＝Qm＝０となる。

したがってカウンタ72が維持パルスＴを2²＝４カウント
するとコンパレータ71がパルスを出力する。以下パルス
Ｋの３番目,4番目の入力に対し、カウンタ72がそれぞれ
維持パルスを８カウント,16カウントするとコンパレー
タ71がパルスを出力する。

このコンパレータ71の出力パルスとｎ＋１進カウンタ67
の出力パルスをOR74に入力、それらの和をＤ−FF73のリ
セットパルスとしてパルスＣを形成する。このパルスＣ
とパルスＢとをOR75で加算してパルスＤを形成し、AND7
6のストローブ入力とする。ここで第８図に示すパルス
Ｃは第７図に示すパルスＣに比べてパルス幅が２倍にな
っており、パルスＢは第8,7図で同じである。

したがって、第８図に示すパルスＳは、第７図に示すパ
ルスＳに比べて、a₀,a₁,a₂,a₃の個数が倍になりａの個
数は変わらない。

第７図に示すタイミングチャートは第５図に示す維持パ
ルス列Ａを形成する場合に相当し、第８図は維持パルス
列Ａ′を形成する場合に相当する。上記（５）式との関
連でいうと、第７図はｍ＝１の場合、第８図はｍ＝２の
場合に相当する。ｍが更に大きい場合についても、端子
64に印加するプリセットデータを変えるだけで容易に実
現できることが以上の説明で明白である。

こうして得た維持パルスＳは、第６図の点線枠80に示す
遅延回路78によって1Hずつ遅延され、第１図に示すドラ
イバ10を介して表示パネル11の維持電極（例えば第４図
のA1〜A3）に印加される。各表示画素には全てこの維持
パルスＳが印加されるが、各表示画素が点灯するかどう
かは、第３図の説明の様に表示パネル11の垂直走査電極
と水平走査電極（それぞれ第４図のK1〜K3とS1〜S4）に
印加する走査パルスのタイミングによる。このとき、同
じ走査パルスを与えても、第７図より第８図に示す維持
パルスＳを印加した方が表示画素の発光輝度が大きく、
コントラスト比も大きくなる。この調整に対する効果は
第５図で説明した通りである。

第９図は、A/D変換器に入力する映像信号に対する表示
画素の輝度ｌとの関係を示す。簡単の為第５図のような
輝度ｌの段階状変化は省略した。A/D変換器のダイナミ
ックレンジは０〜Vdynの範囲であるとし、入力１の設定
では映像信号の上限（白ピーク）Vmaxと下限（黒レベ
ル）VminをA/D変換器のダイナミックレンジに揃えて使
用するのが普通である。

この入力１の設定条件下で、第７図，第８図に示すよう
にそれそれai＝2iあるいはai＝２・2iのような維持パル
ス組を形成して表示パネル11に印加すれば、それぞれ実
線Ａに示す最小輝度信号lminから最大輝度信号lmaxまで
変化する輝度特性あるいは実線Ａ′に示す最小輝度lmin
から最大輝度ｌ′maxまで変化する輝度特性が得られ
る。ここで実線Ａ″はai＝３・2iの維持パルス組に相当
する。

第５図で説明したように、維持パルス組をai＝2imで与
えると輝度特性は直線になるが、ｍを変えると最大コン
トラストが飛び飛びに変化する。第９図において、ｍ＝
１から２に変えると実線Ａから実線Ａ′に輝度特性が変
化し、コントラスト比もC_R＝lmax/lminからC_R′＝ｌ′m
ax/l′minに変化する。このままではC_RとC_R′の中間の
コントラスト比が存在しないが、実線Ａ′の輝度特性に
おいて、A/D変換器に入力する映像信号の振幅を絞って
白ピークｖ′maxがA/D変換器のダイナミックレンジ上限
vdynより小さくなるように入力を設定すれば中間のコン
トラスト比を得ることができる。

すなわち、入力２の設定のようにｖ′max＜vdynとすれ
ば、映像信号はvminからｖ′maxの間でのみ変化するの
であるから、輝度は、実線Ａ′上lminから点Ｃの輝度ｌ
maxの範囲で変化することになる（ｌ″max＜ｌ′ma
x）。このときのコントラスト比はC_R＝ｌ′max＜C_R′
である。もちろん、A/D変換器の入力振幅を絞ることに
よって階調数は減るが、本発明の方が従来に比べてコン
トラスト調整範囲が広く、また階調数を損なう率が少な
い。

なぜなら、従来技術では例えば輝度特性は実線Ａ′に固
定され、入力信号振幅だけでコントラスト調整を行なう
だけであり、その調整範囲は１〜ｌ′max/lminに限られ
ていた。また、C_R′＝ｌ′max/lminの半分のコントラス
ト比を得るには、従来はA/D変換器の入力信号振幅を半
分にしてその分階調数も半分とならざるを得ないが、本
発明では輝度特性を実線Ａのようにすることで実線Ａ′
で得られるコントラスト比の半分のコントラスト比を実
現でき階調数も変わらない。

第９図では、コントラスト調整を維持パルスaiの個数調
整とA/D変換器の入力信号振幅調整とで行なうことを述
べた。この方法におけるコントラスト調整回路の例を第
10〜12図に示す。

第10図は、映像信号入力端子１、映像信号処理回路２、
A/D変換器３、A/D変換器出力端子102、維持パルス制御
回路81、切換信号検出端子100、切換制御回路101、振幅
制御回路104、振幅調整端子103、維持パルス調整端子6
4、制御維持パルス出力端子82で構成される。

これらのうち、映像信号入力端子１、映像信号処理回路
２、A/D変換器３は第１図に示す構成と同じである。第1
0図における維持パルス制御回路81は第６図に示す点線
枠の維持パルス制御回路81と同じであるが、細部の入力
端子については第10図で省略している。維持パルス制御
回路81、切換制御回路101、振幅制御回路104で構成され
る点線枠201がコントラスト調整回路201であり、第１図
に示すコントラスト調整回路14に相当する。

通常、コントラスト調整は維持パルス制御回路81におい
て維持パルスの個数を制御して行なう。この制御は調整
端子64で操作する。維持パルスの個数で制御できるコン
トラスト比の中間値を得る調整をする場合には、切換検
出端子100で維持パルスの状態を検出し、切換制御回路1
01が動作する。この切換制御回路101の命令に応じて振
幅制御回路104が動作し、振幅調整端子103に連動して映
像信号処理回路２の出力映像信号の振幅を変える。な
お、端子64と端子103の制御を電圧制御とすれば、例え
ば中間タップ付きの４端子可変抵抗器とダイオードクリ
ップ回路などの適切な電子回路を用いて１つの調整用可
変抵抗器で連続の調整ができるように構成できる。

第11図は、映像信号入力端子１、映像信号処理回路２、
A/D変換器３、A/D変換器出力端子102、維持パルス制御
回路81、切換信号検出端子100、切換制御回路101、リフ
ァレンス電圧制御回路103、リファレンス電圧の調整端
子105、維持パルス調整端子64、制御維持パルス出力端
子82で構成される。

第11図の構成は第10図とほぼ同じであるが、第10図での
コントラスト調整回路201を構成する振幅制御回路104
が、第11図ではリファレンス電圧制御回路103で置換え
られている点が異なる。

通常、維持パルス制御回路81で維持パルスの個数を制御
してコントラスト調整するが、入力振幅を換える場合に
は切換制御回路101によってリファレンス電圧制御回路1
03を動作させてコントラスト調整する。A/D変換器３の
入力リファレンス電圧と入力映像信号電圧とは相対関係
にあり、入力リファレンス電圧を変えて入力映像信号の
振幅を相対的に変えることができる。したがって第11図
は第10図と同じ効果を与える。

第12図は映像信号入力端子１、映像信号処理回路２、A/
D変換器３、A/D変換器出力端子102、維持パルス制御回
路81、切換信号検出端子100、切換制御回路101、演算回
路106、演算の調整端子103、維持パルス調整端子64、制
御維持パルス出力端子82、さらに演算回路106はA/D変換
器３の出力に乗ずる係数を決める係数設定回路301、掛
算回路302、掛算出力の整数比回路303で構成される。

第12図の構成は、演算回路106を用いてA/D変換器３の出
力データを変えるという点において、第10図，第11図の
構成と異なる。他の映像信号処理回路２、A/D変換器
３、切換制御回路101、維持パルス制御回路81等の構成
について、第12図は第10図，第11図と同じである。

通常、維持パルス制御回路81で維持パルスの個数を制御
して輝度調整するが、中間のコントラストを得る場合に
は切換制御回路101によって演算回路106を動作させてコ
ントラスト調整を行なう。A/D変換器３の出力データに
掛算（または割算）を施すことは、A/D変換器への入力
映像信号の振幅を変えることに等しい。したがって第12
図は第10図，第11図と同じ効果を与えることがわかる。

ここで、第12図に示す演算回路106は入出力が調整であ
るように構成している。例えばA/D変換器の出力を４ビ
ット（b₀b₁b₂b₃）で表わし、振幅を小さくするのもとし
て係数設定回路301の出力は１以下の小数でその小数以
下を４ビット表示（b₀′b₁′b₂′b₃′）であるとする。
これら２数の掛算は、例えば４ビット×４ビットの乗算
IC SN74LS285（TI社）を用いて容易に行なえ、通常８
ビットの出力になる。この掛算出力の上位４ビットをと
って下位４ビットを切捨てれば整数比が容易に行なえ
る。

以上は、維持パルス列としてai＝2imの条件で維持パル
スの個数を制御した場合である。輝度特性の直線性が少
し変わるが、AD変換した映像信号の各ビットに割当てる
維持パルス数aiとして2imではなく他のパルス数の組を
用いてもコントラスト調整が可能である。

aiの与え方に特別な規則性を設ける必然性はないが、A/
D変換器の出力をそのまま用いて階調表示する場合には
少なくとも、を満足させる必要がある。例えば３と４で表わされる振
幅の映像信号に対する４ビットA/D変換器の出力は、（b
₀b₁b₂b₃）の順序で（1100）と（0010）である。このと
き各ビットに割当てた維持パルスaiの総和は、振幅３の
信号に対してはa₀＋a₁＋a₂であり振幅４の信号に対して
はa₃である。振幅３の信号入力時より振幅４の信号入力
時の方が暗いのは階調表示として異常であるからa₃a₀
＋a₁＋a₂となり上記（９）式が成立する。

第13図に、維持パルスaiの与え方を2imとは別の仕方で
上記（９）式に従って変えたときの輝度ｌの特性を示
す。すなわち、第13図（ａ）には垂直走査パルスk₀〜ｋ
とそれに対応する維持パルスの組（a₀,a₁,a₂,a₃;a）を
変えた場合を示す。Ａは（1,2,4,8;8）、Ａ′は（1,2,
4,9;8）、Ａ″は（1,2,5,10;8）、Ａは（1,3,6,12;
8）と変えた場合である。そして第13図（ｂ）にはそれ
ぞれの維持パルスの組Ａ〜Ａに対する輝度ｌの特性を
示している。

維持パルスの組Ａでは、出力データの各ビットb₀〜b₃に
対する維持パルスの割当てはai＝2iに従っており、これ
は第５図と同じである。輝度ｌは第13図（ｂ）の太い実
線Ａで示すようにlminからlmaxまでの直線性を保ちなが
ら16階調で変化する。

維持パルスの組Ａ′では、出力データのMSBであるb₃ビ
ットに対する割当てa₃のみを2³→2³＋2⁰に変える。この
とき輝度ｌは第13図（ｂ）の太い点線Ａ′で示すように
lminからｌ′maxまで16階調で変化する。出力データのM
SBであるb₃ビットが変わるところで輝度の段差が生じる
が、ほぼ直線的な輝度特性となる。

維持パルスの組Ａ″では、出力データのMSBであるb₃ビ
ットと次の下位ビットb₂に対する割当てa₃,a₂をa₃＝2³
→2³＋2¹,a₂＝2²→2²＋2⁰に変える。このとき、輝度ｌ
は第13図（ｂ）の実線Ａ″で示すようにlminからｌ″ma
xまで16階調で変化する。出力データのb₃,b₂が変わると
ころで輝度の段差を生じるが、ほぼ直線的な輝度特性を
示す。

維持パルスの組Ａでは、出力データのMSBであるb₃ビ
ットと次の下位ビットb₂,b₁に対する割当てa₃,a₂,a₁をa
₃＝2³→2³＋2²,a₂＝2²→2²＋2¹,a₁＝２→2¹＋2⁰と変え
る。このとき、輝度ｌは第13図（ｂ）の実線Ａに示す
ようにlminからｌ″maxまで16階調で変化する。出力デ
ータのb₃,b₂,b₁が変わるところで輝度の段差を生じる
が、ほぼ直線的な輝度特性である。

維持パルスの組Ａより更にコントラストが大きくなる
組Ａ′はa₃＝2³→2³＋2³＝２・2³,a₂＝2²→2²＋2²＝
２・2²,……,a₀＝１→１＋2⁰であるが、これは第５図に
示す実線Ａ′と同じである。第13図（ｂ）に維持パルス
の組Ａ′における輝度特性を×印をつけた点線Ａ′
で示した。但し第13図（ａ）とは関連がないのでＡ′
の記号は（）で括って示す。

第13図はから分るように、ai＝2imでｍを変える輝度調
整では第13図（ｂ）に示す太い実線Ａ（ｍ＝１）から×
印をつけた点線Ａ′（ｍ＝２）へと大きく輝度特性が
変わるのに対し、第13図（ａ）に示す維持パルス列Ａ′
〜Ａのような変え方だと、輝度変化に段差が生じるが
階調数を損なうことなくさらに細かいコントラスト調整
が可能である。

第13図に示す維持パルスaiの与え方は、ｎビットのPCM
信号を考えると一般に ai＝m2i＋εi_-j2i^-j （１≦ｊ≦ｎ） ……（10）但しで与えられ、上記（10）式の第２項のｊによってコント
ラストの微調がｍを固定したままｎ−１段階可能とな
る。ｊ＝ｍのとき第５図の調整と同じになることは明白
である。

上記以外に維持パルスの個数aiの割当て方は存在する。
どのような割当て方でもそれを実現する回路は無数に存
在する。以下その１例を示す。

第14図は任意の維持パルスの個数aiを割当てるための回
路例をブロック図で示す。第14図は、アドレスカウンタ
61、ROM62、CPU300、AND76、1H遅延回路78a〜78i、カウ
ンタ61のクロック入力端子60、ROM62の出力端子63、CPU
300の制御端子64、基本維持パルスの入力端子66、およ
び維持パルスの出力端子79a〜79jで構成される。

第14図の動作は第６図とほぼ同じであるが、端子66に入
力する基本維持パルスＴをAND76でゲートするためのパ
ルスＤをCPU（Central−Processing Unit;中央処理装
置）で形成する点が異なる。すなわち、端子60に入力す
るクロックによってカウンタ61がアドレスをカウント
し、そのカウント値に従ってROM62からパルスＫが出力
する。このパルスＫのタイミングに同期して、端子64の
調整条件に見合うパルス幅のパルスＤをCPU300から出力
する。そしてパルスＤのパルス幅に応じてai個の基本維
持パルスＴをAND76でゲートし、所望のパルス数組の維
持パルスを出力端子79a〜79jから出力する。このような
維持パルス数制御によるコントラスト調整の効果は上記
までの説明と全く同じである。

上記では、維持パルス印加電極に印加する維持パルスの
個数を変える実施例を示した。この維持パルス個数を一
定としたままでは、A/D変換器３のビット数が限られて
いる場合、A/D変換器の入力信号の振幅を入力ダイナミ
ックレンジ以上にできないため、最大コントラストはA/
D変換器３のビット数で制限される。しかし、A/D変換器
３の出力に演算を施すことによって、A/D変換器３で決
まる最大コントラスト以上に調整でき、しかも微調が容
易である。

第15図に、A/D変換器３の出力に掛算を施した実施例に
おける輝度特性の変化を示す。簡単の為、A/D変換器３
はb₀〜b₃の４ビット出力とし、入力信号はA/D変換器３
のダイナミックレンジにその振幅を最適に合わせる。

A/D変換器３の出力に乗ずる数値を２、すなわちコント
ラスト比の最大可変範囲は２倍とする。通常のCTVでも
最適設計値に対して±6dBのコントラスト調整範囲があ
り、本実施例でも同じ可変幅を変えて説明する。このと
き、A/D変換器３の出力に演算を施した画像データは１
ビットｂ′を追加してもb₀〜b₃,b′の５ビットあれば十
分である。

この演算後の画像データのビット数５と、最低輝度を決
めるための１ビットｂ、合計b₀〜b₃,b′,bの６ビットで
表示パネル11を階調表示する。このビット数に合わせ
て、フィールド時分割走査の時分割数を６とし、各走査
時にパネル11の垂直走査電極K1に印加するb₀〜ｂ′ｂに
対応したパルスをそれぞれk₀〜ｋ′ｋとして第15図
（ａ）に示す。各ビットb₀〜b₃,b′,bに割当てる維持パ
ルス数aiは例えば簡単のためb₀にはa₀＝1,b₁にはa₁＝2,
b₂にはa₂＝4,b₃にはa₃＝8,b′にはａ′＝16,bにはａ＝
８とする。もちろんaiの与え方はこれだけに限らない。

A/D変換器３の出力に係数１を乗算した場合は、第15図
（ｂ）に示す実線Ａの通り、最小輝度lminから最大輝度
lmaxまで変化する第16階調の輝度特性となる。この特性
は第５図（ｂ）に示す実線A,第13図（ｂ）に示す実線Ａ
と同じである。

演算の１例としてこのA/D変換器の出力データに係数1.5
を乗算して整数比（小数以下切捨て）した場合の演算後
の出力データを第15図（ｃ）に示す。このデータに対す
る輝度特性は第15図（ｂ）の点線Ａ′に示す通り最小輝
度lminから最大輝度ｌ′maxまで16階調で変化する輝度
特性となる。この特性は第13図（ｂ）に示す実線Ａと
同じである。

係数を１以下にするとこの演算後の出力データに対する
輝度特性の階調数は減少する。例えば係数0.5の場合に
ついて第15図（ｂ）の点線Ａ″にその輝度特性を示す。

輝度，コントラストが小さい場合は階調数が少なくても
画質の劣化はみとめられない。したがって一般にコント
ラストを絞る方向については階調数の減少は大きな問題
とならないと思われる。

コントラストを最適時より絞っても階調数を変えないよ
うにする方法は、維持パルスの割当数制御と演算回路の
組み合わせで、どのような方法でも可能である。

乗算の係数を任意に変えれば、輝度特性の傾きを細かに
変えることができ、したがって最大コントラスト比を細
かに調整することができる。この乗算を実現する回路は
第12図に示す演算回路106と全く同じ構成となる。しか
も、調整端子103によって必要な係数を係数設定回路301
で設定するようにすれば、維持パルス制御回路81で各ビ
ットに割当てる維持パルスの個数を制御する必然性はな
い。すなわち、維持パルスの各ビットに対する割当ては
回路設計時に調整するだけで十分であり、TV外部からは
端子103だけで例えば最適設計に対して±6dBの調整を行
なうことができる。

なお、上記第15図の実施例ではA/D変換器の出力を４ビ
ットとし、演算後の画像データを５ビットとしたが、画
像データ６ビット,7ビットを更に増やすことも考えられ
る。この場合にも本発明の効果は明らかであり、更に広
い調整範囲が可能である。

また、各ビットに対する維持パルスの個数aiは第15図
（ａ）に示す値である必要はない。適当なaiの組合せに
対して、適切な演算を行なう演算回路106を設ければよ
い。例えば、第15図（ａ）に示す維持パルス数ａ′を10
としてもよい。この場合A/D変換器３の出力データに演
算を施し、輝度特性がほぼ直線となるようにb₀b₁〜b
₃b′のデータを設定する。

さらに、第15図に示す実施例ではA/D変換器３に入力す
る映像信号の振幅をA/D変換器の入力ダイナミックレン
ジに揃えるように設定して説明した。設定がずれた場合
にはそのずれ量に応じて係数設定回路301で設定する係
数を補正するようにすれば、A/D変換器３での入力信号
の直流レベルが変化しても、パネルの輝度特性の傾きは
変化しない。この係数の補正方法として例えば、第12図
において、最適設計時における映像信号の黒レベルを基
準にしてそれからのずれ量を端子103に印加すればよ
い。

以上の実施例では、垂直走査パルス発生回路５と水平走
査パルス発生回路６とで表示パネル11の表示画素をアド
レスし、発光に必要な維持パルスを必要な個数だけ印加
していた。この維持パルスの個数を調整してコントラス
ト調整するのが上記実施例であるが、維持パルスの個数
を変えずに、維持パルスによる発光回数を他のパルスに
よって調整しても同じ効果を得る。以下この実施例を示
す。

第16図に典型例として、フィールド時分割走査でパルス
数変調する場合における２値表示パネルの表示回路をブ
ロック図で示す。

表示回路は第１図と同様映像信号入力端子１、映像信号
処理回路２、A/D変換器３、メモリ４、垂直走査パルス
発生回路５′、水平走査パルス発生回路６、維持パルス
発生回路７′、垂直ドライバ８、水平ドライバ９、維持
パルス印加用のドライバ10′、２値の表示パネル11、制
御回路12およびコントラスト調整回路14′で構成され、
表示部13′は第１図の定義と同じである。

但し、コントラスト調整回路14′は垂直走査パルス発生
回路５′に接続されている点と、これに伴い垂直走査パ
ルス発生回路５′、維持パルス発生回路７′、コントラ
スト調整回路14′が第１図に示すそれぞれの回路と異な
る。

第16図に示す表示パネル11は、垂直走査パルス発生回路
５′と水平走査パルス発生回路６とによって表示画素が
アドレスされ、維持パルス発生回路７′からの維持パル
スによって発光するものとする。そして、維持パルスに
よる発光は垂直走査電極に発光停止用パルス（消去パル
ス）を印加して停止させる。例えば、このような表示パ
ネルとして垂直走査電極を放電陰極としたPDPがあり、
このようなPDPでは陰極電圧を制御することで発光開
始，停止を制御できる。

第17図に、表示パネル11に印加する垂直走査電極K1〜K
3、維持電極A1〜A3、水平走査電極S1〜S4に印加するパ
ルスのタイミングを示す。第16図は、第３図に示すタイ
ミングチャートと同様に、表示パネル11上に配列する縦
３画素，横４画素の表示部分を表示するに充分な数の走
査電極を選んで示している。

垂直走査電極K1には例えば時刻0,（１＋1/5）H,（３＋2
/5）H,（７＋3/5）H,（15＋4/5）Ｈで立下るそれぞれ
k₀,k₁,k₂,k₃,kのパルスと各k₀,k₁,k₂,k₃,kのパルスの立
下りからそれぞれ時間T₀,T₁,T₂,T₃,Tの後に立上るパル
スC₀,C₁,C₂,C₃,Cを印加する。垂直走査電極K2,K3には、
K1に印加するパルスと波形が同じであるが、K1からそれ
ぞれ1H,2H遅れたパルスk₀〜k,C₀〜Ｃを印加する。維持
電極A1〜A3は連続的な維持パルスを印加する。水平走査
電極S1〜S4には、画像信号のA/D変換データに従い、垂
直走査電極K1〜K3に印加したパルスk₀〜k₃のいずれかと
タイミングの合うパルスを印加する。但し、K1〜K3に印
加したパルスｋにタイミングの合うパルスは全てS1〜S4
に印加される。

第17図において、垂直走査電極K1〜K3に印加するパルス
k₀〜ｋと水平走査電極S1〜S4に印加するパルスとタイミ
ングの合う時刻で、各表示素子は維持電極A1〜A3に印加
する維持パルスによる発光を開始する。そして、垂直走
査電極K1〜K3に印加するパルスC₀〜Ｃによって各発光を
停止する。垂直走査電極K₁〜K₃に印加するパルスk₀〜ｋ
とパルスC₀〜Ｃとのそれぞれの時間差T₀〜Ｔによって、
発光開始から発光停止までの時間、すなわち維持パルス
による発光回数が決まる。したがって第17図では維持パ
ルスを各電極A1〜３に連続的に印加するだけでよい。

第16図，第17図に示す実施例では、垂直走査電極に印加
するパルスk₀〜k₃とC₀〜C₃とのそれぞれの時間差T₀〜T₃
を調整することによって、表示パネル11のコントラスト
調整が可能である。この時間差T₀〜T₃は、第７図に示す
タイミングチャートにおいて、パルスＤのt₀〜t₃で立上
るパルス幅に等しい。したがって、第７図に示すパルス
Ｄを形成する回路（第６図あるいは第14図に示す回路の
一部）を利用すれば、容易に本実施例を実現できる。

以上、パルス数変調を用いて本発明の実施例を説明し
た。さらに、本発明の効果はパルス幅変調，パルス高変
調についても同じである。例えば、画像信号をA/D変換
し、そのPCM信号の各ビットに対して割当てた維持パル
スのパルス幅を変えることによってコントラスト調整が
可能である。パルス高変調でも同様の説明が成り立つ。

本発明の実施例ではパネル走査をフィールド時分割で行
なったが、本発明はこのフィールド時分割走査だけに限
らない。走査方式によっては１回の走査で、上記（１）
式と同様な式で表わされる個数もしくは幅，高さの維持
パルスを表示画素に与えて画面表示することも可能であ
る。この場合でも、A/D変換した画像信号の各ビットに
対する維持パルスの数、もしくは幅，高さの割当てを調
整する回路を設けることは本発明の実施例と同じであ
り、上記に示す本発明の実施例と同じ効果を与える。

パネルの構造，走査方式によっては垂直走査パルスおよ
び水平走査パルスだけで画像表示しているよう見え、維
持パルスおよびその印加回路が明確でない場合もあり得
る。例えば維持パルスを水平走査パルスもしくは垂直走
査パルスに重畳して駆動する場合である。しかし、この
場合も、アドレス用パルスと発光に寄与する維持パルス
があり、この維持パルスの数もしくは幅，高さを調整す
る回路を設けることは本発明の実施例と同じであり、上
記と同じ効果を与える。

なお、本発明の実施例で用いた表示パネルはモノクロ，
カラーいずれでもかまわない。表示パネルがカラーパネ
ルであっても、本発明に従えば白バランスを変えずにコ
ントラスト調整が可能である。

〔発明の効果〕

本発明によれば、画像信号をA/D変換して得たディジタ
ル信号の各ビットに対して割当てた維持パルスの個数を
調整することによって、入力映像信号に対する表示画素
の輝度特性を変えることができるので、ディジタル信号
のビット数で決まる画像の階調数を損なうことなく表示
パネルのコントラスト調整を行なうことができ、さらに
必要ならば上記維持パルスの個数調整で行なうコントラ
スト調整を細かく行なうことも可能であり、従来のコン
トラスト調整に比べて広範囲で高性能なコントラスト調
整ができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
フィールド時分割走査を説明するための走査線と走査時
間の関係説明図、第３図は第２図に示す走査方式で表示
パネルの走査電極に印加する信号のタイミングチャー
ト、第４図は表示パネルの一部分の画素配列図、第５図
はA/D変換出力に対する表示画素の輝度変化を表わす説
明図、第６図は本発明の一実施例における維持パルス発
生回路の具体的回路構成図、第７図は第６図に示す回路
の動作を説明するための主要パルスのタイミングチャー
ト、第８図は第７図に示す回路で設定状態を変えたとき
の主要パルスのタイミングチャート、第９図はA/D変換
器に入力する映像信号と輝度との関係を説明するための
入力信号対輝度の特性図、第10図，第11図，第12図はそ
れぞれ本発明におけるコントラスト調整を説明するため
の輝度調整回路の構成例を示すブロック図、第13図は、
可ビットに対する維持パルスの割当て数を第５図に示す
割当てとは別にした場合での本発明の効果を説明するた
めの、A/D変換出力に対する表示画素の輝度変化を表わ
す特性図、第14図は第13図に示す維持パルスの割当て方
法を実現するための回路構成例を示すブロック図、第15
図はA/D変換器の画像データに演算を施してコントラス
ト調整する実施例を説明するための、A/D変換出力に対
する表示画素の輝度変化を表わす説明図、第16図は第１
図と異なる走査での実施例を示すブロック図、第17図は
第16図に示す実施例の動作を説明するための表示パネル
に印加する駆動信号のタイミングチャート、である。符号の説明１……映像信号入力端子、２……映像信号処理回路、３
……A/D変換器、４……メモリ、５……垂直走査パルス
発生回路、６……水平走査パルス発生回路、７……維持
パルス発生回路、8,9,10……ドライバ、11……表示パネ
ル、12……制御回路、14……コントラスト調整回路

Claims

【特許請求の範囲】

【請求項１】発光を維持するに足る維持パルスを印加さ
れたときは発光し、印加されないときは非発光状態とな
り、発光と比発光の何れかの状態を選択的にとる２値表
示素子を画素としてマトリクス状に配列することにより
構成した２値表示パネルから成る画面と、入力映像信号を処理してR,G,B3原色信号の如き画像信号
を出力する映像信号処理回路と、該処理回路からの画像
信号を入力されてアナログ／デイジタル変換（A/D変
換）し１画素当たりｎビット（但し、ｎは整数）の画像
データとして出力するA/D変換器と、前記画面を垂直、
水平走査する走査回路と、前記走査回路により前記画面を走査し、ｎビットを構成
する各ビットに予め割り当てられている重みに応じた強
度の維持パルスを、ｎビット分合計して、走査位置にあ
る画素としての前記２値表示素子に印加する維持パルス
発生回路と、から成り、前記画面に前記ｎビットのビッ
ト数ｎにより定まる所定階調数で画像を濃淡表示する２
値表示パネル画像表示装置において、前記ｎビットを構成する各ビットに予め割り当てられて
いる重みを可変することにより、画素としての前記２値
表示素子の最小発光強度と最大発光強度の比であるコン
トラストを調整するコントラスト調整手段を具備したこ
とを特徴とする２値表示パネル画像表示装置。
【請求項２】特許請求の範囲第１項記載の２値表示パネ
ル画像表示装置において、前記走査回路による画面の走
査は、画面を１画面期間当たり、前記ｎビットに対応さ
せてｎ回、時分割的に行う走査から成り、前記維持パル
ス発生回路は、ｎビットを構成する各ビットに予め割り
当てられている重みに応じた強度の維持パルスを、各ビ
ット対応の時分割的走査毎に、走査位置にある２値表示
素子に印加する維持パルス発生回路から成ることを特徴
とする２値表示パネル画像表示装置。
【請求項３】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記ｎビットを構
成する各ビットに予め割り当てられている重みに応じた
強度が、維持パルスの個数、維持パルスのパルス幅、も
しくは維持パルスのパルス高さ、から成り、前記コント
ラスト調整手段は、重みとして維持パルスの個数、パル
ス幅、もしくはパルス高さ、を調整する手段から成るこ
とを特徴とする２値表示パネル画像表示装置。
【請求項４】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記A/D変換器の
入力側において入力映像信号の振幅を変える手段、或い
はA/D変換器の入力リファレンス電圧を変える手段、或
いはA/D変換器の出力であるデイジタル信号に演算処理
を施すことにより映像信号の該A/D変換器入力側におけ
る振幅を等価的に変える手段を備え、それにより各表示
画素に印加する維持パルスの強度を制御して、各表示画
素の最小発光強度と最大発光強度の比であるコントラス
トを調整することを特徴とする２値表示パネル画像表示
装置。
【請求項５】特許請求の範囲第１項又は第２項記載の２
値表示パネル画像表示装置において、前記２値表示パネ
ルは、維持パルスの印加により発光し消去パルスの印加
により発光を停止する２値表示素子から成り、前記コン
トラスト調整手段は、消去パルスの印加タイミングを制
御することにより、前記ｎビットを構成する各ビットに
予め割り当てられている重みを等価的に可変する手段か
ら成ることを特徴とする２値表示パネル画像表示装置。
【請求項６】特許請求の範囲第５項記載の２値表示パネ
ル画像表示装置において、前記A/D変換器の入力側にお
いて入力映像信号の振幅を変える手段、或いはA/D変換
器の入力リファレンス電圧を変える手段、或いはA/D変
換器の出力であるデイジタル信号に演算処理を施すこと
により映像信号の該A/D変換器入力側における振幅を等
価的に変える手段を備え、それにより各表示画素に印加
する消去パルスのタイミングを制御して、各画素の最小
発光強度と最大発光強度の比であるコントラストを調整
する手段から前記コントラスト調整手段が成ることを特
徴とする２値表示パネル画像表示装置。