CN105761701B - 处理向液晶显示器提供的栅极电压信号的电路 - Google Patents
处理向液晶显示器提供的栅极电压信号的电路 Download PDFInfo
- Publication number
- CN105761701B CN105761701B CN201610339044.6A CN201610339044A CN105761701B CN 105761701 B CN105761701 B CN 105761701B CN 201610339044 A CN201610339044 A CN 201610339044A CN 105761701 B CN105761701 B CN 105761701B
- Authority
- CN
- China
- Prior art keywords
- signal
- switch
- period
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明涉及一种处理向液晶显示器提供的栅极电压信号的电路,包括:输入输出单元和控制单元,其中,输入输出单元接收所述栅极电压信号,控制单元接收控制信号并根据控制信号的控制,使输入输出单元基于栅极电压信号在每个周期内的第一时间段期间输出第一输出信号,第二时间段期间输出第二输出信号,第三时间段期间输出第三输出信号,第四时间段期间输出第四输出信号。在根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路中,可通过在每个周期的不同时间段期间将栅极电压信号改变为不同的值来降低栅极电压信号的电压的下降速度,从而降低对液晶显示器的基准电压的影响。
Description
技术领域
本发明涉及一种电路,更具体地讲,涉及一种处理向液晶显示器提供的栅极电压信号的电路。
背景技术
随着科技的发展,电子产品的屏幕更加趋于超窄边框的趋势。因此,栅极驱动集成于阵列基板(GOA)的液晶显示器日益受到人们的关注。
在通过栅极电压信号驱动液晶显示器的过程中,栅极电压信号的电压下降速度会对液晶显示器的基准电压造成影响,栅极电压信号的电压下降越快,对液晶显示器的基准电压的影响程度越大。
栅极电压信号通常为方波,在传统的液晶显示器中,通过PCB板向液晶显示器提供栅极驱动电压,因此,可在PCB板上添加用于降低栅极电压信号的电压下降速度(即,对栅极电压信号进行削角)的削角芯片,从而降低对液晶显示器的基准电压的影响。
然而,在GOA液晶显示器中,由于在阵列基板上产生栅极电压,并且没有足够的空间在基板上安装削角芯片,因此,不能对栅极电压信号进行调整,从而影响液晶显示器的显示效果。
因此,现有的向GOA液晶显示器提供栅极电压信号的方式会较大程度影响液晶显示器的基准电压。
发明内容
本发明的示例性实施例在于提供一种处理向液晶显示器提供的栅极电压信号的电路。所述电路能够克服现有的向栅极驱动集成于阵列基板(GOA)液晶显示器提供的栅极电压对液晶器的基准电压造成很大影响的缺陷。
根据本发明示例性实施例,提供一种处理向液晶显示器提供的栅极电压信号的电路,包括:输入输出单元和控制单元,其中,输入输出单元接收所述栅极电压信号,控制单元接收控制信号并根据控制信号的控制,使输入输出单元基于栅极电压信号在每个周期内的第一时间段期间输出第一输出信号,第二时间段期间输出第二输出信号,第三时间段期间输出第三输出信号,第四时间段期间输出第四输出信号。
可选地,第一时间段、第二时间段、第三时间段和第四时间段是在时间上连续的时间段,并且,第一时间、第二时间段和第三时间段的持续时间长度之和与所述栅极电压信号的有效电平的持续时间长度相等,第四时间段的持续时间长度与所述栅极电压信号的无效电平的持续时间长度相等。
可选地,第一输出信号的电压值与所述栅极信号的有效电平的电压值之差在第一预定范围内,第二输出信号的电压值小于第一输出信号的电压值,第三输出信号的电压值小于第二输出信号的电压值,并且第四输出信号的电压值与所述栅极信号的无效电平的电压值之差在第二预定范围内。
可选地,控制信号包括第一控制信号和第二控制信号,第一控制信号的周期和第二控制信号的周期与所述栅极电压信号的周期相同,其中,在第二时间段期间第一控制信号具有第一电平并且第二控制信号具有第二电平,在第三时间段期间第一控制信号具有第二电平并且第二控制信号具有第一电平,在其它时间段期间第一控制信号和第二控制信号均具有第一电平或均具有第二电平。
可选地,第一电平为高电平和低电平之一,第二电平为高电平和低电平中不同于第一电平的另一电平。
可选地,输入输出单元包括:第一电阻器,第一连接端接收所述栅极电压信号,第二连接端作为输出第一输出信号、第二输出信号、第三输出信号和第四输出信号的输出端口。
可选地,控制单元包括:第一开关、第二开关、第三开关和第四开关,其中,第一开关的第一连接端连接到第一电阻器的第二连接端,第一开关的第二连接端连接到第二开关的第一连接端,第一开关的控制端接收第一控制信号,第二开关的第二连接端接地,第二开关的控制端接收第二控制信号,第三开关的第一连接端连接到第一电阻器的第二连接端,第三开关的第二连接端连接到第四开关的第一连接端,第三开关的控制端接收第一控制信号,第四开关的第二连接端接地,第四开关的控制端接收第二控制信号。
可选地,第一开关和第四开关均为PMOS管,第二开关和第三开关均为NOMS管。
可选地,针对第一开关、第二开关、第三开关和第四开关中每个开关:控制端为栅极,第一连接端为源级和漏极之一,第二连接端为源级和漏极中不同于第一连接端的另外一个。
可选地,所述电路布置于栅极驱动集成于阵列基板的液晶显示器的扇出区域。
在根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路中,可通过在每个周期的不同时间段期间将栅极电压信号改变为不同的值来降低栅极电压信号的电压的下降速度,从而降低对液晶显示器的基准电压的影响。
附图说明
通过下面结合示例性地示出实施例的附图进行的描述,本发明示例性实施例的上述和其他目的和特点将会变得更加清楚,其中:
图1示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的框图;
图2示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的电路图;
图3示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的第一等效电路图;
图4示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的第二等效电路图;
图5示出根据本发明示例性实施例的向液晶显示器提供的栅极电压信号的电路的输出信号的示图;
图6示出根据本发明另一示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的电路图;
图7示出根据本发明示例性实施例的在液晶显示器布置处理向液晶显示器提供的栅极电压信号的电路的示图。
具体实施方式
以下,将参照附图更充分地描述本发明的示例性实施例,示例性实施例在附图中示出。然而,可以以许多不同的形式实施示例性实施例,并且不应被解释为局限于在此阐述的示例性实施例。相反,提供这些实施例从而本公开将会彻底和完整,并将完全地将示例性实施例的范围传达给本领域的技术人员。
图1示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的框图。
作为示例,本发明的处理向液晶显示器提供的栅极电压信号的电路布置于栅极驱动集成于阵列基板(GOA,Gate on array)的液晶显示器的扇出区域。例如,图7示出根据本发明示例性实施例的在液晶显示器布置处理向液晶显示器提供的栅极电压信号的电路的示图。如图7所示,GOA液晶显示器的显示面板1通过源级驱动芯片2-1、2-2、2-3和2-4连接到PCB板3。栅极驱动集成在显示区域1-1的左侧,即,从左侧向液晶显示器提供栅极电压信号,因此,本发明的处理向液晶显示器提供的栅极电压信号的电路可布置于GOA液晶显示器的显示区域1-1左侧的扇出区域(Fan out area)1-2,从而对栅极电压信号进行处理。
这里,栅极电压信号可以是具有预定周期的方波。栅极电压信号可在一周期内具有有效电平(例如,高电平)和无效电平(例如,低电平)。作为示例,栅极电压信号可具有与液晶显示器显示一帧的时间长度相同的周期。
参照图1,根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路包括:输入输出单元10和控制单元20。
具体地讲,输入输出单元10接收所述栅极电压信号,控制单元20接收控制信号并根据控制信号的控制,使输入输出单元10基于栅极电压信号在每个周期内的第一时间段期间输出第一输出信号,第二时间段期间输出第二输出信号,第三时间段期间输出第三输出信号,第四时间段期间输出第四输出信号。
这里,作为示例,控制单元20接收的控制信号可包括第一控制信号和第二控制信号,第一控制信号的周期和第二控制信号的周期与所述栅极电压信号的周期相同。例如,第一控制信号和第二控制信号为方波。具体地讲,在第二时间段期间第一控制信号可具有第一电平并且第二控制信号具有第二电平,在第三时间段期间第一控制信号可具有第二电平并且第二控制信号具有第一电平,在其它时间段期间第一控制信号和第二控制信号可均具有第一电平或均具有第二电平。这里,作为示例,第一电平可为高电平和低电平之一,第二电平为高电平和低电平中不同于第一电平的另一电平。
这里,第一时间段、第二时间段、第三时间段和第四时间段的时间长度之和为一个周期(即,输入输出单元10输出的信号的周期)的时间长度,该时间长度与栅极电压信号的周期的时间长度相同。
作为示例,第一时间段、第二时间段、第三时间段和第四时间段是在时间上连续的时间段,并且,第一时间、第二时间段和第三时间段的持续时间长度之和与所述栅极电压信号的有效电平的持续时间长度相等,第四时间段的持续时间长度与所述栅极电压信号的无效电平的持续时间长度相等。
这里,第一输出信号的电压值可以与栅极电压信号的有效电平的电压值接近,第二输出信号的电压值和第三输出信号的电压值可低于栅极电压信号的有效电平的电压值,并且第四输出信号的电压值可与栅极电压信号的无效电平的电压值接近,从而可减小栅极电压信号的电压降低的速度。
作为示例,第一输出信号的电压值与所述栅极信号的有效电平的电压值之差在第一预定范围内,第二输出信号的电压值小于第一输出信号的电压值,第三输出信号的电压值小于第二输出信号的电压值,并且第四输出信号的电压值与所述栅极信号的无效电平的电压值之差在第二预定范围内。
在实际应用的电路中,输入输入输出单元10可包括:第一电阻器。具体地讲,第一电阻器的第一连接端接收所述栅极电压信号,第一电阻器的第二连接端作为输出第一输出信号、第二输出信号、第三输出信号和第四输出信号的输出端口。
控制单元20可包括:第一开关、第二开关、第三开关和第四开关。具体地讲,第一开关的第一连接端连接到第一电阻器的第二连接端,第一开关的第二连接端连接到第二开关的第一连接端,第一开关的控制端接收第一控制信号。第二开关的第二连接端接地,第二开关的控制端接收第二控制信号。第三开关的第一连接端连接到第一电阻器的第二连接端,第三开关的第二连接端连接到第四开关的第一连接端,第三开关的控制端接收第一控制信号。第四开关的第二连接端接地,第四开关的控制端接收第二控制信号。
这里,为了根据如上所述的控制信号在不同时间段提供第一输出信号、第二输出信号、第三输入信号和第四输出信号,作为示例,第一开关和第四开关均为PMOS管,第二开关和第三开关均为NOMS管。更具体地讲,针对第一开关、第二开关、第三开关和第四开关中每个开关:控制端可为栅极,第一连接端可为源级和漏极之一,第二连接端可为源级和漏极中不同于第一连接端的另外一个。
图2示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的电路图。
如图2所示,输入输出单元10可包括第一电阻器R1,第一电阻器R1的第一连接端作为输入端口(Input)来从C点接收栅极电压信号,第一电阻器R1的第二连接端作为输出第一输出信号、第二输出信号、第三输出信号和第四输出信号的输出端口(Output)。
控制单元20可包括第一PMOS管D1、第一NMOS管D2、第二NMOS管E1和第二POMS管E2。第一PMOS管D1的源级(或漏极)连接到第一电阻器R1的第二连接端,第一PMOS管D1的漏极(或源级)连接到第一NMOS管D2的源级(或漏极),第一PMOS管D1的栅极接收第一控制信号A。第一NMOS管D2的漏极(或源级)接地,第一NMOS管D2的栅极接收第二控制信号B。第二NMOS管E1的源级(或漏极)连接到第一电阻器R1的第二连接端,第二NMOS管E1的漏极(或源级)连接到第二PMOS管E2的源级(或漏极),第二NMOS管E1的栅极接收第一控制信号A。第二PMOS管E2的漏极(或源级)接地,第二PMOS管E2的栅极接收第二控制信号B。
具体地讲,当第一控制信号A和第二控制信号B具有相同的电平时(例如,在一个周期中的第一时间段和第四时间段期间),D支路的第一PMOS管D1和第一NMOS管D2均断开,E支路的第二NMOS管E1和第二PMOS管E2均断开,此时,第一电阻器R1的输出端可输出与栅极电压信号的电压值接近的电压值。
当第一控制信号A和第二控制信号B具有不同的电平时(例如,在一个周期中的第二时间段和第三时间段期间),D支路的第一PMOS管D1和第一NMOS管D2均导通并连接到地,或者E支路的第二NMOS管E1和第二PMOS管E2均导通并连接到地。此时,由于第一PMOS管D1、第一NMOS管D2、第二NMOS管E1和第二POMS管E2均具有一定的电阻值,因此,当D支路或E支路连接到地时,第一电阻器R1的输出端口处的电压会减小。
在一个示例中,当在一个周期中的第二时间段期间第一控制信号A具有低电平(例如,0V)并且第二控制信号B具有高电平(例如,3.3V)时,D支路的第一PMOS管D1和第一NMOS管D2均导通并连接到地,E支路的第二NMOS管E1和第二PMOS管E2均断开。此时,根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路等效为图3的电路。
图3示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的第一等效电路图。
如图3所示,第二电阻器Rd为D支路的第一PMOS管D1、第一NMOS管D2及连接线的等效电阻,第三电阻器Rc为第一电阻器R1、第一电阻器R1的第一连接端与输入端口之间的连接线以及第一电阻器R1的第二连接端与输出端口之间的连接线的等效电阻。
因此,在第二时间段期间,输出端口输出的电压值为Rd/(Rd+Rc),因此,可通过调整Rc和Rd的阻值来调整输出端口输出的信号的电压。
在另一示例中,当在一个周期中的第三时间段期间第一控制信号A具有高电平(例如,3.3V)并且第二控制信号B具有低电平(例如,0V)时,D支路的第一PMOS管D1和第一NMOS管D2均断开,E支路的第二NMOS管E1和第二PMOS管E2均导通并连接到地。此时,根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路等效为图4的电路。
图4示出根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的第二等效电路图。
如图4所示,第四电阻器Re为E支路的第二NMOS管E1、第二PMOS管E2及连接线的等效电阻,第三电阻器Rc为第一电阻器R1、第一电阻器R1的第一连接端与输入端口之间的连接线以及第一电阻器R1的第二连接端与输出端口之间的连接线的等效电阻。
因此,在第三时间段期间,输出端口输出的电压值为Re/(Re+Rc),因此,通过调整Rc和Re的阻值来调整输出端口输出的信号的电压。
通常,栅极电压信号为有效电平是33V无效电平是-7V的方波。以下以该栅极电压信号为例说明输入输出单元10输出的输出信号的示例。
图5示出根据本发明示例性实施例的向液晶显示器提供的栅极电压信号的电路的输出信号的示图。
如图5所示,输入输出单元10的输出端口输出的输出信号的周期为T(即,栅极电压信号的周期为T)。
在第一时间段T1期间,第一控制信号A和第二控制信号B电平相同,D支路断开且E支路断开,输入输出单元10的输出端口输出电压值为接近33V的第一输出信号,这里,第一输出信号的电压值与栅极电压信号的高电平的电压值之差可在第一预定范围(例如,(-10%,0))内。
在第二时间段T2期间,第一控制信号A和第二控制信号B电平不相同,D支路导通(例如,Rd=2Rc)或E支路导通(例如,Re=2Rc),输入输出单元10的输出端口输出电压值为接近22V的第二输出信号。
在第三时间段T3期间,第一控制信号A的电平反相并且第二控制信号B电平反向,此时,D支路和E支路中的另一支路导通(例如,Re=1/2Rc或者Rd=1/2Rc),输入输出单元10的输出端口输出电压值为接近11V的第二输出信号。
在第四时间段T4期间,第一控制信号A和第二控制信号B电平再次相同,D支路断开且E支路断开,输入输出单元10的输出端口输出电压值为接近-7V的第四输出信号,这里,第四输出信号的电压值与栅极电压信号的低电平的电压值之差可在第二预定范围(例如,(-10%,0))内。
应该理解,图5中示出的栅极电压信号的有效电平的电压值和无效电平的电压值仅是示例,根据实际需要,栅极电压信号的有效电平的电压值和无效电平的电压值还可以是其它值。第二输出信号的电压值和第三输出信号的电压值也仅是示例,还可根据实际需要,通过改变第二电阻器Rd、第三电阻器Rc和/或第四电阻器Re的电阻值来将第二输出信号的电压值和第三输出信号的电压值改变为其它值。
此外,由于需要使第一输出信号的电压值与栅极信号的有效电平的电压值之差尽可能小,并且需要使第四输出信号的电压值与栅极信号的无效电平的电压值之差尽可能小,因此需要使第三电阻器Rc的电阻值比较小。所以,在实际应用中,当输入输出单元10的导线的电阻能够满足Rc的阻值要求时,可省略图2中的第一电阻器R1,从而可进一步减小电路在液晶面板上所需的面积。
图6示出根据本发明另一示例性实施例的处理向液晶显示器提供的栅极电压信号的电路的电路图。
如图6所示,根据本发明另一示例性实施例的处理向液晶显示器提供的栅极电压信号的电路去掉了图2中的第一电阻器Rc,此时输入输出单元10的输入端口(Input)与输出端口(Output)之间的连线的线阻等效为第三电阻器Rc,因此,通过调整图4和图5中的Rd和Re,仍可使图6中的电路输出具有图5中的输出信号的波形的输出信号。
在根据本发明示例性实施例的处理向液晶显示器提供的栅极电压信号的电路中,可通过在每个周期的不同时间段期间将栅极电压信号改变为不同的值来降低栅极电压信号的电压的下降速度,从而降低对液晶显示器的基准电压的影响。
尽管已经参照其示例性实施例具体显示和描述了本发明,但是本领域的技术人员应该理解,在不脱离权利要求所限定的本发明的精神和范围的情况下,可以对其进行形式和细节上的各种改变。
Claims (9)
1.一种处理向液晶显示器提供的栅极电压信号的电路,包括:输入输出单元和控制单元,
其中,输入输出单元接收所述栅极电压信号,控制单元接收控制信号并根据控制信号的控制,使输入输出单元基于栅极电压信号在每个周期内的第一时间段期间输出第一输出信号,第二时间段期间输出第二输出信号,第三时间段期间输出第三输出信号,第四时间段期间输出第四输出信号;
其特征在于,控制信号包括第一控制信号和第二控制信号,第一控制信号的周期和第二控制信号的周期与所述栅极电压信号的周期相同,
在第二时间段期间第一控制信号具有第一电平并且第二控制信号具有第二电平,在第三时间段期间第一控制信号具有第二电平并且第二控制信号具有第一电平,在其它时间段期间第一控制信号和第二控制信号均具有第一电平或均具有第二电平。
2.如权利要求1所述的电路,其中,第一时间段、第二时间段、第三时间段和第四时间段是在时间上连续的时间段,并且,第一时间段、第二时间段和第三时间段的持续时间长度之和与所述栅极电压信号的有效电平的持续时间长度相等,第四时间段的持续时间长度与所述栅极电压信号的无效电平的持续时间长度相等。
3.如权利要求1所述的电路,其中,第一输出信号的电压值与所述栅极电压信号的有效电平的电压值之差在第一预定范围内,第二输出信号的电压值小于第一输出信号的电压值,第三输出信号的电压值小于第二输出信号的电压值,并且第四输出信号的电压值与所述栅极电压信号的无效电平的电压值之差在第二预定范围内。
4.如权利要求1所述的电路,其中,第一电平为高电平和低电平之一,第二电平为高电平和低电平中不同于第一电平的另一电平。
5.如权利要求1所述的电路,其中,输入输出单元包括:
第一电阻器,第一连接端接收所述栅极电压信号,第二连接端作为输出第一输出信号、第二输出信号、第三输出信号和第四输出信号的输出端口。
6.如权利要求5所述的电路,其中,控制单元包括:第一开关、第二开关、第三开关和第四开关,
其中,第一开关的第一连接端连接到第一电阻器的第二连接端,第一开关的第二连接端连接到第二开关的第一连接端,第一开关的控制端接收第一控制信号,
第二开关的第二连接端接地,第二开关的控制端接收第二控制信号,
第三开关的第一连接端连接到第一电阻器的第二连接端,第三开关的第二连接端连接到第四开关的第一连接端,第三开关的控制端接收第一控制信号,
第四开关的第二连接端接地,第四开关的控制端接收第二控制信号。
7.如权利要求6所述的电路,其中,
第一开关和第四开关均为PMOS管,第二开关和第三开关均为NOMS管。
8.如权利要求7所述的电路,其中,针对第一开关、第二开关、第三开关和第四开关中每个开关:
控制端为栅极,第一连接端为源级和漏极之一,第二连接端为源级和漏极中不同于第一连接端的另外一个。
9.如权利要求1至8中任意一项所述的电路,其中,所述电路布置于栅极驱动集成于阵列基板的液晶显示器的扇出区域。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610339044.6A CN105761701B (zh) | 2016-05-20 | 2016-05-20 | 处理向液晶显示器提供的栅极电压信号的电路 |
PCT/CN2016/089796 WO2017197746A1 (zh) | 2016-05-20 | 2016-07-12 | 处理向液晶显示器提供的栅极电压信号的电路 |
US15/128,193 US10170064B2 (en) | 2016-05-20 | 2016-07-12 | Circuit for processing gate voltage signal supplied for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610339044.6A CN105761701B (zh) | 2016-05-20 | 2016-05-20 | 处理向液晶显示器提供的栅极电压信号的电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105761701A CN105761701A (zh) | 2016-07-13 |
CN105761701B true CN105761701B (zh) | 2018-10-30 |
Family
ID=56324182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610339044.6A Active CN105761701B (zh) | 2016-05-20 | 2016-05-20 | 处理向液晶显示器提供的栅极电压信号的电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10170064B2 (zh) |
CN (1) | CN105761701B (zh) |
WO (1) | WO2017197746A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105957491A (zh) | 2016-07-14 | 2016-09-21 | 深圳市华星光电技术有限公司 | I2c传输电路及显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101770750A (zh) * | 2008-12-26 | 2010-07-07 | 北京京东方光电科技有限公司 | 液晶显示器及其控制方法 |
CN104795040A (zh) * | 2015-04-30 | 2015-07-22 | 京东方科技集团股份有限公司 | 用于显示装置的关机残影改善电路、阵列基板、显示装置 |
CN105118472A (zh) * | 2015-10-08 | 2015-12-02 | 重庆京东方光电科技有限公司 | 像素阵列的栅极驱动装置及其驱动方法 |
CN105405423A (zh) * | 2015-12-15 | 2016-03-16 | 深圳市华星光电技术有限公司 | 栅极驱动装置及其阵列基板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH063647A (ja) * | 1992-06-18 | 1994-01-14 | Sony Corp | アクティブマトリクス型液晶表示装置の駆動方法 |
JP3657012B2 (ja) * | 1993-03-17 | 2005-06-08 | 富士通株式会社 | 液晶表示装置および該液晶表示装置の駆動方法 |
US7002542B2 (en) * | 1998-09-19 | 2006-02-21 | Lg.Philips Lcd Co., Ltd. | Active matrix liquid crystal display |
JP3705086B2 (ja) * | 2000-07-03 | 2005-10-12 | 株式会社日立製作所 | 液晶表示装置 |
JP4200759B2 (ja) * | 2002-12-27 | 2008-12-24 | セイコーエプソン株式会社 | アクティブマトリクス型液晶表示装置 |
KR100687336B1 (ko) * | 2003-03-25 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | 액정구동장치 및 그 구동방법 |
KR101100889B1 (ko) * | 2005-02-26 | 2012-01-02 | 삼성전자주식회사 | 액정표시장치와 그 구동방법 |
CN101312016B (zh) * | 2007-05-22 | 2010-05-26 | 北京京东方光电科技有限公司 | 多级电平驱动装置 |
US8072409B2 (en) * | 2009-02-25 | 2011-12-06 | Au Optronics Corporation | LCD with common voltage driving circuits |
US8599618B2 (en) * | 2011-12-02 | 2013-12-03 | Cypress Semiconductor Corp. | High voltage tolerant row driver |
US9224486B1 (en) * | 2014-06-20 | 2015-12-29 | Freescale Semiconductor, Inc. | Control gate driver for use with split gate memory cells |
-
2016
- 2016-05-20 CN CN201610339044.6A patent/CN105761701B/zh active Active
- 2016-07-12 WO PCT/CN2016/089796 patent/WO2017197746A1/zh active Application Filing
- 2016-07-12 US US15/128,193 patent/US10170064B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101770750A (zh) * | 2008-12-26 | 2010-07-07 | 北京京东方光电科技有限公司 | 液晶显示器及其控制方法 |
CN104795040A (zh) * | 2015-04-30 | 2015-07-22 | 京东方科技集团股份有限公司 | 用于显示装置的关机残影改善电路、阵列基板、显示装置 |
CN105118472A (zh) * | 2015-10-08 | 2015-12-02 | 重庆京东方光电科技有限公司 | 像素阵列的栅极驱动装置及其驱动方法 |
CN105405423A (zh) * | 2015-12-15 | 2016-03-16 | 深圳市华星光电技术有限公司 | 栅极驱动装置及其阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN105761701A (zh) | 2016-07-13 |
US10170064B2 (en) | 2019-01-01 |
WO2017197746A1 (zh) | 2017-11-23 |
US20180174537A1 (en) | 2018-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106020556B (zh) | 一种基板、显示面板、显示装置及其驱动方法 | |
US9449711B2 (en) | Shift register circuit and shading waveform generating method | |
US10262609B2 (en) | Scanning driving circuit with pull-down maintain module and liquid crystal display apparatus with the scanning driving circuit | |
CN106448531B (zh) | 补偿显示器扇出的源极驱动器集成电路与包括其的显示系统 | |
CN207781163U (zh) | 液晶显示装置 | |
GB2550729A (en) | GOA circuit for liquid crystal display device | |
US10089916B2 (en) | Flat panel display device and scan driving circuit thereof | |
WO2018040405A1 (zh) | 一种液晶显示器的栅极开启电压产生装置 | |
CN104777936B (zh) | 触控驱动单元和电路、显示面板及显示装置 | |
CN106233367B (zh) | 有源矩阵基板和具备其的显示装置 | |
JP2006343746A5 (zh) | ||
CN105895041B (zh) | 公共电极驱动模块以及液晶显示面板 | |
US10255843B2 (en) | Scan driving circuit and flat display device thereof | |
CN108399884A (zh) | 移位寄存电路 | |
US20070080921A1 (en) | LCD gate driver circuitry having adjustable current driving capacity | |
KR102193053B1 (ko) | 표시 패널 | |
CN109326256A (zh) | 栅极驱动电路及显示装置 | |
CN105761701B (zh) | 处理向液晶显示器提供的栅极电压信号的电路 | |
CN109658899A (zh) | 电压切换电路、伽马电压产生电路及液晶显示装置 | |
CN101976550A (zh) | 液晶面板及其驱动方法 | |
CN110737140A (zh) | 显示面板及其控制方法、显示装置 | |
TW201814371A (zh) | 防窺顯示裝置 | |
CN100405451C (zh) | 液晶显示设备及信号发送系统 | |
US20180188880A1 (en) | Touch substrate and touch display device | |
CN104793795B (zh) | 触控感应线路及触控显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |