CN104795040A - 用于显示装置的关机残影改善电路、阵列基板、显示装置 - Google Patents

Abstract

本发明提供了一种用于显示装置的关机残影改善电路、阵列基板、显示装置，其中的关机残影改善电路包括：用于连接外部偏置电压的第一连接端；用于连接显示装置中的扫描驱动电路的第二连接端；用于存储电荷以保持第一连接端处的电位的储电模块；用于采集外部偏置电压的采集模块；用于生成具有预设初始值的参考电压的生成模块；用于在采样电压小于参考电压时生成第一控制信号的比较模块；用于在接收到第一控制信号时断开第一连接端与第二连接端之间的电连接的开关模块；及用于在接收到第一控制信号的预定时间后将参考电压下拉至预设电位的延时下拉模块。本发明可以解决现有技术中高电平的外部偏置电压在关机后快速下降所引起的像素内的电荷残留问题。

Description

用于显示装置的关机残影改善电路、阵列基板、显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种用于显示装置的关机残影改善电路、阵列基板、显示装置。

背景技术

在TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示)装置中，XAO(Output ALL-ON Control，即XDON或XON)是扫描驱动器(Gate Driver)的一种控制信号，该信号为特定电平时可以将所有行扫描线上的信号都强制性地连接至高电平的外部偏置电压VGH(为扫描信号提供高电平电压，即为每一行像素中的薄膜晶体管TFT提供开启电压)。利用XAO信号，可以在关闭显示装置时将所有像素中的TFT开启，从而对每一像素中积累的电荷进行泄放，以防止关机残影的出现。

但是，在显示装置关闭后，主要由外部供给的VGH的电位会在后端负载的消耗下快速下降。在一些应用场景下，VGH的下降速度过快会使得像素中的TFT不能充分打开，导致像素内的残存电荷不能完全释放，产生电荷残留，而不能达到消除关机残影的目的。

发明内容

针对现有技术中的缺陷，本发明提供一种用于显示装置的关机残影改善电路、阵列基板、显示装置，可以解决现有技术中高电平的外部偏置电压在关机后快速下降所引起的像素内的电荷残留问题。

第一方面，本发明提供了一种用于显示装置的关机残影改善电路，包括：

用于连接外部偏置电压的第一连接端；

用于连接所述显示装置中的扫描驱动电路的第二连接端，所述外部偏置电压用于为所述扫描驱动电路提供扫描信号的高电平电压；

与所述第一连接端相连的储电模块，用于存储电荷以保持所述第一连接端处的电位；

与所述第一连接端相连的采集模块，所述采集模块用于采集连接至所述第一连接端处的外部偏置电压；

生成模块，用于生成具有预设初始值的参考电压；

与所述采集模块及所述生成模块相连的比较模块，所述比较模块用于将来自所述采集模块的采样电压与来自所述生成模块的参考电压进行比较，并在所述采样电压小于所述参考电压时生成第一控制信号；

与所述比较模块相连的开关模块，用于在接收到来自所述比较模块的第一控制信号时断开所述第一连接端与所述第二连接端之间的电连接；

与所述比较模块及所述生成模块相连的延时下拉模块，用于在接收到来自所述比较模块的第一控制信号的预定时间后将所述参考电压下拉至预设电位。

可选地，所述比较模块包括运算放大器、第一晶体管、第二晶体管、第一电阻和第二电阻，

所述运算放大器的反相端连接所述采集模块，正相端连接所述生成模块，输出端连接所述第一晶体管的栅极；

所述第一晶体管的源极和漏极中的一个连接公共端，另一个连接所述第二晶体管的栅极，并经过所述第一电阻连接第一偏置电压；

所述第二晶体管的源极和漏极中的一个连接公共端，另一个连接所述开关模块及所述延时下拉模块，并经过第二电阻与所述第一连接端相连。

可选地，所述开关模块包括P型的第三晶体管，所述第三晶体管的栅极连接所述比较模块，源极和漏极中的一个连接所述第一连接端，另一个连接所述第二连接端。

可选地，所述延时下拉模块包括第四晶体管、第一电容和第三电阻，

所述第四晶体管的栅极经过所述第三电阻连接所述比较模块，并经过所述第一电容连接公共端；

所述第四晶体管的源极和漏极中的一个连接所述生成模块，另一个连接公共端。

可选地，所述生成模块包括稳压二极管和第四电阻，所述稳压二极管的正极连接所述比较模块，并经过第四电阻连接第一偏置电压；所述稳压二极管的负极连接公共端。

可选地，所述采集模块包括第五电阻和第六电阻，所述第五电阻的第一端连接所述第一连接端，第二端连接所述比较模块及所述第六电阻的第一端；所述第六电阻的第二端连接公共端。

可选地，所述储电模块包括至少一个存储电容，所述至少一个存储电容的第一端连接所述第一连接端，第二端连接公共端。

可选地，还包括分别与显示装置中的多条数据线相连的多个开关元件；所述显示装置中设有在关机时输出第一电平的控制信号线，以及用于连接显示装置中的公共电极的公共电压线；所述多个开关元件用于在所述控制信号线输出所述第一电平时将所述多条数据线电连接至所述公共电压线上。

第二方面，本发明还提供了一种阵列基板，包括上述任意一种的关机残影改善电路。

第三方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。

由上述技术方案可知，本发明可以在外部偏置电压小于参考电压时断开外部偏置电压与扫描驱动电路之间的电连接，并保持外部偏置电压一段时间而暂时停止下降。从而，此后XAO信号有效时的VGH可以处在一个较高的电位上，有利于像素内TFT的充分打开。由此，本发明可以解决现有技术中高电平偏置电压在关机后快速下降所引起的像素内的电荷残留问题。

进一步地，本发明采用延迟电压下降的方式改善关机残影，不需要使用其他电压或电源来拉升VGH处的电位，结构简单；而且，上述关机残影改善电路可以通过结构添加或结构改造的方式集成在显示面板中，有利于显示装置成本的降低和性能的提升。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中一种用于显示装置的关机残影改善电路的结构框图；

图2是本发明一个实施例一种关机残影改善电路的电路结构图；

图3是图2所示的电路结构图的效果示意图；

图4是本发明又一个实施例中一种关机残影改善电路的局部结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1是本发明一个实施例中一种用于显示装置的关机残影改善电路的结构框图。参见图1，该电路包括：

第一连接端11与第二连接端12：第一连接端11用于连接外部偏置电压，第二连接端12用于连接上述显示装置中的扫描驱动电路，该外部偏置电压用于为该扫描驱动电路提供扫描信号的高电平电压，亦即上文中所提到的高电平的外部偏置电压VGH。

储电模块13：与上述第一连接端11相连，用于存储电荷以保持上述第一连接端处11的电位，可以通过例如电容一类的电子器件实现。

采集模块14：与上述第一连接端11相连，用于采集连接至上述第一连接端11处的外部偏置电压。应理解的是，上述采集外部偏置电压可以包括比例放大、比例缩小、滤波、整形等操作中的任意一项或多项，而得到的采用电压在数值上不一定等同于上述第一连接端11处的外部偏置电压。

生成模块15：用于生成具有预设初始值的参考电压。应理解的是，本领域技术人员可以利用任意形式的恒压电路或稳压电路生成上述参考电压，本发明对此不做限制。

比较模块16：与上述采集模块14及上述生成模块15相连，用于将来自采集模块15的采样电压与来自生成模块15的参考电压进行比较，并在上述采样电压小于上述参考电压时生成第一控制信号。应理解的是，比较模块16可以利用任意形式下的电压比较器来实现，本发明对此不做限制。

开关模块17：与上述比较模块16相连，用于在接收到来自上述比较模块15的第一控制信号时断开上述第一连接端11与上述第二连接端12之间的电连接。应理解的是，开关模块17在没有接收到第一控制信号时不会断开第一连接端11与第二连接端12之间的电连接，从而上述外部偏置电压可以传输至显示装置的扫描驱动电路中，从而为扫描信号提供高电平电压、维持扫描驱动电路的正常工作。还应理解的是，开关模块17可以通过例如晶体管、霍尔开关元件、继电器等三端开关器件或者具有类似功能的电路实现，本发明对此不做限制。

延时下拉模块18：与上述比较模块16及上述生成模块15相连，用于在接收到来自上述比较模块16的第一控制信号的预定时间后将上述参考电压下拉至预设电位。应理解的是，延时下拉模块18可以通过任意形式下的延时电路(比如基于555定时器或者基于移位寄存器的延时电路)及任意形式下的电压控制电路(与生成模块的结构相适应，可以受控下拉参考电压的电路，例如生成模块的开关电路等等)组合后实现，本发明对此不做限制。

基于上述结构，可以理解的是：采集模块14根据外部偏置电压得到的采样电压高于生成模块15生成的初始值预设的参考电压时，比较模块16不会输出第一控制信号，开关模块17作用下第一连接端11与第二连接端12导通，上述外部偏置电压可以传输至显示装置的扫描驱动电路中，从而为扫描信号提供高电平电压、维持扫描驱动电路的正常工作。而在显示装置关闭时，采集模块14根据外部偏置电压得到的采样电压会逐渐下降至小于参考电压，此时比较模块16会输出第一控制信号，使得开关模块17断开第一连接端11与第二连接端12之间的电连接，并使得第一连接端11处的电位在储电模块13的作用下被保持在近似恒定的数值上。同时，延时下拉模块18则会开始计时，并在预定时间后将参考电压下拉至一较低的预设电位，使得上述采样电压大于参考电压，比较模块16停止输出第一控制信号，开关模块17恢复第一连接端11与第二连接端12之间的电连接。

总体来看，上述关机残影改善电路可以在外部偏置电压下降至一定程度时将其电位保持一段时间，在适当的设置下，该电路可以用于减缓上述VGH的电位在上述XAO信号发挥作用前的快速下降，从而使得在XAO信号发挥作用后扫描信号的高电平相较于没有设置该电路时更高，有利于像素内TFT的充分开启和像素内残留电荷的释放。因此，本发明实施例可以解决现有技术中高电平偏置电压在关机后快速下降所引起的像素内的电荷残留问题。

进一步地，本发明实施例采用延迟电压下降的方式改善关机残影，不需要使用其他电压或电源来拉升VGH处的电位，结构简单；而且，上述关机残影改善电路可以通过结构添加或结构改造的方式集成在显示面板中，有利于显示装置成本的降低和性能的提升。

为了更清楚地说明上述各个模块的可选实施方式，下面给出一种具体的关机残影改善电路的电路结构。图2是本发明一个实施例一种关机残影改善电路的电路结构图。参见图2，上述各模块在本发明实施例中的具体结构如下所述：

储电模块13：包括至少一个存储电容Cst，上述至少一个存储电容Cst的第一端连接上述第一连接端11，第二端连接公共端。需要说明的是，本文中的公共端指的是电路中的公共的低电位节点，其设置方式是本领域技术人员所熟知的，在此不再赘述。基于此，本发明实施例可以由存储电容Cst来存储电荷，以保持第一连接端处的电位，从而可以实现上述储电模块的功能。

采集模块14：包括第五电阻R5和第六电阻R6，上述第五电阻R5的第一端连接上述第一连接端11，第二端连接上述比较模块16及上述第六电阻R6的第一端；上述第六电阻R6的第二端连接公共端。设第一连接端处11电压为V0(以公共端为零电位，下同)、采集模块14得到的采样电压为V1，那么有V1＝V0*R6/(R5+R6)。可见，采样电压V1可以由第五电阻R5和第六电阻R6分压后得到，从而该结构可以实现上述采集模块14的功能。

生成模块15：包括稳压二极管D1和第四电阻R4，稳压二极管D1的正极连接比较模块16，并经过第四电阻R4连接第一偏置电压VDD(可以根据需要进行设置的高电位偏置电压)；上述稳压二极管D1的负极连接公共端。基于此，稳压二极管D1可以在流经电流足够大时，将正极处的电位、也就是参考电压Vr锁定为稳压二极管D1的稳定电压，实现上述生成模块15的功能。

比较模块16：包括运算放大器IC1、第一晶体管Q1、第二晶体管Q2、第一电阻R1和第二电阻R2，其中的运算放大器IC1的反相端连接上述采集模块14，正相端连接上述生成模块15，输出端连接上述第一晶体管Q1的栅极；上述第一晶体管Q1的源极和漏极中的一个连接公共端，另一个连接上述第二晶体管Q2的栅极，并经过上述第一电阻R1连接第一偏置电压VDD；上述第二晶体管Q2的源极和漏极中的一个连接公共端，另一个连接上述开关模块17及上述延时下拉模块18，并经过第二电阻R2与上述第一连接端11相连。

需要说明的是，本文中的晶体管可以是例如薄膜晶体管的电子元器件。视具体器件类型的不同，任一晶体管的源极和漏极都可以具有文中所描述的两种可能连接方式中的一种特定的连接方式。特别地，当晶体管的源极和漏极具有对称的结构时，晶体管的源极和漏极可以具有文中所描述的两种可能连接方式中的任意一种。在不同的应用场景下，对本文中任一晶体管源极与漏极的连接方式的选取是本领域技术人员所熟知的，本发明对此不做限制。

比较模块16中，运算放大器IC1可以在适当的偏置电压(比如图2中运算放大器IC1上下两端的第一偏置电压VDD和公共端)下对来自采集模块14的采样电压V1与来自生成模块15的参考电压Vr进行比较，并在采样电压V1小于参考电压Vr时输出高电平。第一晶体管Q1在运算放大器IC1输出高电平时开启，使得第二晶体管Q2的栅极电压变为低电平，从而第二晶体管Q2关闭，向开关模块17及延时下拉模块18输出由上述V0经第二电阻R2分压后得到的高电平电压V2(即上述第一控制信号)，从而实现上述比较模块16的功能。

开关模块17：包括P型的第三晶体管Q3(栅极电压为高电平时关闭、为低电平时开启)，第三晶体管Q3的栅极连接上述比较模块16，源极和漏极中的一个连接上述第一连接端11，另一个连接上述第二连接端12。基于此，第三晶体管Q3可以在栅极转为上述高电平电压V2(即接收到上述第一控制信号)时关闭，断开第一连接端11与第二连接端12之间的电连接，实现上述开关模块17的功能。

延时下拉模块18：包括第一部分18a与第二部分18b，其中的第一部分18a包括第一电容C1和第三电阻R3，第二部分18b包括第四晶体管Q4。具体地，上述第四晶体管Q4的栅极经过上述第三电阻R3连接上述比较模块16，并经过上述第一电容C1连接公共端；第四晶体管Q4的源极和漏极中的一个连接上述生成模块15，另一个连接公共端。从而，在第一部分18a内：第三电阻R3可以对上述高电平电压V2进行限流和分压，从而不断对第一电容C1进行充电，使得第四晶体管Q4的栅极电压不断升高。在第二部分18内：第四晶体管Q4的栅极电压足够高时，第四晶体管Q4就可以开启、形成从稳压二极管D1的正极处流向公共端的电流，使得参考电压Vr下降至公共端电压。可以看出，上述预设时间是从比较模块16输出第一控制信号开始、到第四晶体管Q4开启为止的这一段时间，长短与第一电容C1的大小有关。因此，可以通过设置第一电容C1的电容大小来进行上述预设时间的设置。由此，包括第一部分18a与第二部分18b的电路结构可以实现上述延时下拉模块18。

图3是图2所示的电路结构图的效果示意图。参见图3，图中的实线标注的曲线代表了上述第一连接端11处的电压V0随时间的变化，Δt表示了上述可以预先设置的预设时间。在时刻t0之前，显示装置开始执行关机指令，从而由外部偏置电压供给的V0开始逐渐下降。在此期间内，比较模块16中运算放大器IC1输出低电平，从而第一晶体管Q1关闭而第二晶体管Q2的栅极处为高电平，因此第三晶体管Q3的栅极处在第二晶体管Q2的作用下保持为低电平，第一连接端11处的电压与第二连接端12处的电压在第三晶体管Q3的开启下保持一致。然而，由于第二连接端12是用于连接显示装置中的扫描驱动电路的，在失去外部偏置电压的供给后，扫描驱动电路作为后端负载会不断地消耗着存储电容Cst中存储的电荷，所以会出现V0逐渐下降的情况。而在时刻t0之后，与V0呈固定比例的采样电压V1开始小于参考电压Vr，从而比较模块16会按照上述流程输出具有高电平电压V2的第一控制信号，使得第三晶体管Q3关闭、阻断扫描驱动电路消耗Cst中存储电荷的漏电通路，因此时刻t0与时刻t1之间的时间内V0会被维持。然而，在上述延时下拉模块18的作用下，第四晶体管Q4可以在第一电容C1被充满后打开，使得参考电压Vr转为低电平，第一连接端11与第二连接端12恢复电连接，V0继续逐渐下降。作为比较，图3中以虚线示出了不包括上述关机残影改善电路、直接将外部偏置电压输入至扫描驱动电路时外部偏置电压随时间的变化曲线。可以看出，若t1时刻上述XAO信号开始有效、V0开始为所有像素中的TFT提供开启电压，那么显然本发明实施例可以为之提供一电位更高的开启电压，有利于TFT的充分打开和像素内残留电荷的充分释放，因此本发明可以解决现有技术中高电平偏置电压在关机后快速下降所引起的像素内的电荷残留问题。

图4是本发明又一个实施例中一种关机残影改善电路的局部结构示意图。参见图4，上述扫描驱动电路21及数据驱动电路22设置在显示装置的显示区的周边，而像素电路23(仅以一个像素电路作为示例)设置在显示装置的显示区内部。图4中以显示区内的一条横线表示了连接像素电路23内的薄膜晶体管TFT的栅极以及扫描驱动电路21的一条扫描线，并以显示区内的多条纵线表示了连接像素电路23内的薄膜晶体管TFT的源极及数据驱动电路22的数据线。可以看出，在扫描线上存在由上述外部偏置电压提供的开启电压时，像素电路23内的TFT就可以将电容上积累的电荷通过数据线进行释放。

可以理解的是，液晶显示装置内的液晶层两边分别设有像素电极和公共电极(即图4中像素电路23中电容的两个电极)，用于提供电场以调节液晶的光学性能。而在显示装置关机、XAO信号开始有效时，公共电极上的电压会随着相连的公共电压线上的电压Vcom而逐渐下降，而像素电极上的电压则由相应的数据线上的电压来决定。现有技术中，数据驱动电路22在关机后的一端时间内会输出峰值电压逐渐下降的数据电压信号，这使得XAO信号开始有效后像素电极上的电压也会与此时的数据电压信号具有相同的波形。可以看出，此时液晶层一侧是逐渐下降的Vcom电压，一侧是与峰值电压逐渐下降的数据电压信号对应的电压，这样很容易造成液晶层内部的电荷向着像素电极或公共电极移动并附着，极易导致关机残像和关机闪烁等问题的出现。

为解决这一问题，本发明实施例的关机残影改善电路可以在上述任意一种结构的基础上包括多个分别与显示装置中的多条数据线相连的开关元件。在显示装置中设有在关机时输出第一电平的控制信号线，以及用于连接显示装置中的公共电极的公共电压线的情况下，上述开关元件用于在上述控制信号线输出上述第一电平时将上述多条数据线电连接至上述公共电压线上。

以图4中示出的多个薄膜晶体管中的薄膜晶体管24为例，其栅极与用于向扫描驱动电路21输入上述XAO信号的信号线相连，源极与漏极分别连接一条数据线，而最左侧的薄膜晶体管的源极或漏极连接上述公共电压线。由此，在XAO信号为有效时，上述多个薄膜晶体管可以处于打开状态，从而使得所有数据线短路并电连接至上述公共电压线上。由此，XAO信号有效时所有像素电极会在上述多个薄膜晶体管的作用下具有公共电压线上的电压Vcom，与公共电极上的电压随时保持一致，使得液晶层两侧不存在明显的电位差，可以解决上述问题。

基于同样的发明构思，本发明实施例提供了一种阵列基板，该阵列基板包括上述任意一种的关机残影改善电路。应理解的是，该阵列基板可以在周边电路中设有上述扫描驱动电路和数据驱动电路，并在显示区内设有多条扫描线和多列数据线，并包括上述在关机时输出第一电平的控制信号线，以及用于连接显示装置中的公共电极的公共电压线。其中，如图1或图2所示出的电路结构可以设置在扫描驱动电路与外部偏置电压的输入端口之间(或者设置在扫描驱动电路中)，上述多个开关元件可以设置在显示区与数据驱动电路之间(或者设置在数据驱动电路中)，本发明对此不做限制。由于该阵列基板均包括上述任意一种的关机残影改善电路，因而可以解决同样的技术问题，达到类似的技术效果。

基于同样的发明构思，本发明实施例提供了一种显示装置，该显示装置包括上述任意一种的阵列基板，需要说明的是，本实施例中的显示装置可以为：电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置均包括上述任意一种的阵列基板，因而可以解决同样的技术问题，达到类似的技术效果。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种用于显示装置的关机残影改善电路，其特征在于，包括：

用于连接外部偏置电压的第一连接端；

用于连接所述显示装置中的扫描驱动电路的第二连接端，所述外部偏置电压用于为所述扫描驱动电路提供扫描信号的高电平电压；

与所述第一连接端相连的储电模块，用于存储电荷以保持所述第一连接端处的电位；

与所述第一连接端相连的采集模块，所述采集模块用于采集连接至所述第一连接端处的外部偏置电压；

生成模块，用于生成具有预设初始值的参考电压；

与所述采集模块及所述生成模块相连的比较模块，所述比较模块用于将来自所述采集模块的采样电压与来自所述生成模块的参考电压进行比较，并在所述采样电压小于所述参考电压时生成第一控制信号；

与所述比较模块相连的开关模块，用于在接收到来自所述比较模块的第一控制信号时断开所述第一连接端与所述第二连接端之间的电连接；

与所述比较模块及所述生成模块相连的延时下拉模块，用于在接收到来自所述比较模块的第一控制信号的预定时间后将所述参考电压下拉至预设电位。

2.根据权利要求1所述的关机残影改善电路，其特征在于，所述比较模块包括运算放大器、第一晶体管、第二晶体管、第一电阻和第二电阻，

所述运算放大器的反相端连接所述采集模块，正相端连接所述生成模块，输出端连接所述第一晶体管的栅极；

所述第一晶体管的源极和漏极中的一个连接公共端，另一个连接所述第二晶体管的栅极，并经过所述第一电阻连接第一偏置电压；

所述第二晶体管的源极和漏极中的一个连接公共端，另一个连接所述开关模块及所述延时下拉模块，并经过第二电阻与所述第一连接端相连。

3.根据权利要求1所述的关机残影改善电路，其特征在于，所述开关模块包括P型的第三晶体管，所述第三晶体管的栅极连接所述比较模块，源极和漏极中的一个连接所述第一连接端，另一个连接所述第二连接端。

4.根据权利要求1所述的关机残影改善电路，其特征在于，所述延时下拉模块包括第四晶体管、第一电容和第三电阻，

所述第四晶体管的栅极经过所述第三电阻连接所述比较模块，并经过所述第一电容连接公共端；

所述第四晶体管的源极和漏极中的一个连接所述生成模块，另一个连接公共端。

5.根据权利要求1所述的关机残影改善电路，其特征在于，所述生成模块包括稳压二极管和第四电阻，所述稳压二极管的正极连接所述比较模块，并经过第四电阻连接第一偏置电压；所述稳压二极管的负极连接公共端。

6.根据权利要求1所述的关机残影改善电路，其特征在于，所述采集模块包括第五电阻和第六电阻，所述第五电阻的第一端连接所述第一连接端，第二端连接所述比较模块及所述第六电阻的第一端；所述第六电阻的第二端连接公共端。

7.根据权利要求1所述的关机残影改善电路，其特征在于，所述储电模块包括至少一个存储电容，所述至少一个存储电容的第一端连接所述第一连接端，第二端连接公共端。

8.根据权利要求1至7中任意一项所述的关机残影改善电路，其特征在于，还包括分别与显示装置中的多条数据线相连的多个开关元件；所述显示装置中设有在关机时输出第一电平的控制信号线，以及用于连接显示装置中的公共电极的公共电压线；所述多个开关元件用于在所述控制信号线输出所述第一电平时将所述多条数据线电连接至所述公共电压线上。

9.一种阵列基板，其特征在于，包括如权利要求1至8中任意一项所述的关机残影改善电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。