CN113707071A - 参考电压产生电路及显示装置 - Google Patents

Abstract

本申请提供一种参考电压产生电路及显示装置。参考电压产生电路包括电压产生模块、下拉模块以及上拉模块。电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端。电压产生模块用于根据第一方波信号和第二方波信号输出参考低电平电压。下拉模块电性连接于第一节点和接地端，下拉模块用于在关机掉电时释放第一节点的电荷。上拉模块接入高电平电压，并电性连接于第一节点。上拉模块用于在关机掉电时根据高电平电压上拉第一节点的电位。本申请能够在关机掉电时，快速拉高参考低电平电压的电位，从而提高GOA电路的关断速度，避免显示装置出现关机残影。

Description

参考电压产生电路及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种参考电压产生电路及显示装置。

背景技术

阵列基板栅极驱动技术(Gate DriveronArray，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。

当前显示面板均使用参考低电平电压VSS作为GOA电路的下拉单元和下拉维持单元的驱动电压。当关机时，PMIC(Power Management IC，电源管理集成芯片)的放电功能会将参考低电平电压VSS快速拉向VGH，加速GOA电路关断，促使GOA电路的扫描信号无输出，达到消除关机残影的目的。

但是，对于采用两路参考低电平电压的GOA电路，其中一路参考低电平电压VSSQ需要通过电压产生电路实现。而增加的参考低电平电压VSSQ产生电路不具备放电功能，GOA电路的关断时间延长，易出现关机残影。

发明内容

本申请提供一种参考电压产生电路及显示装置，以解决现有技术中，参考电压产生电路不具备放电功能，使得GOA电路的关断时间延长，易出现关机残影的技术问题。

本申请提供一种参考电压产生电路，其包括电压产生模块、下拉模块以及上拉模块；

所述电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端，所述电压产生模块用于根据所述第一方波信号和所述第二方波信号输出参考低电平电压；

所述下拉模块电性连接于所述第一节点和所述接地端，所述下拉模块用于在关机掉电时释放所述第一节点的电荷；

所述上拉模块接入高电平电压，并电性连接于所述第一节点，所述上拉模块用于在关机掉电时根据所述高电平电压上拉所述第一节点的电位。

可选的，在本申请一些实施例中，所述上拉模块包括第一电阻和第一电容；

所述第一电阻的一端与所述第一电容的一端均接入所述高电平电压，所述第一电阻的另一端与所述第一电容的另一端均电性连接于所述第一节点。

可选的，在本申请一些实施例中，所述下拉模块包括下拉电阻和存储电容；

所述下拉电阻的一端与所述存储电容的一端均电性连接于所述第一节点，所述下拉电阻的另一端与所述存储电容的另一端均电性连接于所述接地端。

可选的，在本申请一些实施例中，所述下拉电阻的电阻值大于4.5千欧且小于10千欧，所述存储电容的电容值大于4.5微法且小于10微法。

可选的，在本申请一些实施例中，所述电压产生模块包括开关电路单元和脉冲产生单元；

所述开关电路单元接入所述第一方波信号，并电性连接于所述第一节点和第二节点；所述脉冲产生单元接入所述第二方波信号，并电性连接于所述第一节点、所述第二节点以及所述接地端；

所述开关电路单元和所述脉冲产生单元用于根据所述第一方波信号和所述第二方波信号产生所述参考低电平电压。

可选的，在本申请一些实施例中，所述开关电路单元包括晶体管、第二电阻以及第二电容；

所述晶体管的栅极与所述第二电阻的一端均接入所述第一方波信号，所述晶体管的源极、所述第二电阻的另一端以及所述第二电容的一端均电性连接于所述第二节点，所述晶体管的漏极电性连接于所述第一节点，所述第二电容的另一端电性连接于所述接地端。

可选的，在本申请一些实施例中，所述脉冲产生单元包括第一二极管、第二二极管、第三电阻、第三电容以及第四电容；

所述第一二极管的正极电性连接于所述第二节点，所述第一二极管的负极、所述第二二极管的正极以及所述第三电容的一端连接在一起，所述第二二极管的负极、所述第四电容的两端均电性连接于所述接地端，所述第三电容和的另一端与所述第三电阻的一端连接在一起，所述第三电阻的另一端接入所述第二方波信号。

可选的，在本申请一些实施例中，所述参考电压产生电路还包括第四电阻，所述第四电阻的一端电性连接于所述第一节点，所述第四电阻的另一端电性连接于参考低电平电压输出端；

在所述参考电压产生电路正常工作时，所述第四电阻的电阻值为零。

本申请还提供一种参考电压产生电路，其包括电压产生模块、下拉电阻以及储存电容；

所述电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端，所述电压产生模块用于根据所述第一方波信号和所述第二方波信号输出参考低电平电压；

所述下拉电阻的一端与所述存储电容的一端均电性连接于所述第一节点，所述下拉电阻的另一端与所述存储电容的另一端均电性连接于所述接地端，所述下拉模块用于在关机掉电时释放所述第一节点的电荷；

其中，所述下拉电阻的电阻值大于4.5千欧且小于10千欧，所述第二电容的电容值大于4.5微法且小于10微法。

相应的，本申请还提供一种显示装置，其包括GOA电路和参考电压产生电路，所述参考电压产生电路具有一参考低电平电压输出端，所述GOA电路与所述参考低电平电压输出端连接，所述参考电压产生电路为上述任一项所述的参考电压产生电路。

本申请公开一种参考电压产生电路及显示装置。参考电压产生电路包括电压产生模块、下拉模块以及上拉模块。电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端。电压产生模块用于根据第一方波信号和第二方波信号输出参考低电平电压。下拉模块电性连接于第一节点和接地端，下拉模块用于在关机掉电时释放第一节点的电荷。上拉模块接入高电平电压，并电性连接于第一节点。本申请通过在参考电压产生电路中增设上拉模块，在关机掉电时，能够快速拉高参考低电平电压的电位。从而提高GOA电路的关断速度，避免显示装置出现关机残影。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请提供的参考电压产生电路的第一结构示意图；

图2是本申请提供的GOA单元的一种电路结构示意图；

图3是图1所示的参考电压产生电路的电路结构示意图；

图4是本申请提供的参考电压产生电路的第二结构示意图；

图5是图4中的参考低电平电压在关机掉电时的时序图；

图6是图4所示的参考电压产生电路的电路结构示意图；

图7是本申请提供的显示装置的一种结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明与解释本申请，并不用于限制本申请。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。

本申请提供一种参考电压产生电路及显示装置，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。

请参阅图1，图1是本申请提供的参考电压产生电路的第一结构示意图。在本申请中，参考电压产生电路100包括电压产生模块101、下拉模块102以及上拉模块103。

其中，电压产生模块101接入第一方波信号V1和第二方波信号V2，并电性连接于第一节点A和接地端GND。电压产生模块101用于根据第一方波信号V1和第二方波信号V2输出参考低电平电压VSSQ。下拉模块102电性连接于第一节点A和接地端GND。下拉模块102用于在关机掉电时释放第一节点A的电荷。上拉模块103接入高电平电压VGH，并电性连接于第一节点A。上拉模块103用于在关机掉电时根据高电平电压VGH上拉第一节点A的电位。

由此，本申请通过增设上拉模块10，在关机掉电时，能够快速拉高第一节点A的电位。也即，在关机掉电时，快速拉高参考低电平电压VSSQ的电位。从而提高GOA电路的关断速度，避免显示装置出现关机残影。

具体的，请同时参阅图2，图2是本申请提供的GOA单元的一种电路结构示意图。GOA电路包括多级级联设置的GOA单元20。GOA单元20包括上拉控制单元201、上拉单元202、下拉单元203、下拉维持单元204以及重置单元205。具体的，图2所示的GOA单元20包括以下工作过程：

首先，在一帧开始之前，起始信号STV被置高，第十九晶体管T19打开。从而使得节点QN的电位与参考低电平电压VSSQ的初始电位相同。之后，起始信号STV由高电平转换为低电平，第十九晶体管T19关闭，GOA单元20等待下一时刻到来。由此，可以在一帧开始前，对节点QN的电位进行重置，避免电荷残留引起异常显示。

然后，当第N-4级级传信号ST(N-4)升为高电位时，第一晶体管T1打开。节点QN的电位被拉高。由于节点QN的电位为高电平，第二晶体管T2和第三晶体管T3打开。进一步的，第N级时钟信号CK(N)由低电位转变为高电位，从而通过第二晶体管T2输出第N级级传信号ST(N)，以及通过第三晶体管T3输出第N级扫描信号G(N)。

此时，由于节点QN的电位为高，第八晶体管T8、第九晶体管T9、第十五晶体管T15以及十六晶体管T16打开。因此，节点P1和节点P2的电位为低，第十一晶体管T11、第十二晶体管T12、第十七晶体管T17以及第十八晶体管T18均关闭。

接着，第N+4级扫描信号G(N+4)升为高电位，第五晶体管T5和第四晶体管T4打开。节点QN与参考低电平电压VSSQ连通，以及第N级扫描信号输出端与第一参考低电平电压VSSG连通。即，将节点QN的电位拉低至参考低电平电压VSSQ的电位，以及将第N级扫描信号G(N)的电位拉低至第一参考低电平电压VSSG的电位。

最后，第一低频时钟信号LC1和第二低频时钟信号LC2保持反相，从而使得第一下拉维持单元2041和第二下拉维持单元2042交替工作。比如，当第一低频时钟信号LC1为高电平时，第六晶体管T6和第七晶体管T7打开，节点P1的电位拉高。第十一晶体管T11和第十二晶体管T12打开。从而把节点QN的电位维持在参考低电平电压VSSQ的电位，以及将第N级扫描信号G(N)的电位维持在第一参考低电平电压VSSG的电位。同理，当第二低频时钟信号LC2为高电平时，第十七晶体管T17和第十八晶体管T18，第三节点P2的电位拉高，第十一晶体管T11、第十二晶体管T12打开，达到同样的效果。

由上可知，下拉单元203和下拉维持单元204均接入参考低电平电压VSSQ。具体的，第四晶体管T4的源极、第八晶体管T8的源极、第九晶体管T9的源极、第十二晶体管T12的源极、第十五晶体管T15的源极、第十六晶体管T16的源极以及第十七晶体管T17的源极均接入参考低电平电压VSSQ。参考低电平电压VSSQ的电压值通常为负值。在关机掉电的瞬间，本申请通过上拉模块103快速拉高参考低电平电压VSSQ的电位，可以快速减小以上各晶体管的栅源电压Vgs，保证各晶体管在关机掉电时立即关闭。从而减少GOA电路的关断时间，避免显示装置出现关机残影。

需要说明的是，图2所示的GOA单元20仅为示例，本申请提供的方案适用于任意使用参考低电平电压VSSQ的GOA电路，在此不作赘述。此外，由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。在本申请中，按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。

本申请中所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。需要说明的是，本申请各实施例中的晶体管均以N型晶体管为例进行说明，但不能理解为对本申请的限制。

请参阅图3，图3是图1所示的参考电压产生电路的电路结构示意图。其中，上拉模块103包括第一电阻R1和第一电容C1。

具体的，第一电阻R1的一端与第一电容C1的一端均接入高电平电压VGH。第一电阻R1的另一端与第一电容C1的另一端均电性连接于第一节点A。第一电阻R1为上拉电阻，以在关机掉电的瞬间上拉第一节点A的电位。

其中，下拉模块102包括下拉电阻R0和存储电容C0。下拉电阻R0的一端与存储电容C0的一端均电性连接于第一节点A。下拉电阻R0的另一端与存储电容C0的另一端均电性连接于接地端GND。

其中，由于下拉电阻R0与接地端GND连接。因此，在关机掉电时。可通过下拉电阻R0释放第一节点A的电荷。存储电容C0起到储存电荷以及稳压的作用。在显示装置关机掉电时，下拉模块102的放电公式为：Vt＝Vu*Exp(-t/RC)。其中，Vu为掉电前第一节点A的电压值。Vt为掉电后第一节点A的电压值。对于简单的RC放电电路来说，放电时间t可近似为：t＝RC。

由此，在本申请中，可以通过减小下拉电阻R0的电阻值和/或减小存储电容C0的电容值，减少放电时间，提高下拉模块102释放电荷的速度。从而使得参考低电平电压VSSQ快速恢复至零电位。可以理解的是，参考低电平电压VSSQ的电压值为负值。因此，参考低电平电压VSSQ快速恢复至零电位，相当于拉高了参考低电平电压VSSQ的电位。

具体的，在本申请一些实施例中，下拉电阻R0的电阻值大于4.5千欧且小于10千欧。存储电容C0的电容值大于4.5微法且小于10微法。比如，下拉电阻R0的电阻值为4.7千欧，存储电容C0的电容值为4.7微法；下拉电阻R0的电阻值为5.5千欧，存储电容C0的电容值为6微法等。本申请中的下拉电阻R0的电阻值以及存储电容C0的电容值均较小，因此在关机掉电时，使得参考低电平电压VSSQ快速恢复至零电位。

可以理解的是，在关机掉电的瞬间，一方面，下拉模块102用于释放第一节点A的电荷，以将参考低电平电压VSSQ的电位快速恢复至零电位。另一方，上拉模块103通过第一电阻R1以及高电平电压VGH进一步将参考低电平电压VSSQ的电位较高。从而可以进一步加快GOA电路的关断速度，避免显示装置出现关机残影。

其中，电压产生模块101包括开关电路单元1011和脉冲产生单元1012。开关电路单元1011接入第一方波信号V1，并电性连接于第一节点A和第二节点B。开关电路单元1011用于根据第一方波信号V1输出参考低电平电压VSSQ。脉冲产生单元1012接入第二方波信号V2，并电性连接于第一节点A、第二节点B以及接地端GND。脉冲产生单元1012用于在第二方波信号V2的控制下产生脉冲信号。

具体的，在本申请一些实施例中，开关电路单元1011包括晶体管T、第二电阻R2以及第二电容C2。晶体管T的栅极与第二电阻R2的一端均接入第一方波信号V1。晶体管T的源极、第二电阻R2的另一端以及第二电容C2的一端均电性连接于第二节点B。晶体管T的漏极电性连接于第一节点A。第二电容C2的另一端电性连接于接地端GND。

其中，第二电容C2起到存储电荷的作用。晶体管T在第一方波信号V1的作用下，交替打开以及关断。晶体管T和第二电阻R2并联，可以抬高晶体管T的门限电压，增加抗干扰能力。比如，当温度升高时，晶体管T的栅极导通电压减小，容易受到干扰，并上第二电阻R2后，栅极电压恒定，减小干扰。

具体的，在本申请一些实施例中，脉冲产生单元1012包括第一二极管D1、第二二极管D2、第三电阻R3、第三电容C3以及第四电容C4。第一二极管D1的正极电性连接于第二节点C。第一二极管D1的负极、第二二极管D2的正极以及第三电容C3的一端连接在一起。第二二极管D2的负极、第四电容C4的两端均电性连接于接地端GND。第三电容C3和的另一端与第三电阻R3的一端连接在一起。第三电阻R3的另一端接入第二方波信号V2。

其中，当第二方波信号V2为高电平时，第二二极管D2打开，电荷存储在第四电容C4中。当第二方波信号V2为低电平时，第一二极管D1打开。存储在第二电容C2中的电荷通过第一二极管D1流向节点D。第二节点B的电位为负值。

其中，开关电路单元1011和脉冲产生单元1012协同作用产生参考低电平电压VSSQ。可以理解的是，电压产生模块101相当于一个电压源。在参考电压产生电路100正常工作时，电压产生模块101持续输出参考低电平电压VSSQ，下拉模块102以及下拉模块103对参考低电平电压VSSQ的大小产生的影响可以忽略不计。

可选的，在本申请一些实施例中，参考电压产生电路100还包括第四电阻R4。第四电阻R4的一端电性连接于第一节点A。第四电阻R4的另一端电性连接于参考低电平电压输出端C。在参考电压产生电路100正常工作时，第四电阻R4的电阻值为零。

本实施例在参考电压产生电路100设置第四电阻R4，可以在需要测试电路中的电流时，将第四电阻R4去除。然后，在去除第四电阻R4的位置处，接入电流测试器件，以测试电路中的电流。同时，在参考电压产生电路100正常工作时，设置第四电阻R4的电阻值为零，以避免第四电阻R4对参考低电平电压VSSQ产生影响。

请参阅图4，图4是本申请提供的参考电压产生电路的第二结构示意图。与图1所示的参考电压产生电路100的不同之处在于，在本实施例中，参考电压产生电路100包括电压产生模块101、下拉电阻R0以及存储电容C0。下拉电阻R0的电阻值大于4.5千欧且小于10千欧。存储电容C0的电容值大于4.5微法且小于10微法。

其中，电压产生模块101接入第一方波信号V1和第二方波信号V2，并电性连接于第一节点A和接地端GND。电压产生模块101用于根据第一方波信号V1和第二方波信号V2输出参考低电平电压VSSQ。下拉电阻R0的一端与存储电容C0的一端均电性连接于第一节点A。下拉电阻R0的另一端与存储电容C0的另一端均电性连接于接地端GND。

由上述实施例可知，减小下拉电阻R0的电阻值和/或减小第一电容C1的电容值，减少放电时间，提高下拉模块102释放电荷的速度。由此，本申请设置下拉电阻R0的电阻值大于4.5千欧且小于10千欧，存储电容C0的电容值大于4.5微法且小于10微法，大大减小了下拉电阻R0的电阻值以及存储电容C0的电容值。从而加快了参考低电平电压VSSQ的放电，使得参考低电平电压VSSQ电压快速恢复到零电位。同时结合图2，该设置可以在关机掉电的瞬间，减小晶体管的栅源电压Vgs，保证各晶体管快速关断，进而加快GOA电路的关断速度，避免显示装置出现关机残影。

可以理解的是，下拉电阻R0的电阻值越小，放电时间t越短。但是，下拉电阻R0的电阻值越小，下拉模块102产生的漏电也越多。第一电容C1的电容越大，储存电荷的能力越强，则关机掉电时，释放电荷的时间越长。因此，第一电容C1的电容越小，放电时间t越短。但是，第一电容C1的电容越小，稳压能力越弱，参考低电平电压VSSQ可能存在波纹，影响其稳定性。因此，通常需要同时调整下拉电阻R0的电阻值和第一电容C1的电容值，以在提高下拉模块102释放电荷的速度的同时，保证参考低电平电压VSSQ的正常稳定输出。

具体的，请参阅图5，图5是图4中的参考低电平电压在关机掉电时的时序图。具体的，在本实施例中，第一电阻R1的电阻值为47KΩ(千欧)。第一电容C1的电容值为1μF(微法)。第二电阻R2的电阻值为100KΩ。第二电容C2的电容值为1μF。第三电阻R3的电阻值为2.2Ω。第三电容C3的电容值为470nF(纳法)。第四电容C4的电容值为1μF。

则当第一电容C1的电容为10μF，且下拉电阻R0的电阻值为100KΩ时，在关机掉电时，参考低电平电压VSSQ恢复至零电位的时间t1为800毫秒。当第一电容C1的电容为4.7uF，且下拉电阻R0的电阻值为4.7KΩ时，在关机掉电时，参考低电平电压VSSQ恢复至零电位的时间t1为70毫秒。

可知，同时减小下拉电阻R0的电阻值和第一电容C1的电容值，加快了参考低电平电压VSSQ的放电，使得参考低电平电压VSSQ电压快速恢复到零电位。且参考低电平电压VSSQ电压的波形较为稳定。

进一步的，由上述分析可知，若下拉电阻R0的电阻值太小，则下拉模块102产生的漏电越多，会影响参考低电平电压VSSQ的电压值。因此，在本申请一些实施例中，参考低电平电压VSSQ的电压绝对值与下拉电阻R0的电阻值之间的比值小于2.5毫安。

可以理解的是，参考低电平电压VSSQ、下拉电阻R0以及接地端GND之间形成一通路。在参考电压产生电路100正常工作时，会有漏电流产生。漏电流大小为参考低电平电压VSSQ的电压绝对值与下拉电阻R0的电阻值之间的比值。本申请在提高下拉模块102在掉电时的释放电荷速度的同时，保证了下拉模块102的漏电流在允许范围内，避免影响参考低电平电压VSSQ。

进一步的，请参阅图6，图6是图4所示的参考电压产生电路的电路结构示意图。其中，与图3所示的参考电压产生电路100的不同之处在于，在本实施例中，参考电压产生电路100不包括上拉模块103。下拉模块102、电压产生模块101以及第四电阻R4的设置均可参阅上述实施例，在此不再赘述。

相应的，本申请还提供一种显示装置，其包括GOA电路和参考电压产生电路。参考电压产生电路具有一参考低电平电压输出端。GOA电路与参考低电平电压输出端连接。参考低电平电压输出参考低电平电压至GOA电路，以使得GOA电路正常工作。其中，该参考电压产生电路可以是以上任一实施例所述的参考电压产生电路，具体可参阅以上内容，在此不再赘述。

本申请提供的显示装置可以是智能手机、平板电脑、电子书阅读器、智能手表、摄像机、游戏机等，本申请对此不作限定。

具体的，请参阅图7，图7是本申请提供的显示装置的一种结构示意图。显示装置1000包括显示面板300和显示装置驱动系统。显示装置驱动系统可以包括参考电压产生电路100、电源管理集成芯片400等。显示装置驱动系统与显示面板300连接，以提供电源电压、驱动信号等至显示面板300。

其中，显示面板300包括显示区域AA以及集成设置在显示区域AA边缘上的GOA电路200。其中，该GOA电路200与参考电压产生电路100的参考低电平电压输出端C连接。需要说明的是，本申请提供的显示面板300以GOA电路200设置在显示区域AA一侧的单侧驱动方式为例进行介绍，但不能理解为对本申请的限制。在一些实施例中，也可根据显示面板300的实际需求采用双侧驱动或其他驱动方式，本申请对此作具体限定。

此外，电源管理集成芯片400在正常工作时，也需要低电平电压。因此，电源管理集成芯片400也可以与参考电压产生电路100的参考低电平电压输出端C连接，以接收参考低电平电压VSSQ。

本申请提供一种显示装置1000。显示装置1000包括GOA电路200和参考电压产生电路100。参考电压产生电路100包括电压产生模块和下拉模块。其中，电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端。电压产生模块用于第一方波信号和第二方波信号输出参考低电平电压。下拉模块包括下拉电阻和第一电容，下拉电阻与第一电容的一端均电性连接于所述第一节点，下拉电阻与第一电容的另一端均电性连接于接地端，下拉模块用于在关机掉电时释放所述第一节点的电荷。本申请通过减小下拉电阻的电阻值和/或第一电容的电容值，在关机掉电时，快速拉高参考低电平电压的电位，从而提高GOA电路200的关断速度，避免显示装置1000出现关机残影。

以上对本申请提供的参考电压产生电路及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种参考电压产生电路，其特征在于，包括电压产生模块、下拉模块以及上拉模块；

所述电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端，所述电压产生模块用于根据所述第一方波信号和所述第二方波信号输出参考低电平电压；

所述下拉模块电性连接于所述第一节点和所述接地端，所述下拉模块用于在关机掉电时释放所述第一节点的电荷；

所述上拉模块接入高电平电压，并电性连接于所述第一节点，所述上拉模块用于在关机掉电时根据所述高电平电压上拉所述第一节点的电位。

2.根据权利要求1所述的参考电压产生电路，其特征在于，所述上拉模块包括第一电阻和第一电容；

所述第一电阻的一端与所述第一电容的一端均接入所述高电平电压，所述第一电阻的另一端与所述第一电容的另一端均电性连接于所述第一节点。

3.根据权利要求1所述的参考电压产生电路，其特征在于，所述下拉模块包括下拉电阻和存储电容；

所述下拉电阻的一端与所述存储电容的一端均电性连接于所述第一节点，所述下拉电阻的另一端与所述存储电容的另一端均电性连接于所述接地端。

4.根据权利要求3所述的参考电压产生电路，其特征在于，所述下拉电阻的电阻值大于4.5千欧且小于10千欧，所述存储电容的电容值大于4.5微法且小于10微法。

5.根据权利要求1所述的参考电压产生电路，其特征在于，所述电压产生模块包括开关电路单元和脉冲产生单元；

所述开关电路单元接入所述第一方波信号，并电性连接于所述第一节点和第二节点；所述脉冲产生单元接入所述第二方波信号，并电性连接于所述第一节点、所述第二节点以及所述接地端；

所述开关电路单元和所述脉冲产生单元用于根据所述第一方波信号和所述第二方波信号产生所述参考低电平电压。

6.根据权利要求5所述的参考电压产生电路，其特征在于，所述开关电路单元包括晶体管、第二电阻以及第二电容；

所述晶体管的栅极与所述第二电阻的一端均接入所述第一方波信号，所述晶体管的源极、所述第二电阻的另一端以及所述第二电容的一端均电性连接于所述第二节点，所述晶体管的漏极电性连接于所述第一节点，所述第二电容的另一端电性连接于所述接地端。

7.根据权利要求5所述的参考电压产生电路，其特征在于，所述脉冲产生单元包括第一二极管、第二二极管、第三电阻、第三电容以及第四电容；

所述第一二极管的正极电性连接于所述第二节点，所述第一二极管的负极、所述第二二极管的正极以及所述第三电容的一端连接在一起，所述第二二极管的负极、所述第四电容的两端均电性连接于所述接地端，所述第三电容和的另一端与所述第三电阻的一端连接在一起，所述第三电阻的另一端接入所述第二方波信号。

8.根据权利要求1所述的参考电压产生电路，其特征在于，所述参考电压产生电路还包括第四电阻，所述第四电阻的一端电性连接于所述第一节点，所述第四电阻的另一端电性连接于参考低电平电压输出端；

在所述参考电压产生电路正常工作时，所述第四电阻的电阻值为零。

9.一种参考电压产生电路，其特征在于，包括电压产生模块、下拉电阻以及储存电容；

所述电压产生模块接入第一方波信号和第二方波信号，并电性连接于第一节点和接地端，所述电压产生模块用于根据所述第一方波信号和所述第二方波信号输出参考低电平电压；

所述下拉电阻的一端与所述存储电容的一端均电性连接于所述第一节点，所述下拉电阻的另一端与所述存储电容的另一端均电性连接于所述接地端，所述下拉模块用于在关机掉电时释放所述第一节点的电荷；

其中，所述下拉电阻的电阻值大于4.5千欧且小于10千欧，所述第二电容的电容值大于4.5微法且小于10微法。

10.一种显示装置，其特征在于，包括GOA电路和参考电压产生电路，所述参考电压产生电路具有一参考低电平电压输出端，所述GOA电路与所述参考低电平电压输出端连接，所述参考电压产生电路为权利要求1-9任一项所述的参考电压产生电路。

Images