一种显示装置及其驱动方法
技术领域
本发明涉及显示技术领域,尤其涉及一种显示装置及其驱动方法。
背景技术
如图1所示,现有技术的显示装置内设有纵横交错的扫描线和数据线、以及由扫描线和数据线交叉限定的像素区域,像素区域内设有第一薄膜晶体管21和像素电极。像素区域在第一薄膜晶体管21关闭时主要靠液晶电容Clc和存储电容Cst维持电位。由于充电及长时间显示图像的关系,会在像素区域内液晶电容中累积电荷。
在显示装置关机,即其供电电源关闭时,第一薄膜晶体管21全部关闭,部分残留电荷无法立即释放。由于公共电极的电荷释放速度与数据线不一致,因此易在像素区域内产生电荷残留。此外,残留在像素区域内的配向膜等界面的电荷,由于无释放路径而无法自动消除,或者因释放过慢而残留下来。以上两点,会导致在关机瞬间画面上仍会残留一部分之前的图像或造成闪烁、液晶极化等不良,这一现象称为DC残留。
传统的显示装置,只是通过显示面板每个像素内的第一薄膜晶体管21自身的漏电流来逐渐达到释放像素内残留电荷的目的,这就造成了关机残影或闪烁的出现较为持久。尤其是IGZO(Indium Gallium Zinc Oxide,氧化铟镓锌)构成的薄膜晶体管有漏电流很小的特性,因此应用IGZO TFT工艺的显示装置对关机残留电荷释放的要求更高,否则非常容易产生DC残留。
为了解决上述问题,现有应用a-Si TFT工艺的显示装置常运用的放电方案是增加电荷释放模块,关机时电荷释放模块使数据线和公共电极接地。但是在供电电压VDD或者模拟正电压AVDD电压下降过快的情况下,数据线会出现接地不完全的问题,不能充分释放数据线中的残留电荷。此外,以上的技术方案没有考虑到像素区域内部的残留电荷,如残留在像素电极、配向膜等界面的电荷。
并且显示装置在开关机时,像素区域中残留的电荷会引起瞬间的显示异常。这种显示异常在背光常亮或者在环境光比较充足的情况下容易被观察到。
发明内容
为解决上述技术问题,本发明提供一种显示装置及其驱动方法,实现在显示装置关机时稳定释放像素区域内部的残留电荷的目的。
本发明提供的技术方案如下:
本发明公开了一种显示装置,包括:显示面板和清空电压产生模块;
显示面板包括纵横交错的扫描线、数据线、公共电极、像素电极、由扫描线和数据线交叉限定的多个像素区域以及多条清空电压线;清空电压产生模块输出清空电压至清空电压线,以及输出公共电压至公共电极;
每个像素区域内设有第一薄膜晶体管和二薄膜晶体管;
第一薄膜晶体管的栅极连接扫描线,第一薄膜晶体管的源极连接数据线,第一薄膜晶体管的漏极连接像素电极;
第二薄膜晶体管的栅极输入清空电压连接清空电压线,第二薄膜晶体管的源极连接像素电极,第二薄膜晶体管的漏极连接公共电极;
当关机时,所述清空电压产生模块输出高电平的清空电压,所述第二薄膜晶体管打开。
优选地,清空电压线可与扫描线同时形成或与数据线同时形成。
优选地,显示面板划分为多个像素区域组,像素区域组与扫描线对应,每个像素区域组包括其对应的扫描线限定的多个像素区域。
优选地,像素区域组与扫描线对应,每个所述像素区域组包括其对应的扫描线限定的多个像素区域。
优选地,每条清空电压线平行于其对应的扫描线且设置在像素区域之外。
优选地,像素区域组与数据线对应,每个所述像素区域组包括其对应的数据线限定的多个像素区域。
优选地,每条清空电压线平行于其对应的数据线且设置在像素区域之外。
优选地,清空电压产生模块包括电压管理集成电路、电平转换电路以及时序控制电路;
电压管理集成电路产生基准电压输入时序控制电路,产生开启电压和关闭电压输入电平转换电路,产生公共电压输入显示面板;
时序控制电路以基准电压作为工作电压,产生控制信号输入电平转换电路;
电平转换电路,接收开启电压、关闭电压以及控制信号,产生清空电压输入所述第二薄膜晶体管的栅极。
本发明还公开了一种显示装置的驱动方法,可应用于上述任意一项所述的显示装置,包括以下步骤:
显示装置关机时,电压管理集成电路的输入电压逐渐降低至清空启动电压,清空电压上升至高电平,使第二薄膜晶体管打开,将像素电极与公共电极短接;
在输入电压由清空启动电压逐渐降低至清空维持电压期间,清空电压均维持在高电平;
输入电压下降至清空维持电压后,公共电极接地,第一薄膜晶体管的漏极和与其相连的像素电极也接地,像素区域内的残留电荷释放。
优选地,输入电压由清空启动电压下降至清空维持电压的时间大于一帧时间。
与现有技术相比,本发明能够带来以下至少一项有益效果:
1、在显示装置关机时稳定释放像素区域内部的残留电荷,如残留在像素电极、配向膜等界面的电荷。
2、当显示装置关机时,像素电极与公共电极短接,显示画面为黑态,无闪屏现象。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对本发明予以进一步说明。
图1为现有显示装置的结构示意图;
图2为本发明显示装置的结构示意图;
图3为图2所示显示装置的驱动电路示意图;
图4为图2所示显示装置的工作时序图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。
图2为本发明显示装置的结构示意图,显示装置包括显示面板和清空电压产生模块13。显示面板包括多条扫描线G1、G2、G3……Gn、与扫描线纵横交错的多条数据线S1、S2、S3……Sm、由扫描线和数据线交叉限定的多个像素区域、公共电极、像素电极以及多条清空电压线CLR_DC1、CLR_DC2、
CLR_DC3、……、CLR_DCn。
公共电极可以是整面铺设于阵列基板或彩膜基板的结构,也可以是设有狭缝的结构,公共电极和像素电极所在的膜层被一层或多层绝缘膜隔开。现有技术中为提高透过率,公共电极和像素电极一般为半导体透明导电膜,如氧化铟锡(ITO)。
在本实施例中,清空电压线平行于扫描线且在像素区域之外,每条清空电压线与每条扫描线相对应,其数量与扫描线的数量一致,清空电压线将清空电压产生模块13所输出的清空电压CLR_DC输入到每条扫描线对应的像素区域内。清空电压线可与扫描线同时形成或与数据线同时形成。
在其他实施例中,清空电压线可平行于数据线且在像素区域之外,每条清空电压线与每条数据线相对应,其数量与扫描线的数量一致,清空电压线将清空电压产生模块13所输出的清空电压CLR_DC输入到每条数据线对应的像素区域内。清空电压线也可有其他设置方式,例如:将显示面板划分为多个像素区域组,每个像素区域组包括多个像素区域。每条清空电压线与每个像素区域组相对应,每条所述清空电压线分别将清空电压CLR_DC输入到对应的像素区域组内。像素区域组的划分可有多种规律,可将多个像素区域均分,如:横向、纵向、区块状,也可根据电荷残留的严重情况等规律进行划分。
像素区域内设有位于扫描线和数据线交叉处的第一薄膜晶体管21和第二薄膜晶体管22。其中像素区域在薄膜晶体管关闭时主要靠液晶电容Clc和存储电容Cst维持电位,其中液晶电容Clc可近似为以像素电极和公共电极为两极板、以液晶为电介质的电容,存储电容Cst可近似为以像素电极与公共电极为两极板、以一层或多层绝缘膜的电容,或者存储电容Cst可近似为以像素电极与扫描线为两极板、以一层或多层绝缘膜的电容。因此近似地:液晶电容Clc包括第一极板和第二极板,第一极板连接像素电极,第二极板连接公共电极。
位于像素区域中的第二薄膜晶体管22与第一薄膜晶体管21可在同一制程形成,因此并不会造成制程的复杂化。第一薄膜晶体管21和第二薄膜晶体管22均包括栅极、源极和漏极。第一薄膜晶体管21的栅极连接扫描线,第一薄膜晶体管21的源极连接数据线,第一薄膜晶体管21的漏极连接像素电极即液晶电容的第一极板。第二薄膜晶体管22的栅极连接清空电压线;第二薄膜晶体管22的源极连接液晶电容的第一极板,即连接像素电极和第一薄膜晶体管21的漏极;第二薄膜晶体管22的漏极连接液晶电容的第二极板,即连接公共电极。
当本发明的显示装置关机时,清空电压CLR_DC处于高电位,在实际应用中,开启电压VGH与数据电压的差值大于第二薄膜晶体管22的阈值电压Vth,因此第二薄膜晶体管22打开,将第一薄膜晶体管21的漏极与公共电极短接,此时像素电极与公共电极电位相同,由于像素所表现的亮度由液晶两端的电压差决定,显示画面为黑态,无闪屏现象。由于当第二薄膜晶体管22打开时,液晶电容的两极板短接,因此像素区域内液晶电容中的残留电荷,如像素电极、配向膜等界面处的残留电荷被完全释放。
当本发明的显示装置正常显示时,清空电压CLR_DC处于低电位,第二薄膜晶体管22关断,显示装置处于正常显示状态。
图3为本发明的显示装置的驱动电路示意图。驱动电路包括与扫描线连接的栅极驱动电路11、与数据线连接的源极驱动电路12以及清空电压产生模块13。栅极驱动电路11产生多个扫描信号,每一条扫描线接收多个扫描信号的其中一个;源极驱动电路12产生多个数据信号,每一条数据线接收多个数据信号的其中一个。其中栅极驱动电路11可以作为一个或两个单独的芯片,也可以使用TFT器件将栅极驱动电路11集成在阵列基板上,简称GIP(Gate in Panel)技术,又称GOA(Gate on Array)技术。
清空电压产生模块13包括电压管理集成电路131(PMIC)、时序控制电路132(TCON)、电平转换电路133(Level shift IC)。
清空电压产生模块13内各电路的作用如下:
电压管理集成电路131处理输入电压Vin后产生基本恒定为2.5V的基准电压V25输入时序控制电路132,产生开启电压VGH和关闭电压VGL输入电平转换电路133,产生公共电压Vcom输入公共电极,并产生模拟正电压AVDD输入源极驱动电路12。
时序控制电路132以基准电压V25作为工作电压,将外部接入的显示信号生成为数据信号,输入源极驱动电路12,并产生控制信号输入电平转换电路133。
电平转换电路133根据控制信号、开启电压VGH和关闭电压VGL产生清空电压CLR_DC输入清空电压线,并产生扫描信号输入栅极驱动电路11。例如:在正常显示状态,电平转换电路133选择关闭电压VGL作为清空电压CLR_DC输出;在显示装置关机时,电平转换电路133选择开启电压VGH作为清空电压CLR_DC输出。
在其他实施例中,清空电压CLR_DC的输出波形可以有更多选择,例如:延长关机时清空电压CLR_DC处于高电平的时间,以完全释放像素区域内的残留电荷;或者,在显示装置开机时,清空电压CLR_DC在一段时间内处于高电平,使第二薄膜晶体管22打开,显示画面为黑态,无闪屏现象,并且像素区域内的残留电荷被释放。
作为一个优选的实施例,当显示装置关机时,可将数据线和公共电极短接,并将两者都接地,不仅可以加速释放公共电极内的残留电荷,也可以加速释放像素区域内其他界面的残留电荷。
本发明的显示装置的驱动时序图如图4所示,下面对照图4来说明显示装置的驱动方法:
显示装置开机后,输入电压Vin上升至高电平,驱动电路中的各电路开始动作,模拟正电压AVDD、开启电压VGH逐渐升高至高电平。关闭电压VGL逐渐降低到预设的低电平后,电平转换电路133将低电平的清空电压CLR_DC输入清空电压线,使第二薄膜晶体管关闭,电压管理集成电路131将公共电压Vcom输入公共电极,源极驱动电路12和栅极驱动电路11处于正常驱动状态。
显示装置关机时,扫描线输出低电平信号,第一薄膜晶体管21瞬间关闭,且输入电压Vin逐渐降低至清空启动电压V1,此时清空电压CLR_DC升高至高电平,使第二薄膜晶体管22打开,将第一薄膜晶体管21的漏极和与其相连的像素电极与公共电极短接,此时像素电极与公共电极电压相同,显示画面为黑态,无闪屏现象。
在输入电压Vin由清空启动电压V1逐渐降低至清空维持电压V2期间,清空电压CLR_DC均维持在高电平,像素电极与公共电极短接,模拟正电压AVDD、开启电压VGH、关闭电压VGL、公共电压Vcom仍保持正常显示时的状态。
按照本发明的驱动方法,显示一幅图像所需的时间称为一帧时间,清空电压CLR_DC维持高电平的时间大于一帧时间(1Frame),使像素电极与公共电极达成一致。
输入电压Vin下降至清空维持电压V2后,模拟正电压AVDD、开启电压VGH、清空电压CLR_DC、关闭电压VGL逐渐恢复到地电位GND,电压管理集成电路PMIC将连接公共电极的输出端接地,由于第二薄膜晶体管22将第一薄膜晶体管21的漏极与公共电极短接,此时像素区域内液晶电容中的残留电荷,如像素电极、配向膜等界面处的残留电荷被完全释放。
本发明公开的显示装置关机时,清空电压CLR_DC为高电平信号,第二薄膜晶体管22打开,将第一薄膜晶体管21的漏极和与其相连的像素电极与公共电极短接,显示画面为黑态,无闪屏现象;同时像素区域内的残留电荷被完全释放;本发明还公开了其驱动方法。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出多个改进和润饰,这些改进和润饰也应视为本发明的保护范围。