JP2708945B2 - 表示制御回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば単純マトリックス型の液晶表示素
子に表示動作を実現する表示制御回路に関する。

従来の技術 単純マトリックス型の液晶表示素子は、一対の透明基
板上に相互に直交する状態に、それぞれ複数の行方向電
極と列方向電極とが形成される。各行方向電極は、列方
向に沿って列方向駆動回路により走査され、列方向電極
は行方向に沿って行方向駆動回路で走査されて、各列方
向電極毎に表示信号が出力される。このような行方向駆
動回路と列方向駆動回路とは、CPU（中央処理回路）か
らの表示信号と走査信号とに基づいて、それぞれ前述し
たような動作を行う。

前記行方向電極と列方向電極との間に介在される液晶
に直流電圧が印加される事態を防ぐために、前記表示信
号は周期的に極性が反転する極性反転信号とCPU内で加
算され、交流化され周期的に極性が反転する状態で液晶
に印加されるようにしている。

このような極性反転信号FRMの例を第８図（２）に示
す。第８図（１）は、前記CPU内で生成されるクロック
信号である。極性反転信号FRMは、たとえば前述した列
方向駆動回路の動作上のデューティ（例として1/146デ
ューティ）に対応するクロック数をカウントし、トグル
動作で極性が切り替わるようにして生成される。すなわ
ちCPU内のカウンタなどで、第８図（１）のクロック信
号LCKがカウントされ、クロック信号LCKの１回目の立ち
下がりタイミングで極性反転信号FRMは、ローレベルか
らハイレベルに切り替わる。

以下、クロック信号LCKを146個カウントし、146個目
のクロック信号LCKの立ち下がりタイミングで極性反転
信号FRMはハイレベルからローレベルに切り替わる。以
下、同様にして極性反転信号FRMはトグル動作を行って
生成される。

発明が解決しようとする課題 上述した極性反転信号FRMを用いる従来の液晶表示装
置では、第７図の表示例に示すように、たとえばキャラ
クタ「Ｆ」を表示した場合など、液晶表示装置11の列方
向、すなわち第７図のＹ方向に点灯しているアドレスが
多い列方向電極の場合、当該点灯している表示領域61に
関して、前記Ｙ方向下流側の列方向電極上に、第７図破
線で示す誤表示62が発生することが知られている。この
ような誤表示62は、液晶表示装置11の表示品質を大幅に
劣化させることになる。

本発明の目的は上述の技術的課題を解消し、表示品質
が格段に向上された表示制御回路を提供することであ
る。

課題を解決するための手段 本発明は、一対の透明基板上に複数の行方向電極と列
方向電極とが形成されて表示を行う表示手段に接続さ
れ、列方向電極を行方向に沿って走査すると共に表示信
号を出力する行方向駆動手段と、 表示手段と行方向駆動手段とに接続され、表示手段の
行方向電極を列方向に沿って走査すると共に、行方向駆
動手段に表示信号と列方向電極の走査信号とを出力する
列方向駆動手段と、 列方向駆動手段に接続され、表示信号と、走査信号
と、表示手段に印加される表示信号の極性を周期的に切
換えて交流化駆動するための第１極性反転信号とを出力
する制御手段とを含み、 列方向駆動手段は、 複数の並列ビットから成る周期決定信号に応答し、第
１極性反転信号より周波数が高く、かつその周波数は、
周期決定信号によって変化され、表示信号の極性を周期
的に切換えて交流化駆動するための第２極性反転信号を
発生する信号発生手段と、 選択指令信号に応答し、第１極性反転信号と第２極性
反転信号とのいずれか一方を選択して交流化駆動する信
号選択手段とを備え、 制御手段はさらに、 列方向に点灯しているアドレスの数が予め定める値よ
りも少ないとき、第１極性反転信号を選択して導出すべ
き選択信号を信号選択手段に与え、 列方向に点灯しているアドレスの数が前記予め定める
値よりも多いとき、第２極性反転信号を選択して導出す
べき選択信号を信号選択手段に与え、かつ列方向電極上
の非表示領域での誤表示が実現されない周波数を表す周
期決定信号を信号発生手段に与えることを特徴とする表
示制御回路である。

作用 本発明に従えば、表示手段に表示を行う場合、行方向
駆動手段で列方向電極を行方向に沿って走査する。列方
向駆動手段で行方向電極を列方向に沿って走査すると共
に、行方向駆動手段に表示信号と列方向電極の走査信号
とを出力する。この列方向駆動手段には制御手段が接続
され、表示信号と走査信号と第１極性反転信号とを出力
する。第１極性反転信号は、表示手段に印加される表示
信号の極性を周期的に切換えて、表示手段に直流電圧が
印加される事態を回避するためのものである。

列方向駆動手段では、入力される第１極性反転信号よ
り周波数が高い第２極性反転信号を信号発生手段から発
生し、信号選択手段で前記第１極性反転信号と第２極性
反転信号とのいずれか一方を選択する。

したがって本発明では、列方向電極上に表示箇所が多
い場合、第２極性反転信号を選択する。これにより前記
表示箇所の数が比較的多い、すなわち予め定める値より
も多い列方向電極上の非表示領域で不所望な表示が実現
される事態を、防止することができ、表示品質を格段に
向上できる。また第１および第２極性反転信号は、いず
れか一方が選択されるので、列方向電極上に比較的表示
箇所の数が少ない、すなわち前記予め定める値よりも少
ない場合では、第１極性反転信号を用いて低消費電力化
を図ることができる。

特に本発明に従えば、表示手段の表示信号による交流
化駆動を行うために、第１極性反転信号と第２極性反転
信号とを、列方向に点灯しているアドレスの数が予め定
める値よりも少ないときおよび多いときにそれぞれ対応
して信号選択手段によって選択し、しかも信号発生手段
によって発生される第２極性反転信号の周波数は、列電
極上の非表示領域での誤表示が実現されない周波数を表
す複数の並列ビットから成る周期決定信号によって定め
られ、こうして第２極性反転信号の周期を適切に定め、
表示内容に応じて後述の第７図の参照符62で示される誤
表示が行われないようにすることを確実にしている。

実施例 第１図は本発明の一実施例の構成を示すブロック図で
あり、第２図はコモン駆動回路１が用いられるデータ処
理装置２のブロック図であり、第３図はデータ処理装置
２の平面図である。このデータ処理装置２はいわゆる手
帳サイズであって、第１操作部３と第２操作部４とが結
合部５で開閉自在に構成される。第２操作部４はカーソ
ルキー６、機能設定キー７、キャラクタ入力キー８およ
び置数キー９などが配置される。一方、第１操作部３に
はいわゆる透明タッチキー10と、液晶表示装置11とが配
置される。

このようなデータ処理装置２はたとえばマイクロプロ
セッサなどを含んで構成されるCPU（中央処理回路）12
を備え、このCPU12に前記透明タッチキー10および第２
操作部４の各キー入力手段が接続され、また各種入力デ
ータの記憶や動作時のデータのワーキング領域などとし
て用いられるRAM（ランダムアクセスメモリ）13や、CPU
12の制御動作を規定するプログラムや表示用フォントデ
ータまたカレンダデータなどが記憶されているROM（リ
ードオンメモリ）14が接続される。

さらにCPU12には、計時用の計時回路15と、液晶表示
装置11の表示動作を後述するように制御するコモン駆動
回路１と、コモン駆動回路１からのコントラスト信号に
基づいてコモン駆動回路１に供給する液晶電源電位を変
化し、またCPU12からの制御信号によって動作状態／停
止状態が切り替えられる液晶電源回路16とが接続され
る。前記コモン駆動回路１には複数（本実施例では８
個）のセグメント駆動回路17が接続され、コモン駆動回
路１とともに液晶表示装置11の表示状態を制御する。液
晶表示装置11は一対の透明基板11a,11b上にコモン電極1
1c,セグメント電極11dを形成し、その間に液晶層11eを
介在して構成される。

前記コモン駆動回路１のブロック図は第１図に示され
る。コモン駆動回路１は、CPU12から書込み／読出し制
御信号R/W、クロック信号φ、ビジー信号BYおよびチッ
プイネーブル信号CEなどが供給され、またアドレスデー
タAD、表示データDIなどが供給される制御回路19を備え
る。このうち、前記表示データDIはバッファ20を介して
入力される。また、コモン駆動回路１は、フレーム信号
FRと、セグメント電極による表示のON/OFFを制御する制
御信号DISと、クロック信号LCKとをセグメント駆動回路
17へ出力する。このようなデータ処理装置２は前述した
ように、手帳サイズの携帯用であり、データ処理装置２
の動作に必要な各種基準電圧は電池25に接続された電源
回路26から発生される。

制御回路19にはデータ処理回路21が接続され、CPU12
から転送されるアドレスデータや表示データなどに予め
定められる論理演算（SET,AND,OR,XORなど）を施した
後、セグメント駆動回路17にデータを送出する。メモリ
制御回路22はCPU12から送出されたアドレスデータをど
のセグメント駆動回路17に転送するかを決定し、選択さ
れたセグメント駆動回路17のいずれかにおける相対アド
レスを発生する。タイミング発生回路23は、コモン駆動
回路１内の各種演算処理などに用いられるクロック信号
などを発生し、発振器24からの基準クロック信号が供給
される。

コモン信号制御回路27およびコモン側デコーダ28はタ
イミング発生回路23で発生されたクロック信号を用い
て、液晶表示装置11のコモン電極に供給されるコモン信
号を発生する。また制御回路19には後述するような構成
と作用とを有するウインド処理回路29が接続され、コン
トラスト調整回路46は液晶表示装置11における表示上の
濃度を記憶し、濃度データはCPU12から設定される。液
晶表示装置11のコントラスト調整はコントラスト調整回
路46における濃度データに基づいて、第２図に示す液晶
電源回路16で行われ、液晶電源回路16からの液晶電源電
位をコモン駆動回路１内に取込むための液晶電圧入力部
17が設けられる。

第４図は、前記コモン駆動回路１に備えられる本発明
の一実施例の信号発生回路63の構成を示すブロック図で
ある。信号発生回路63は、たとえば８ビットのFRMレジ
スタ64を備え、FRMデータはCPU12からソフトウェア処理
によって入力され格納される。FRMレジスタ64の下位７
ビットが後述する第２極性反転信号FRM2の周期を決定す
る。最上位ビットFXは、CPU12から入力される第１極性
反転信号FRM1と、後述するように発生され、第１極性反
転信号FRM1より高周波数の第２極性反転信号FRM2とのい
ずれか一方を選択する信号選択回路65の選択動作を規定
する。FRMレジスタ64からの下位７ビットのFRMデータ
は、FRMデータ記憶部66に格納される。

一方、信号発生回路63は、クロック信号LCKが入力さ
れる度に＋１インクリメント動作を行うカウント回路67
を備え、そのカウント値はFRMデータと比較回路68で比
較される。比較回路68が入力データ間の不一致を検出し
ている間、たとえばハイレベルの不一致検出信号がライ
ン１を介してカウント回路67に入力され、前記インク
リメント動作を継続する。

比較回路68が入力データ間の一致状態を検出すると、
ハイレベルからローレベルに立ち下がる一致信号をライ
ンl2に出力し、この一致信号はカウント回路67に入力さ
れてカウント動作がリセットされる。また前記一致信号
はバイナリカウンタ69に入力され、バイナリカウンタ69
の最下位ビットが前記信号選択回路65を構成するAND回
路70に入力される。

前記AND回路70には、FRMレジスタ64の最上位ビットFX
が入力され、また最上位ビットFXの反転回路71による反
転信号がAND回路72に、CPU12から入力される第１極性反
転信号FRM1と共に入力される。AND回路70,72の出力は、
OR回路73に入力されOR回路73の出力が信号選択回路65の
出力となり、バイナリカウンタ69の出力である第２極性
反転信号FRM2と、前記第１極性反転信号FRM1とのいずれ
か一方を出力する。

第５図は、前記信号発生回路63の回路例を示すブロッ
ク図である。前記FRMレジスタ64およびFRMデータ記憶部
66には、CPU12からの８ビットのデータを記憶するラッ
チ回路74が備えられ、出力側の下位データD0〜D6は、比
較回路68に含まれる６つの排他的論理和回路75にそれぞ
れ個別に入力され、各排他的論理和回路75の出力はNAND
回路76に共通に入力され、その出力が前記バイナリカウ
ンタ69に入力される。

前記カウント回路67はクロック信号LCKが入力される
度に、入力データをラッチして出力する７ビットのラッ
チ回路77を備え、その出力はインクリメント回路78に入
力され、ラッチ回路77からの出力データが入力される度
にインクリメント回路78は入力データを＋１インクリメ
ントして７ビット並列に出力する。その出力は各ビット
毎に設けられた反転回路79とNOR回路80とをそれぞれ介
して、前記ラッチ回路77に各ビット毎に入力される。７
つのNOR回路80には、前記NAND回路76からの出力が反転
回路81で反転されて、カウント回路67のリセット信号と
して入力される。

前記７ビットのラッチ回路77の出力は、比較回路68を
構成する７つの排他的論理和回路75にそれぞれ入力され
る。すなわち、前記ラッチ回路77の７ビットのパラレル
出力と、ラッチ回路74の７ビットのパラレル出力とが全
てビット毎に一致したとき、NAND回路76の７ビットの入
力は全て論理「１」と成り、このときにのみNAND回路76
の出力はハイレベルからローレベルに切り替わり、この
タイミングの度にバイナリカウンタ69がカウントアップ
する。またNAND回路76からのハイレベルからローレベル
へ切り替わる信号は、カウント回路67の７つのOR回路80
の各出力を全てのローレベルに固定し、ラッチ回路77が
リセットされる。信号選択回路65の第４図に示すOR回路
73は、NOR回路82と反転回路83とから構成される。

前記ラッチ回路74の最上位ビットD7が「１」のときAN
D回路70は導通し、AND回路71は遮断される。したがって
OR回路73は、バイナリカウンタ69からの第２極性反転信
号FRM2を極性反転信号FRMとして出力する。一方、ラッ
チ回路74の最上位ビットD7が「０」のときAND回路72が
導通し、AND回路70は遮断される。この場合には、AND回
路72に入力されているCPU12からの第１極性反転信号FRM
1が信号選択回路65からの極性反転信号FRMとして出力さ
れる。

第６図は、本実施例の動作を説明するタイムチャート
である。第４図示のFRMレジスタ64の下位７ビットに
は、予めCPU12からFRMデータＮが設定されている場合を
説明する。カウント回路67がリセット処理後、最初に入
力されるクロック信号LCKの立ち下がりタイミングで、
カウント回路67はカウント値＝１を出力し、比較回路68
は前記不一致信号を出力し、カウント回路67のカウント
動作を継続させる。

このとき比較回路68の出力は「１」であり、前記FRM
レジスタ64の最上位ビットが「１」であれば、バイナリ
カウンタ69のハイレベルの出力が極性反転信号FRMとし
て出力され、第６図（２）の波形が得られる。この後、
カウント回路67のカウント値＝Ｎとなると、比較回路68
に含まれる７つの排他的論理和回路75の出力が全て論理
「１」となり、NAND回路76の出力がハイレベルからロー
レベルに切り替わる切換えタイミングで、バイナリカウ
ンタ69の非反転出力はローレベルに切り替わり、第６図
（２）図示の波形が得られる。以下、同様な動作を繰り
返すことにより、バイナリカウンタ69からの第２極性反
転信号FRM2が極性反転信号FRMとして出力されることに
なる。

このような極性反転信号FRMは、CPU12から入力される
第１極性反転信号FRM1より高周波数である。したがっ
て、第７図の液晶表示装置11の表示例に示されるよう
に、Ｙ方向に比較的多い点灯領域が設定されたセグメン
ト電極上に従来例で説明したような誤表示62が生じる事
態が防がれる。

一方、液晶表示装置11の表示領域59内で、比較的点灯
箇所が少ないセグメント電極に関しては、FRMレジスタ6
4の最上位ビットを「０」に設定し、CPU12からの第１極
性反転信号FRM1を用いる。これにより第４図示の信号発
生回路63から第１極性反転信号FRM1を出力するようにで
きる。これにより、たとえばデータ処理装置２の低消費
電力化を図ることができる。

発明の効果 以上のように本発明に従えば、列方向駆動手段では、
入力される第１極性反転信号より周波数が高い第２極性
反転信号を信号発生手段から発生し、信号選択手段で前
記第１極性反転信号と第２極性反転信号とのいずれか一
方とを選択する。したがって本発明では、列方向電極上
に表示箇所が多い場合、第２極性反転信号を選択する。
これにより前記表示箇所が比較的多い列方向電極上の非
表示領域で不所望な表示が実現される事態を防止するこ
とができ、表示品質を格段に向上できる。また第１およ
び第２極性反転信号は、いずれか一方が選択されるの
で、列方向電極上に比較的表示箇所が少ない場合では、
第１極性反転信号を用いて低消費電力化を図ることがで
きる。特に本発明によれば、制御手段は、列方向に点灯
しているアドレスの数が予め定める値よりも少ないとき
および多いときに対応して第１または第２極性反転信号
を選択して導出すべき選択信号を発生して信号選択手段
に与え、しかも第２極性反転信号の周波数は、列方向電
極上の非表示領域での誤表示が実現されない周波数とな
るように周期決定信号を信号発生手段に与えるようにし
たので、表示内容に応じて第２極性反転信号の周期を適
切に定めることができ、誤表示を確実に防止することが
でき、また誤表示が生じるおそれがない列方向に点灯し
ているアドレスの数が予め定める値よりも少ないときに
は、第１極性反転信号を用いることによって、上述のよ
うに低消費電力化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に従うコモン駆動回路１のブ
ロック図、第２図はデータ処理装置２のブロック図、第
３図はデータ処理装置２の平面図、第４図は本発明の一
実施例の信号発生回路63のブロック図、第５図は信号発
生回路63の回路例を示すブロック図、第６図は本実施例
の動作を説明するタイムチャート、第７図は本実施例お
よび従来例の作用を説明する図、第８図は従来例のタイ
ムチャートである。 １……コモン駆動回路、２……データ処理装置、11……
液晶表示装置、17……セグメント駆動回路、63……信号
発生回路、64……FRMレジスタ、65……信号選択回路、6
6……FRMデータ記憶部、67……カウント回路、68……比
較回路、69……バイナリカウンタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一対の透明基板上に複数の行方向電極と列
   方向電極とが形成されて表示を行う表示手段に接続さ
   れ、列方向電極を行方向に沿って走査すると共に表示信
   号を出力する行方向駆動手段と、 表示手段と行方向駆動手段とに接続され、表示手段の行
   方向電極を列方向に沿って走査すると共に、行方向駆動
   手段に表示信号と列方向電極の走査信号とを出力する列
   方向駆動手段と、 列方向駆動手段に接続され、表示信号と、走査信号と、
   表示手段に印加される表示信号の極性を周期的に切換え
   て交流化駆動するための第１極性反転信号とを出力する
   制御手段とを含み、 列方向駆動手段は、 複数の並列ビットから成る周期決定信号に応答し、第１
   極性反転信号より周波数が高く、かつその周波数は、周
   期決定信号によって変化され、表示信号の極性を周期的
   に切換えて交流化駆動するための第２極性反転信号を発
   生する信号発生手段と、 選択指令信号に応答し、第１極性反転信号と第２極性反
   転信号とのいずれか一方を選択して交流化駆動する信号
   選択手段とを備え、 制御手段はさらに、 列方向に点灯しているアドレスの数が予め定める値より
   も少ないとき、第１極性反転信号を選択して導出すべき
   選択信号を信号選択手段に与え、 列方向に点灯しているアドレスの数が前記予め定める値
   よりも多いとき、第２極性反転信号を選択して導出すべ
   き選択信号を信号選択手段に与え、かつ列方向電極上の
   非表示領域での誤表示が実現されない周波数を表す周期
   決定信号を信号発生手段に与えることを特徴とする表示
   制御回路。