JP2673805B2 - 強誘電性液晶電気光学装置 - Google Patents
強誘電性液晶電気光学装置Info
- Publication number
- JP2673805B2 JP2673805B2 JP62024965A JP2496587A JP2673805B2 JP 2673805 B2 JP2673805 B2 JP 2673805B2 JP 62024965 A JP62024965 A JP 62024965A JP 2496587 A JP2496587 A JP 2496587A JP 2673805 B2 JP2673805 B2 JP 2673805B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- optical device
- ferroelectric liquid
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は強誘電性液晶の電気光学変換装置に関する。
〔発明の概要〕
本発明は強誘電性液晶のマトリクス電極配置型の電気
光学装置において交流バイアス平均化法を用いて線順次
に双安定を書き込んだ後に，交流化信号の周波数を論理
回路制御により，さらに高い周波数に切り換えることに
より，メモリ表示を持った電気光学変換装置を極めてコ
ンパクトな駆動回路で実現できた。 〔従来の技術〕 従来から強誘電性液晶（例えばカイラルスメクチック
Ｃ液晶以下3mC＊という）の双安定配向を利用したメモ
リ性の液晶電気光学装置においてSmC＊薄膜を挟持する
一対の電極を同電位に保持することによりメモリ状態を
維持する駆動方式は知られていた。例えば特開昭61−18
931号公報に開示されている。 第２図に従来のメモリ性液晶電気光学装置のパネル
（以下液晶パネルという）構造を示す。1,1は対向配置
された一対の基板である。２は基板1,1間に挟持されたS
mC＊薄膜である。3,3は基板１とSmC＊薄膜２の界面に存
在する一軸性及びランダム性の水平配向膜であり液晶分
子の双安定状態を実現する。 液晶分子の長軸（以下分子軸という）は基板に対して
水平に配向しかつ層をなす。これを上部から観察する
と，液晶分子は２つのドメインに分かれる。第１のドメ
インでは分子軸は層の法線４に対して＋θ傾いている。
これが第１の安定状態５である。液晶分子の自発分極７
は上を向いている。第２のドメインでは分子軸は層の法
線４に対して−θ傾いている。これが第２の安定状態６
である。自発分極７は下を向いている。自発分極７の方
向が互いに逆であることを利用して正負直流パルスによ
り双安定状態のいずれか一方を選択するのである。8,8
は偏光軸を直交させて対向配置された一対の偏光板であ
って複屈折により，第１の安定状態と第２の安定状態を
光学的に識別するものである。例えば第１の安定状態を
光通過状態（以下白という）に，又第２の安定状態を光
遮断状態（以下黒という）に変換する。９および10はSm
C＊薄膜２に駆動電圧を印加するためのマトリクス電極
で，第３図に示すように９は走査電極,10は信号電極で
ある。 第４図は交流バイアス平均化法を用いた線順次駆動に
おいて１つのマトリクス画素（以下ドットという）に印
加される駆動波形を示す。第１フレームにおいてコモン
の選択機関中閾値以上の波高値を有する正負（信号電極
９基準）のパルスが連続して加えられる。正パルスP1に
より液晶分子は第２の安定状態に整列し続く負パルスP2
でスイッチングし第１の安定状態に整列する。この状態
が非選択期間中持続する。コモンの非選択期間中加わる
パルスの波高値は閾値以下だからである。 よって第１フレームでは第１の安定状態の白が書き込
まれる。続いて第２フレームではパルスの極性が逆であ
るから黒が書き込まれるはずであるが，パルスのP3,P4
の波高値がやはり閾値以下なのでこのパルスによっては
書き込まれない。 したがって第２フレームを終了した時点でこのドット
には白が書き込まれている。 一方，黒を書き込みたいドットには，第１フレームの
コモン選択期間にP4,P3の順で閾値以下のパルスを印加
し，第２フレームのコモン選択期間にP2,P1の順でパル
スを印加する。このようにすれば第２フレームの終了時
にドットは黒に書き込まれている。 その後，両電極は同電位に保たれ，書き込まれた状態
が保存される。この同電位を出力するには複雑な論理回
路を必要とするため，実用的ではない。 〔問題点を解決するための手段〕 本発明は前述したマトリクス電極を同電位に制御する
方法よりもっと簡便な回路構成で実現できる方法を提供
することを目的とする。 すなわち,SmC＊液晶の双安定状態を利用して白及び黒
を線順次に書き込んで行くマトリクス型液晶電気光学装
置において、双安定状態の書き込みを従来の交流バイア
ス平均化法を用いて行った後に，書き込みに用いた交流
化信号の周波数をより高いものへ論理回路制御により切
換えることによりメモリ表示を実現した。 〔実施例〕 以下図面に基づいて具体的な駆動回路を詳細に説明す
る。 第５図は,5分の１バイアス平均化法を用いて第４図の
駆動波形を作り出すためのマトリクス電極に印加される
波形である。φｘは選択信号電極波形で前半V5,後半VDD
が印加される。φｘは非選択信号電極波形で前半V2,後
半V3が印加される。φｙは選択走査電極に印加される波
形で前半VDD後半V5が印加される。φｙは非選択走査電
極に印加される波形で前半V4が，後半V1が印加される。
以上の電圧がコモン及びセグメント駆動回路から出力さ
れるが，これは各駆動回路のDF,FLM,CL1,CL1,DATA信号
入力に適当な信号を印加することによって行われる。各
入力信号によるセグメントの出力真理値表及びコモンの
出力真理値表は以下に示すとおりである。 ここでDATAは駆動回路に入力されるビデオ信号でＨは
セグメント選択を,Lはセグメント非選択を示す。FLMは
駆動回路に入力される走査信号でＨはコモン選択を,Lは
コモン非選択を示す。DFは駆動回路に入力される交流化
信号であってＨは印加電圧波形基本単位の前半を,Lは同
じく後半を示す。例えばセグメント出力真理値表におい
て,DATAがＨのときすなわち選択セグメントには前半V5
が後半VDDが印加される。これは第５図のφｘである。 第１図に本発明の回路図を示す。交流化信号DF1,DF2
及びOPEN信号以外は，従来の駆動回路と同じである。DF
1とDF2はゲート群11を介してOPEN信号によって択一的に
選択され，コモン12及びセグメント13のドライバICに入
力される。各ドライバICの出力はLCパネル14に入力され
る。第６図にDF1,DF2及びOPEN信号のタイミングチャー
トを示す。DF2信号は,DF1信号より周波数が高い。OPEN
信号がLOWの時は各ドライバICにDF1信号が入力され,LC
パネルに白又は黒が書き込まれる。書き込まれた直後に
OPEN信号がHIGHになり，各ドライバICにDF2信号が入力
される。DF2信号が入力された時のドットに印加される
駆動波形を第７図に示す。第４図に比較して周波数が高
くなっているこの周波数では液晶の自発分極は反応でき
ないため，反転現象は起こらず，書き込まれた状態を保
持する。逆にDF2信号としては，自発分極で反応できな
い周波数，すなわち最大応答周波数より高い周波数に設
定される。 〔発明の効果〕 本発明によれば,SmC＊のマトリクス型電気光学装置に
おいて，交流バイアス平均化法を用いて，線順次に双安
定状態を書きこんだ後，論理回路制御により，書き込み
時での交流書信号の周波数より高い周波数の交流化信号
に切り換える回路構成としたので，極めてコンパクトな
駆動回路を得ることができた。
光学装置において交流バイアス平均化法を用いて線順次
に双安定を書き込んだ後に，交流化信号の周波数を論理
回路制御により，さらに高い周波数に切り換えることに
より，メモリ表示を持った電気光学変換装置を極めてコ
ンパクトな駆動回路で実現できた。 〔従来の技術〕 従来から強誘電性液晶（例えばカイラルスメクチック
Ｃ液晶以下3mC＊という）の双安定配向を利用したメモ
リ性の液晶電気光学装置においてSmC＊薄膜を挟持する
一対の電極を同電位に保持することによりメモリ状態を
維持する駆動方式は知られていた。例えば特開昭61−18
931号公報に開示されている。 第２図に従来のメモリ性液晶電気光学装置のパネル
（以下液晶パネルという）構造を示す。1,1は対向配置
された一対の基板である。２は基板1,1間に挟持されたS
mC＊薄膜である。3,3は基板１とSmC＊薄膜２の界面に存
在する一軸性及びランダム性の水平配向膜であり液晶分
子の双安定状態を実現する。 液晶分子の長軸（以下分子軸という）は基板に対して
水平に配向しかつ層をなす。これを上部から観察する
と，液晶分子は２つのドメインに分かれる。第１のドメ
インでは分子軸は層の法線４に対して＋θ傾いている。
これが第１の安定状態５である。液晶分子の自発分極７
は上を向いている。第２のドメインでは分子軸は層の法
線４に対して−θ傾いている。これが第２の安定状態６
である。自発分極７は下を向いている。自発分極７の方
向が互いに逆であることを利用して正負直流パルスによ
り双安定状態のいずれか一方を選択するのである。8,8
は偏光軸を直交させて対向配置された一対の偏光板であ
って複屈折により，第１の安定状態と第２の安定状態を
光学的に識別するものである。例えば第１の安定状態を
光通過状態（以下白という）に，又第２の安定状態を光
遮断状態（以下黒という）に変換する。９および10はSm
C＊薄膜２に駆動電圧を印加するためのマトリクス電極
で，第３図に示すように９は走査電極,10は信号電極で
ある。 第４図は交流バイアス平均化法を用いた線順次駆動に
おいて１つのマトリクス画素（以下ドットという）に印
加される駆動波形を示す。第１フレームにおいてコモン
の選択機関中閾値以上の波高値を有する正負（信号電極
９基準）のパルスが連続して加えられる。正パルスP1に
より液晶分子は第２の安定状態に整列し続く負パルスP2
でスイッチングし第１の安定状態に整列する。この状態
が非選択期間中持続する。コモンの非選択期間中加わる
パルスの波高値は閾値以下だからである。 よって第１フレームでは第１の安定状態の白が書き込
まれる。続いて第２フレームではパルスの極性が逆であ
るから黒が書き込まれるはずであるが，パルスのP3,P4
の波高値がやはり閾値以下なのでこのパルスによっては
書き込まれない。 したがって第２フレームを終了した時点でこのドット
には白が書き込まれている。 一方，黒を書き込みたいドットには，第１フレームの
コモン選択期間にP4,P3の順で閾値以下のパルスを印加
し，第２フレームのコモン選択期間にP2,P1の順でパル
スを印加する。このようにすれば第２フレームの終了時
にドットは黒に書き込まれている。 その後，両電極は同電位に保たれ，書き込まれた状態
が保存される。この同電位を出力するには複雑な論理回
路を必要とするため，実用的ではない。 〔問題点を解決するための手段〕 本発明は前述したマトリクス電極を同電位に制御する
方法よりもっと簡便な回路構成で実現できる方法を提供
することを目的とする。 すなわち,SmC＊液晶の双安定状態を利用して白及び黒
を線順次に書き込んで行くマトリクス型液晶電気光学装
置において、双安定状態の書き込みを従来の交流バイア
ス平均化法を用いて行った後に，書き込みに用いた交流
化信号の周波数をより高いものへ論理回路制御により切
換えることによりメモリ表示を実現した。 〔実施例〕 以下図面に基づいて具体的な駆動回路を詳細に説明す
る。 第５図は,5分の１バイアス平均化法を用いて第４図の
駆動波形を作り出すためのマトリクス電極に印加される
波形である。φｘは選択信号電極波形で前半V5,後半VDD
が印加される。φｘは非選択信号電極波形で前半V2,後
半V3が印加される。φｙは選択走査電極に印加される波
形で前半VDD後半V5が印加される。φｙは非選択走査電
極に印加される波形で前半V4が，後半V1が印加される。
以上の電圧がコモン及びセグメント駆動回路から出力さ
れるが，これは各駆動回路のDF,FLM,CL1,CL1,DATA信号
入力に適当な信号を印加することによって行われる。各
入力信号によるセグメントの出力真理値表及びコモンの
出力真理値表は以下に示すとおりである。 ここでDATAは駆動回路に入力されるビデオ信号でＨは
セグメント選択を,Lはセグメント非選択を示す。FLMは
駆動回路に入力される走査信号でＨはコモン選択を,Lは
コモン非選択を示す。DFは駆動回路に入力される交流化
信号であってＨは印加電圧波形基本単位の前半を,Lは同
じく後半を示す。例えばセグメント出力真理値表におい
て,DATAがＨのときすなわち選択セグメントには前半V5
が後半VDDが印加される。これは第５図のφｘである。 第１図に本発明の回路図を示す。交流化信号DF1,DF2
及びOPEN信号以外は，従来の駆動回路と同じである。DF
1とDF2はゲート群11を介してOPEN信号によって択一的に
選択され，コモン12及びセグメント13のドライバICに入
力される。各ドライバICの出力はLCパネル14に入力され
る。第６図にDF1,DF2及びOPEN信号のタイミングチャー
トを示す。DF2信号は,DF1信号より周波数が高い。OPEN
信号がLOWの時は各ドライバICにDF1信号が入力され,LC
パネルに白又は黒が書き込まれる。書き込まれた直後に
OPEN信号がHIGHになり，各ドライバICにDF2信号が入力
される。DF2信号が入力された時のドットに印加される
駆動波形を第７図に示す。第４図に比較して周波数が高
くなっているこの周波数では液晶の自発分極は反応でき
ないため，反転現象は起こらず，書き込まれた状態を保
持する。逆にDF2信号としては，自発分極で反応できな
い周波数，すなわち最大応答周波数より高い周波数に設
定される。 〔発明の効果〕 本発明によれば,SmC＊のマトリクス型電気光学装置に
おいて，交流バイアス平均化法を用いて，線順次に双安
定状態を書きこんだ後，論理回路制御により，書き込み
時での交流書信号の周波数より高い周波数の交流化信号
に切り換える回路構成としたので，極めてコンパクトな
駆動回路を得ることができた。
【図面の簡単な説明】
第１図は本発明のメモリ表示を行うための駆動回路図。
第２図は従来の液晶パネルの斜視図。第３図は従来の液
晶パネルの電極配置図。第４図は従来の駆動波形図。第
５図は走査電極及び信号電極に印加する波形図。第６図
は第１図に示す駆動回路のタイミングチャート。第７図
は第１図に示す駆動回路によりドットに印加される波形
図である。 11……ゲート群 12……コモンドライバ 13……セグメントドライバ 14……LCパネル
第２図は従来の液晶パネルの斜視図。第３図は従来の液
晶パネルの電極配置図。第４図は従来の駆動波形図。第
５図は走査電極及び信号電極に印加する波形図。第６図
は第１図に示す駆動回路のタイミングチャート。第７図
は第１図に示す駆動回路によりドットに印加される波形
図である。 11……ゲート群 12……コモンドライバ 13……セグメントドライバ 14……LCパネル
Claims (1)
- (57)【特許請求の範囲】 １．強誘電性液晶薄膜と、該薄膜に接し液晶分子の双安
定整列を実現する配向膜と、双安定整列状態を光学的明
暗に変換する部材と、双安定整列状態を切り換えるため
の電圧を該薄膜に印加するマトリクス配置された電極よ
りなる液晶パネルと、交流バイアス平均化法により双安
定整列状態を線順次に書き込む駆動回路よりなる強誘電
性液晶電気光学装置において、該双安定整列状態を書き
込んだ時の、交流化信号周波数よりも高い周波数の交流
化信号に切り換えるゲート群よりなる論理回路を含み、
双安定整列状態を線順次に書き込む駆動波形を高周波化
して印加し、書き込まれた表示状態を保持することを特
徴とする強誘電性液晶電気光学装置。 ２．前記高い周波数の交流化信号の周波数は該薄膜が自
発分極により応答する最大周波数よりも高いことを特徴
とする特許請求の範囲第１項記載の強誘電性液晶電気光
学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024965A JP2673805B2 (ja) | 1987-02-05 | 1987-02-05 | 強誘電性液晶電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024965A JP2673805B2 (ja) | 1987-02-05 | 1987-02-05 | 強誘電性液晶電気光学装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63192022A JPS63192022A (ja) | 1988-08-09 |
| JP2673805B2 true JP2673805B2 (ja) | 1997-11-05 |
Family
ID=12152685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024965A Expired - Fee Related JP2673805B2 (ja) | 1987-02-05 | 1987-02-05 | 強誘電性液晶電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673805B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534344B2 (ja) * | 1989-03-10 | 1996-09-11 | 出光興産株式会社 | 強誘電性液晶パネルの駆動方法 |
| JP2708945B2 (ja) * | 1990-08-10 | 1998-02-04 | シャープ株式会社 | 表示制御回路 |
| US5610627A (en) * | 1990-08-10 | 1997-03-11 | Sharp Kabushiki Kaisha | Clocking method and apparatus for display device with calculation operation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299820A (ja) * | 1986-06-19 | 1987-12-26 | Asahi Glass Co Ltd | 液晶電気光学素子の駆動法 |
-
1987
- 1987-02-05 JP JP62024965A patent/JP2673805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63192022A (ja) | 1988-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915104B2 (ja) | 液晶素子および液晶駆動方法 | |
| JP2849740B2 (ja) | 強誘電性液晶電気光学装置 | |
| JP2673805B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPH0535848B2 (ja) | ||
| JP3171713B2 (ja) | 反強誘電性液晶ディスプレイ | |
| JPH04249290A (ja) | 液晶電気光学素子の駆動方法 | |
| JP2519420B2 (ja) | 強誘電性液晶電気光学装置 | |
| JP2807714B2 (ja) | メモリ性液晶電気光学装置 | |
| JPH0473846B2 (ja) | ||
| JP2593657B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPS62134691A (ja) | 液晶装置 | |
| JP2628157B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPH0833535B2 (ja) | 強誘電性液晶電気光学装置 | |
| JP2628156B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPH0448366B2 (ja) | ||
| JPS62278539A (ja) | 強誘電性液晶電気光学装置 | |
| JP2849741B2 (ja) | 強誘電性電気光学素子 | |
| JP2626973B2 (ja) | 強誘電性液晶電気光学装置 | |
| JPS62235930A (ja) | 強誘電性液晶素子の駆動法 | |
| JPH11231286A (ja) | 反強誘電性液晶表示素子の駆動方法 | |
| JP3557488B2 (ja) | 液晶表示素子の駆動方法 | |
| JPH05341729A (ja) | アクティブマトリクス型薄膜トランジスタ液晶パネルの駆動方法 | |
| JPS62254127A (ja) | 強誘電性液晶電気光学装置 | |
| JPS62218945A (ja) | 強誘電性液晶電気光学装置 | |
| JPH0545621A (ja) | 強誘電性液晶パネルの駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |