JPH1055157A - ディスプレイ・データの水平スクロール方式 - Google Patents
ディスプレイ・データの水平スクロール方式Info
- Publication number
- JPH1055157A JPH1055157A JP9148560A JP14856097A JPH1055157A JP H1055157 A JPH1055157 A JP H1055157A JP 9148560 A JP9148560 A JP 9148560A JP 14856097 A JP14856097 A JP 14856097A JP H1055157 A JPH1055157 A JP H1055157A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- data
- horizontal
- bit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
- G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 マイクロコントローラ２０がＲＡＭ２６全体
を書き換える必要なしに、ＬＣＤパネル２７上でメッセ
ージの水平スクロールを可能にするため、水平スクロー
ル・コントローラ２４およびレジスタ２８が設けられ、
水平シフト値（ＨＳＶ）よりも小さいクロック・サイク
ル数で、ＨＳＶだけデータをシフトさせること。 【解決手段】 これは、ＨＳＶからカウントダウンする
ため、水平スクロール・コントローラ２４にＭＳＢカウ
ンタ３５およびＬＳＢカウンタ３６を設ける。ＭＳＢカ
ウンタ３５は、カウントダウン中に、シフト・バイ８信
号を水平スクロール・シフト・レジスタ２８に与える、
ＬＳＢカウンタ３６は、カウントダウン中に、シフト・
バイ１信号を水平スクロール・シフト・レジスタ２８に
与える。そのためシフト・レジスタ２８内のデータを８
のブロック単位または１のブロック単位でシフトでき、
所要クロック・サイクルを低減できる。
を書き換える必要なしに、ＬＣＤパネル２７上でメッセ
ージの水平スクロールを可能にするため、水平スクロー
ル・コントローラ２４およびレジスタ２８が設けられ、
水平シフト値（ＨＳＶ）よりも小さいクロック・サイク
ル数で、ＨＳＶだけデータをシフトさせること。 【解決手段】 これは、ＨＳＶからカウントダウンする
ため、水平スクロール・コントローラ２４にＭＳＢカウ
ンタ３５およびＬＳＢカウンタ３６を設ける。ＭＳＢカ
ウンタ３５は、カウントダウン中に、シフト・バイ８信
号を水平スクロール・シフト・レジスタ２８に与える、
ＬＳＢカウンタ３６は、カウントダウン中に、シフト・
バイ１信号を水平スクロール・シフト・レジスタ２８に
与える。そのためシフト・レジスタ２８内のデータを８
のブロック単位または１のブロック単位でシフトでき、
所要クロック・サイクルを低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ（Ｌ
ＣＤ）用のディスプレイ・データの水平スクロール方式
に関し、さらに詳しくは、例えば中国語文字などの図形
文字をＬＣＤ上で水平スクロールする方式に関するが、
それに限定されない。
ＣＤ）用のディスプレイ・データの水平スクロール方式
に関し、さらに詳しくは、例えば中国語文字などの図形
文字をＬＣＤ上で水平スクロールする方式に関するが、
それに限定されない。
【０００２】
【従来の技術】現在、中国語文字ページャなどの多くの
ページャは、ユーザがメッセージ読み出しボタンを押す
毎に、新たなメッセージをページ単位で表示する。新規
メッセージまたは新規情報を出力するため、ディスプレ
イ内容を水平にスクロールすることはよりユーザ・フレ
ンドリであり、望ましい。しかし、このようなスクロー
ルは、ＬＣＤドライバではなくマイクロコントローラ・
ユニット（ＭＣＵ）によって一般に制御される。このタ
スクのためにＭＣＵを利用することは、ディスプレイを
１カラム(column)だけスクロールする場合でも、ランダ
ム・アクセス・メモリ（ＲＡＭ）全体をＬＣＤドライバ
内で書き直す必要がある。ＲＡＭは、ＬＣＤ上のどのピ
クセルがブランク（白）であり、どのピクセルが非ブラ
ンク（黒）であるかを表すビットマップ・データを格納
する。これは、特にＲＡＭの（またＬＣＤの）カラム数
が多い場合、ＲＡＭ全体を書き直すために多くのデータ
・ライト・サイクルを一般に要するので、ＭＣＵの負担
は特に大きくなることを意味する。
ページャは、ユーザがメッセージ読み出しボタンを押す
毎に、新たなメッセージをページ単位で表示する。新規
メッセージまたは新規情報を出力するため、ディスプレ
イ内容を水平にスクロールすることはよりユーザ・フレ
ンドリであり、望ましい。しかし、このようなスクロー
ルは、ＬＣＤドライバではなくマイクロコントローラ・
ユニット（ＭＣＵ）によって一般に制御される。このタ
スクのためにＭＣＵを利用することは、ディスプレイを
１カラム(column)だけスクロールする場合でも、ランダ
ム・アクセス・メモリ（ＲＡＭ）全体をＬＣＤドライバ
内で書き直す必要がある。ＲＡＭは、ＬＣＤ上のどのピ
クセルがブランク（白）であり、どのピクセルが非ブラ
ンク（黒）であるかを表すビットマップ・データを格納
する。これは、特にＲＡＭの（またＬＣＤの）カラム数
が多い場合、ＲＡＭ全体を書き直すために多くのデータ
・ライト・サイクルを一般に要するので、ＭＣＵの負担
は特に大きくなることを意味する。
【０００３】ＭＣＵの負担を軽減するため、ＭＣＵによ
って与えられる値に応じて（すなわち、０〜Ｎ−１の間
の値のような水平スクロール値であって、ＮはＬＣＤの
カラム数）、表示中にディスプレイ内容を水平スクロー
ルするように、水平スクロール機能をＬＣＤドライバに
組み込むことができる。これにより、ＭＣＵはスクロー
ル中にスタンドバイ・モード（一般に、消費電力が少な
い）になることができる。
って与えられる値に応じて（すなわち、０〜Ｎ−１の間
の値のような水平スクロール値であって、ＮはＬＣＤの
カラム数）、表示中にディスプレイ内容を水平スクロー
ルするように、水平スクロール機能をＬＣＤドライバに
組み込むことができる。これにより、ＭＣＵはスクロー
ル中にスタンドバイ・モード（一般に、消費電力が少な
い）になることができる。
【０００４】
【発明が解決しようとする課題】水平スクロール機能を
ＬＣＤドライバに組み込むためには、以下の２つの従来
の方法のうち一方を利用できる： １）純粋な組み合わせ論理ゲートを利用して、水平スク
ロールを実現する方法。ただし、この構成では、入力ピ
ンの数を、ディスプレイのカラム数（Ｎ）と２を底とす
るカラム数の対数（すなわち、ｌｏｇ２（Ｎ））との和
に等しくする必要があり、しかも論理ブロックの出力ピ
ンの数はディスプレイのカラム数（Ｎ）に等しいため、
論理ブロックのサイズにより問題が生じる。例えば、Ｌ
ＣＤが１２８個のカラムを有する場合、純粋な組み合わ
せ論理ブロックは１２８＋ｌｏｇ２（１２８）＝１３５
個の入力ピンと、１２８個の出力ピンとを有する。この
ような論理ブロックはＬＣＤドライバにおいて大量のシ
リコン面積を占め、そのため実用性がない。
ＬＣＤドライバに組み込むためには、以下の２つの従来
の方法のうち一方を利用できる： １）純粋な組み合わせ論理ゲートを利用して、水平スク
ロールを実現する方法。ただし、この構成では、入力ピ
ンの数を、ディスプレイのカラム数（Ｎ）と２を底とす
るカラム数の対数（すなわち、ｌｏｇ２（Ｎ））との和
に等しくする必要があり、しかも論理ブロックの出力ピ
ンの数はディスプレイのカラム数（Ｎ）に等しいため、
論理ブロックのサイズにより問題が生じる。例えば、Ｌ
ＣＤが１２８個のカラムを有する場合、純粋な組み合わ
せ論理ブロックは１２８＋ｌｏｇ２（１２８）＝１３５
個の入力ピンと、１２８個の出力ピンとを有する。この
ような論理ブロックはＬＣＤドライバにおいて大量のシ
リコン面積を占め、そのため実用性がない。
【０００５】２）ＬＣＤディスプレイに表示する前に、
ディスプレイ内容の１ロウ(row) をシフトするためにＮ
個のクロック・サイクルを必要とするように、純粋なシ
フト・レジスタを利用する方法。この方法は、最小限の
回路しか必要としない。しかし、各カラム・スクロール
のためにＲＡＭに格納されたディスプレイの全ビットマ
ップ・データを書き直すためには、多数のクロック・パ
ルスを必要とする。残念ながら、無線周波数干渉問題の
ため、ページャなどの通信装置のＬＣＤできわめて高い
周波数クロック信号は許されない。そのため、この方法
も実施するのは非実用的である。
ディスプレイ内容の１ロウ(row) をシフトするためにＮ
個のクロック・サイクルを必要とするように、純粋なシ
フト・レジスタを利用する方法。この方法は、最小限の
回路しか必要としない。しかし、各カラム・スクロール
のためにＲＡＭに格納されたディスプレイの全ビットマ
ップ・データを書き直すためには、多数のクロック・パ
ルスを必要とする。残念ながら、無線周波数干渉問題の
ため、ページャなどの通信装置のＬＣＤできわめて高い
周波数クロック信号は許されない。そのため、この方法
も実施するのは非実用的である。
【０００６】従って、本発明は、従来技術の上記の問題
点を克服する、あるいは少なくとも軽減するディスプレ
イ・データの水平スクロール方式を提供することを目的
とする。
点を克服する、あるいは少なくとも軽減するディスプレ
イ・データの水平スクロール方式を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、液晶ディスプ
レイ（ＬＣＤ）用のディスプレイ・データの水平スクロ
ール方式を提供し、この方式はディスプレイ・コントロ
ーラ，前記ディスプレイ・コントローラに結合され、か
つＬＣＤ上に表示される情報を表すデータを格納する複
数のメモリ・ロウを有するメモリ，前記メモリに結合さ
れ、前記メモリからデータを受け取り、かつより高いま
たはより低い値のうちの一方により選択的にデータを水
平にシフトして、水平シフト・データを与える水平スク
ロール・シフト・レジスタ，前記ディスプレイ・コント
ローラと前記水平スクロール・シフト・レジスタとに結
合され、前記水平シフト・データを受け取り、かつ前記
水平シフト・データをカラム・ドライバに転送して、Ｌ
ＣＤのカラムを駆動して情報を表示させるデータ・バッ
ファ，ＬＣＤ上に表示される情報を水平スクロールする
量を表すスクロール値を受ける水平スクロール・コント
ローラであって、前記水平スクロール・コントローラ
は、スクロール値の最上位ビット（ＭＳＢ）を受ける第
１カウンタと、スクロール値の最下位ビット（ＬＳＢ）
を受ける第２カウンタとによって構成され、前記第１カ
ウンタは、ゼロに達するまでカウントダウンし、かつカ
ウントダウン中に、第１出力信号を前記水平スクロール
・シフト・レジスタに与え、前記より高い値によるデー
タの水平スクロールを表し、前記第２カウンタは、前記
第１カウンタがゼロに達してからゼロに達するまでカウ
ントダウンし、かつカウントダウン中に、第２出力信号
を前記水平スクロール・シフト・レジスタに与え、前記
より低い値によるデータの水平シフトを表す、水平スク
ロール・コントローラによって構成される。
レイ（ＬＣＤ）用のディスプレイ・データの水平スクロ
ール方式を提供し、この方式はディスプレイ・コントロ
ーラ，前記ディスプレイ・コントローラに結合され、か
つＬＣＤ上に表示される情報を表すデータを格納する複
数のメモリ・ロウを有するメモリ，前記メモリに結合さ
れ、前記メモリからデータを受け取り、かつより高いま
たはより低い値のうちの一方により選択的にデータを水
平にシフトして、水平シフト・データを与える水平スク
ロール・シフト・レジスタ，前記ディスプレイ・コント
ローラと前記水平スクロール・シフト・レジスタとに結
合され、前記水平シフト・データを受け取り、かつ前記
水平シフト・データをカラム・ドライバに転送して、Ｌ
ＣＤのカラムを駆動して情報を表示させるデータ・バッ
ファ，ＬＣＤ上に表示される情報を水平スクロールする
量を表すスクロール値を受ける水平スクロール・コント
ローラであって、前記水平スクロール・コントローラ
は、スクロール値の最上位ビット（ＭＳＢ）を受ける第
１カウンタと、スクロール値の最下位ビット（ＬＳＢ）
を受ける第２カウンタとによって構成され、前記第１カ
ウンタは、ゼロに達するまでカウントダウンし、かつカ
ウントダウン中に、第１出力信号を前記水平スクロール
・シフト・レジスタに与え、前記より高い値によるデー
タの水平スクロールを表し、前記第２カウンタは、前記
第１カウンタがゼロに達してからゼロに達するまでカウ
ントダウンし、かつカウントダウン中に、第２出力信号
を前記水平スクロール・シフト・レジスタに与え、前記
より低い値によるデータの水平シフトを表す、水平スク
ロール・コントローラによって構成される。
【０００８】好適な実施例では、水平スクロール・シフ
ト・レジスタは、シフト・ビットのロウからなり、各シ
フト・ビットはセレクタおよびメモリ・デバイスからな
り、各特定のシフト・ビットは、メモリから第１データ
入力を受け取り、より低い値によりロウのうち特定のシ
フト・ビットの前のシフト・ビットの出力から第２デー
タ入力を受け取り、より高い値によりロウのうち特定の
シフト・ビットの前のシフト・ビットの出力から第３デ
ータ入力を受け取るべく結合され、各シフト・ビットの
セレクタは、ディスプレイ・コントローラから制御信号
を受け取り、かつ第１および第２カウンタから第１およ
び第２出力信号を受け取るべくそれぞれ結合された３つ
の制御入力を有し、メモリから、あるいはより低い値に
よりロウにおける特定のシフト・ビットの前のシフト・
ビットから、もしくはより高い値によりロウにおける特
定のシフト・ビットの前のシフト・ビットから、受信制
御信号と第１および第２出力信号とに応じて、データを
メモリ・デバイスにロードし、このデータを水平シフト
・データとして格納する。
ト・レジスタは、シフト・ビットのロウからなり、各シ
フト・ビットはセレクタおよびメモリ・デバイスからな
り、各特定のシフト・ビットは、メモリから第１データ
入力を受け取り、より低い値によりロウのうち特定のシ
フト・ビットの前のシフト・ビットの出力から第２デー
タ入力を受け取り、より高い値によりロウのうち特定の
シフト・ビットの前のシフト・ビットの出力から第３デ
ータ入力を受け取るべく結合され、各シフト・ビットの
セレクタは、ディスプレイ・コントローラから制御信号
を受け取り、かつ第１および第２カウンタから第１およ
び第２出力信号を受け取るべくそれぞれ結合された３つ
の制御入力を有し、メモリから、あるいはより低い値に
よりロウにおける特定のシフト・ビットの前のシフト・
ビットから、もしくはより高い値によりロウにおける特
定のシフト・ビットの前のシフト・ビットから、受信制
御信号と第１および第２出力信号とに応じて、データを
メモリ・デバイスにロードし、このデータを水平シフト
・データとして格納する。
【０００９】好ましくは、各セレクタは、第１，第２お
よび第３データ入力を受けて、３つの制御入力に応じて
これらの入力をメモリ・デバイスに選択的に転送するマ
ルチプレクサによって構成される。
よび第３データ入力を受けて、３つの制御入力に応じて
これらの入力をメモリ・デバイスに選択的に転送するマ
ルチプレクサによって構成される。
【００１０】各メモリ・デバイスは、好ましくはフリッ
プフロップによって構成される。一実施例では、各第１
および第２カウンタは、それぞれがカウンタの１ビット
に結合された複数の入力と、出力とを有するＯＲゲート
を含み、それぞれの出力は第１および第２カウンタの第
１および第２出力信号を与える。好ましくは、より低い
値は「１」であり、より高い値は「８」である。
プフロップによって構成される。一実施例では、各第１
および第２カウンタは、それぞれがカウンタの１ビット
に結合された複数の入力と、出力とを有するＯＲゲート
を含み、それぞれの出力は第１および第２カウンタの第
１および第２出力信号を与える。好ましくは、より低い
値は「１」であり、より高い値は「８」である。
【００１１】
【実施例】本発明によるＬＣＤドライバの水平スクロー
ル機構の本実施例は、シフト・レジスタ方法を利用し
て、水平スクロール機能を実現する。ただし、各クロッ
ク・サイクルについて、ビットはこの水平シフト・レジ
スタ内で選択可能な値だけシフトできる。この例では、
選択可能な値は、１だけシフトし、８だけシフトするよ
うに選ばれる。選択される特定のシフト値は、実際には
柔軟性が高く、以下でさらに説明する。これら２つの特
定のシフト値を選択することにより、Ｎビットを水平に
シフトする（ここでＮはＬＣＤのカラムの数であり、ま
たシフト・レジスタの長さ（ビット単位）でもある）た
めに必要なクロック・サイクル数は大幅に低減される。
ル機構の本実施例は、シフト・レジスタ方法を利用し
て、水平スクロール機能を実現する。ただし、各クロッ
ク・サイクルについて、ビットはこの水平シフト・レジ
スタ内で選択可能な値だけシフトできる。この例では、
選択可能な値は、１だけシフトし、８だけシフトするよ
うに選ばれる。選択される特定のシフト値は、実際には
柔軟性が高く、以下でさらに説明する。これら２つの特
定のシフト値を選択することにより、Ｎビットを水平に
シフトする（ここでＮはＬＣＤのカラムの数であり、ま
たシフト・レジスタの長さ（ビット単位）でもある）た
めに必要なクロック・サイクル数は大幅に低減される。
【００１２】一例では、Ｎが１２８であり、水平スクロ
ール値ＨＳＶが１２７（すなわち、ＬＣＤパネル上で表
示する前に、シフト・レジスタ内で１２８ビットを１２
７回シフトする必要がある）場合： ｉ）従来のシフト・レジスタでは、水平スクロールを完
了するためには１２７クロック・サイクルが必要であ
り、 ｉｉ）新規シフト・レジスタでは、まずディスプレイ内
容はシフト値８だけ１５回シフトされ、８ｘ１５＝１２
０カラムをスクロールし、次にシフト値１だけ７回シフ
トされ、１ｘ７＝７カラムをスクロールし、そのため１
２０＋７＝１２７スクロール値を与える。従って、必要
なクロック・サイクル総数は、１２７ではなく、わずか
１５＋７＝２２である。
ール値ＨＳＶが１２７（すなわち、ＬＣＤパネル上で表
示する前に、シフト・レジスタ内で１２８ビットを１２
７回シフトする必要がある）場合： ｉ）従来のシフト・レジスタでは、水平スクロールを完
了するためには１２７クロック・サイクルが必要であ
り、 ｉｉ）新規シフト・レジスタでは、まずディスプレイ内
容はシフト値８だけ１５回シフトされ、８ｘ１５＝１２
０カラムをスクロールし、次にシフト値１だけ７回シフ
トされ、１ｘ７＝７カラムをスクロールし、そのため１
２０＋７＝１２７スクロール値を与える。従って、必要
なクロック・サイクル総数は、１２７ではなく、わずか
１５＋７＝２２である。
【００１３】図１に示すようにこの機構を実施するため
には、外部ＭＣＵ２０は、必要な水平スクロール値ＨＳ
Ｖを表すコマンドを通信リンク２３を介して、ＬＣＤド
ライバ２１の一部をなすコマンド・デコーダ２２に送出
する。水平スクロール値ＨＳＶはコマンド・デコーダ２
２に格納され、ここで２進数に変換され、パラレル・ラ
イン７８上で水平スクロール・コントローラ２４に転送
される。
には、外部ＭＣＵ２０は、必要な水平スクロール値ＨＳ
Ｖを表すコマンドを通信リンク２３を介して、ＬＣＤド
ライバ２１の一部をなすコマンド・デコーダ２２に送出
する。水平スクロール値ＨＳＶはコマンド・デコーダ２
２に格納され、ここで２進数に変換され、パラレル・ラ
イン７８上で水平スクロール・コントローラ２４に転送
される。
【００１４】ディスプレイ・コントローラ２５は、ライ
ン２９を介してＲＡＭ２６にクロック信号ＲＡＭＣＬＫ
を与え、ＲＡＭ２６は、ＬＣＤパネル２７上で表示すべ
き情報を表すビットマップ・データを格納する。ＲＡＭ
２６からのビットマップ・データの完全なロウ（このロ
ウはＮビット長）は、パラレル・ライン７７上で水平ス
クロール・シフト・レジスタ２８のパラレル入力に与え
られる。同時に、ディスプレイ・コントローラ２５は、
ライン３０を介してイネーブル信号ＬＯＡＤＲＡＭを、
またライン３２を介してクロック信号ＳＣＬＫを水平ス
クロール・シフト・レジスタ２８に送出し、ＲＡＭロウ
・データのＮビットを水平スクロール・シフト・レジス
タ２８に書き込ませる。また、ディスプレイ・コントロ
ーラ２５は、ライン３３を介して送出されるイネーブル
信号ＬＯＡＤを水平スクロール・コントローラ２４に与
え、２進水平スクロール値ＨＳＶをコマンド・デコーダ
からロードさせる。
ン２９を介してＲＡＭ２６にクロック信号ＲＡＭＣＬＫ
を与え、ＲＡＭ２６は、ＬＣＤパネル２７上で表示すべ
き情報を表すビットマップ・データを格納する。ＲＡＭ
２６からのビットマップ・データの完全なロウ（このロ
ウはＮビット長）は、パラレル・ライン７７上で水平ス
クロール・シフト・レジスタ２８のパラレル入力に与え
られる。同時に、ディスプレイ・コントローラ２５は、
ライン３０を介してイネーブル信号ＬＯＡＤＲＡＭを、
またライン３２を介してクロック信号ＳＣＬＫを水平ス
クロール・シフト・レジスタ２８に送出し、ＲＡＭロウ
・データのＮビットを水平スクロール・シフト・レジス
タ２８に書き込ませる。また、ディスプレイ・コントロ
ーラ２５は、ライン３３を介して送出されるイネーブル
信号ＬＯＡＤを水平スクロール・コントローラ２４に与
え、２進水平スクロール値ＨＳＶをコマンド・デコーダ
からロードさせる。
【００１５】図２に示すように、水平スクロール・コン
トローラ２４は、２つに分離される７ビット・カウンタ
３４と、本実施例では４ビット長４６，４７，４８，４
９である最上位ビット（ＭＳＢ）カウンタ３５と、本実
施例では３ビット長５０，５１，５２である最下位ビッ
ト（ＬＳＢ）カウンタ３６とを含む。ＭＳＢカウンタ３
５およびＬＳＢカウンタ３６の両方はカウントダウン・
カウンタであり、受信したクロック信号パルスに応じて
カウントダウンする。ＭＳＢカウンタ３５は、ライン３
８上でＡＮＤゲート３９からクロック信号パルスＣＬＫ
Ｍを受け取り、ＬＳＢカウンタ３６は、ライン４０上で
ＡＮＤゲート４１からクロック信号パルスＣＬＫＬを受
け取る。ＡＮＤゲート３９は、ディスプレイ・コントロ
ーラ２５からライン３７上で水平スクロール・コントロ
ーラ２４によって受信されたクロック信号ＳＣＬＫを、
一方の入力においてライン４２を介して受け取り、他方
の入力は、以下でさらに詳しく説明するように、水平ス
クロール・コントローラ２４からシフト・バイ８(Shift
-By-8)信号ＳＨＢＹ８を受け取るべくライン４３を介し
て結合される。また、ＡＮＤゲート４１は、一方の入力
においてライン４４を介してクロック信号ＳＣＬＫを受
け取り、他方の入力は、以下でさらに詳しく説明するよ
うに、水平スクロール・コントローラ２４からシフト・
バイ１(Shift-by-1)信号ＳＨＢＹ１を受け取るべくライ
ン４５を介して結合される。
トローラ２４は、２つに分離される７ビット・カウンタ
３４と、本実施例では４ビット長４６，４７，４８，４
９である最上位ビット（ＭＳＢ）カウンタ３５と、本実
施例では３ビット長５０，５１，５２である最下位ビッ
ト（ＬＳＢ）カウンタ３６とを含む。ＭＳＢカウンタ３
５およびＬＳＢカウンタ３６の両方はカウントダウン・
カウンタであり、受信したクロック信号パルスに応じて
カウントダウンする。ＭＳＢカウンタ３５は、ライン３
８上でＡＮＤゲート３９からクロック信号パルスＣＬＫ
Ｍを受け取り、ＬＳＢカウンタ３６は、ライン４０上で
ＡＮＤゲート４１からクロック信号パルスＣＬＫＬを受
け取る。ＡＮＤゲート３９は、ディスプレイ・コントロ
ーラ２５からライン３７上で水平スクロール・コントロ
ーラ２４によって受信されたクロック信号ＳＣＬＫを、
一方の入力においてライン４２を介して受け取り、他方
の入力は、以下でさらに詳しく説明するように、水平ス
クロール・コントローラ２４からシフト・バイ８(Shift
-By-8)信号ＳＨＢＹ８を受け取るべくライン４３を介し
て結合される。また、ＡＮＤゲート４１は、一方の入力
においてライン４４を介してクロック信号ＳＣＬＫを受
け取り、他方の入力は、以下でさらに詳しく説明するよ
うに、水平スクロール・コントローラ２４からシフト・
バイ１(Shift-by-1)信号ＳＨＢＹ１を受け取るべくライ
ン４５を介して結合される。
【００１６】イネーブル信号ＬＯＡＤがライン３３上で
受信された後、２進水平スクロール値ＨＳＶがＭＳＢカ
ウンタおよびＬＳＢカウンタにロードされると、ＭＳＢ
カウンタ３５はまずライン３８上で受信したクロック・
パルスＣＬＫＭに応じてカウントダウンを開始する。以
下で説明するように、ＬＳＢカウンタ３６はクロック・
パルスＣＬＫＬを受信せず、従ってＭＳＢカウンタ３５
がカウントを終了するまでカウントしない。１０進数で
１２７、また２進数で１１１１１１１のノンゼロ水平ス
クロール値ＨＳＶの上記の例をとると、ＭＳＢカウンタ
３５の４ビット４６〜４９は１１１１からカウントダウ
ンする。各ビットは、ライン５３，５４，５５，５６を
介して４入力ＯＲゲート５７の入力にそれぞれ結合され
る。ＯＲゲート５７の出力はＡＮＤゲート５８の入力に
結合され、このＡＮＤゲート５８の他方の入力はインバ
ータ５９を介してイネーブル信号ＬＯＡＤを受け取るべ
く結合される。従って、カウンタ３４が新たなＨＳＶを
ロードしておらず、ＭＳＢカウンタ３５がノンゼロ・カ
ウント値を有している場合、ＡＮＤゲート５８の出力は
ハイになり、水平スクロール・コントローラ２４から出
力されるシフト・バイ８信号ＳＨＢＹ８をハイにさせ
る。このシフト・バイ８信号ＳＨＢＹ８は、ライン６０
を介して水平スクロール・シフト・レジスタ２８に送ら
れ、シフト・バイ８動作をイネーブルする。
受信された後、２進水平スクロール値ＨＳＶがＭＳＢカ
ウンタおよびＬＳＢカウンタにロードされると、ＭＳＢ
カウンタ３５はまずライン３８上で受信したクロック・
パルスＣＬＫＭに応じてカウントダウンを開始する。以
下で説明するように、ＬＳＢカウンタ３６はクロック・
パルスＣＬＫＬを受信せず、従ってＭＳＢカウンタ３５
がカウントを終了するまでカウントしない。１０進数で
１２７、また２進数で１１１１１１１のノンゼロ水平ス
クロール値ＨＳＶの上記の例をとると、ＭＳＢカウンタ
３５の４ビット４６〜４９は１１１１からカウントダウ
ンする。各ビットは、ライン５３，５４，５５，５６を
介して４入力ＯＲゲート５７の入力にそれぞれ結合され
る。ＯＲゲート５７の出力はＡＮＤゲート５８の入力に
結合され、このＡＮＤゲート５８の他方の入力はインバ
ータ５９を介してイネーブル信号ＬＯＡＤを受け取るべ
く結合される。従って、カウンタ３４が新たなＨＳＶを
ロードしておらず、ＭＳＢカウンタ３５がノンゼロ・カ
ウント値を有している場合、ＡＮＤゲート５８の出力は
ハイになり、水平スクロール・コントローラ２４から出
力されるシフト・バイ８信号ＳＨＢＹ８をハイにさせ
る。このシフト・バイ８信号ＳＨＢＹ８は、ライン６０
を介して水平スクロール・シフト・レジスタ２８に送ら
れ、シフト・バイ８動作をイネーブルする。
【００１７】上で説明したように、このシフト・バイ８
信号ＳＨＢＹ８はライン４３を介してＡＮＤゲート３９
にも送られ、ＭＳＢカウンタ３５がカウントダウンする
ためにクロック・パルスＣＬＫＭを受け取ることを可能
にする。このカウントダウン動作中に、シフト・バイ８
信号ＳＨＢＹ８は、ＭＳＢカウンタ３５の内容がゼロに
達するまでハイのままである。
信号ＳＨＢＹ８はライン４３を介してＡＮＤゲート３９
にも送られ、ＭＳＢカウンタ３５がカウントダウンする
ためにクロック・パルスＣＬＫＭを受け取ることを可能
にする。このカウントダウン動作中に、シフト・バイ８
信号ＳＨＢＹ８は、ＭＳＢカウンタ３５の内容がゼロに
達するまでハイのままである。
【００１８】さらに、ＡＮＤゲート５８の出力は、３入
力ＡＮＤゲート６１の反転入力にも送られ、このＡＮＤ
ゲート６１の出力は、水平スクロール・シフト・レジス
タ２８のシフト・バイ１信号ＳＨＢＹ１を与える。明ら
かなように、シフト・バイ８信号ＳＨＢＹ８のハイ状態
は、３入力ＡＮＤゲート６１の論理動作により、シフト
・バイ１信号ＳＨＢＹ１をローにさせる。シフト・バイ
１信号ＳＨＢＹ１信号のロー状態は、出力がクロック・
パルスＣＬＫＬをＬＳＢカウンタ３６に与えるＡＮＤゲ
ート４１により、ＬＳＢカウンタ３６の動作を禁止す
る。
力ＡＮＤゲート６１の反転入力にも送られ、このＡＮＤ
ゲート６１の出力は、水平スクロール・シフト・レジス
タ２８のシフト・バイ１信号ＳＨＢＹ１を与える。明ら
かなように、シフト・バイ８信号ＳＨＢＹ８のハイ状態
は、３入力ＡＮＤゲート６１の論理動作により、シフト
・バイ１信号ＳＨＢＹ１をローにさせる。シフト・バイ
１信号ＳＨＢＹ１信号のロー状態は、出力がクロック・
パルスＣＬＫＬをＬＳＢカウンタ３６に与えるＡＮＤゲ
ート４１により、ＬＳＢカウンタ３６の動作を禁止す
る。
【００１９】ＭＳＢカウンタ３５がゼロに達すると、シ
フト・バイ８信号ＳＨＢＹ８はローになり、クロック・
パルスＣＬＫＭを停止し、ＭＳＢカウンタ３５がさらに
カウントするのを防いで、ゼロのままにする。また、ロ
ーになったシフト・バイ８信号ＳＨＢＹ８は、水平スク
ロール・シフト・レジスタ２８のシフト・バイ８動作を
停止する。
フト・バイ８信号ＳＨＢＹ８はローになり、クロック・
パルスＣＬＫＭを停止し、ＭＳＢカウンタ３５がさらに
カウントするのを防いで、ゼロのままにする。また、ロ
ーになったシフト・バイ８信号ＳＨＢＹ８は、水平スク
ロール・シフト・レジスタ２８のシフト・バイ８動作を
停止する。
【００２０】同様に、ＬＳＢカウンタ３６の各ビット５
０，５１，５２は、ライン６３，６４，６５をそれぞれ
介して、３入力ＯＲゲート６２の入力に結合される。Ｏ
Ｒゲート６２の出力は、ＡＮＤゲート６１の入力に結合
され、このＡＮＤゲート６１の他方の入力は、上記のよ
うに、インバータ５９を介してイネーブル信号ＬＯＡＤ
と、シフト・バイ８信号ＳＨＢＹ８の反転とを受信すべ
く結合される。従って、ＬＳＢカウンタ３８の内容がゼ
ロでない場合、ＯＲゲート６２はハイの出力を有し、そ
れによりＡＮＤゲート６１はシフト・バイ１信号ＳＨＢ
Ｙ１についてハイ状態を出力する。また、このシフト・
バイ１信号ＳＨＢＹ１は、ライン６６を介して水平スク
ロール・シフト・レジスタ２８に結合され、シフト・バ
イ１動作をイネーブルする。同時に、ＡＮＤゲート４１
により、クロック・パルスＣＬＫＬはＬＳＢカウンタ３
６に与えられ、ＬＳＢカウンタ３６はカウントダウンを
開始する。ＭＳＢカウンタ３５と同様に、ＬＳＢカウン
タ３６がゼロに達すると、シフト・バイ１信号ＳＨＢＹ
１はローになり、ＬＳＢカウンタ３６の更なるカウント
ダウンを停止し、また水平スクロール・シフト・レジス
タ２８のシフト・バイ１動作を停止する。
０，５１，５２は、ライン６３，６４，６５をそれぞれ
介して、３入力ＯＲゲート６２の入力に結合される。Ｏ
Ｒゲート６２の出力は、ＡＮＤゲート６１の入力に結合
され、このＡＮＤゲート６１の他方の入力は、上記のよ
うに、インバータ５９を介してイネーブル信号ＬＯＡＤ
と、シフト・バイ８信号ＳＨＢＹ８の反転とを受信すべ
く結合される。従って、ＬＳＢカウンタ３８の内容がゼ
ロでない場合、ＯＲゲート６２はハイの出力を有し、そ
れによりＡＮＤゲート６１はシフト・バイ１信号ＳＨＢ
Ｙ１についてハイ状態を出力する。また、このシフト・
バイ１信号ＳＨＢＹ１は、ライン６６を介して水平スク
ロール・シフト・レジスタ２８に結合され、シフト・バ
イ１動作をイネーブルする。同時に、ＡＮＤゲート４１
により、クロック・パルスＣＬＫＬはＬＳＢカウンタ３
６に与えられ、ＬＳＢカウンタ３６はカウントダウンを
開始する。ＭＳＢカウンタ３５と同様に、ＬＳＢカウン
タ３６がゼロに達すると、シフト・バイ１信号ＳＨＢＹ
１はローになり、ＬＳＢカウンタ３６の更なるカウント
ダウンを停止し、また水平スクロール・シフト・レジス
タ２８のシフト・バイ１動作を停止する。
【００２１】この時点で、水平シフト・データ・ロウは
水平スクロール・シフト・レジスタ２８に格納され、ま
たライン７５を介してディスプレイ・コントローラ２５
によって与えられるラッチ信号ＬＡＴＣＨＣＬＫをディ
スプレイ・データ・バッファ７４が受信すると、パラレ
ル・ライン３１を介してディスプレイ・データ・バッフ
ァ７４にラッチされる。このディスプレイ・データ・バ
ッファ７４は、水平スクロール・シフト・レジスタ２８
の出力（Ｎビット長）をラッチし、ＬＣＤカラム・ドラ
イバ７６を介してデータをＬＣＤパネル２７に送る。上
記の動作は、次のディスプレイ・ロウに対して反復され
る。
水平スクロール・シフト・レジスタ２８に格納され、ま
たライン７５を介してディスプレイ・コントローラ２５
によって与えられるラッチ信号ＬＡＴＣＨＣＬＫをディ
スプレイ・データ・バッファ７４が受信すると、パラレ
ル・ライン３１を介してディスプレイ・データ・バッフ
ァ７４にラッチされる。このディスプレイ・データ・バ
ッファ７４は、水平スクロール・シフト・レジスタ２８
の出力（Ｎビット長）をラッチし、ＬＣＤカラム・ドラ
イバ７６を介してデータをＬＣＤパネル２７に送る。上
記の動作は、次のディスプレイ・ロウに対して反復され
る。
【００２２】２つのＡＮＤゲート５８，６１（シフト・
バイ８信号ＳＨＢＹ８およびシフト・バイ１信号ＳＨＢ
Ｙ１を出力する）のそれぞれは、イネーブル信号ＬＯＡ
Ｄの反転に結合された一方の入力を有することが明白で
ある。これは、ＲＡＭからのデータが水平スクロール・
シフト・レジスタ２８からロードされる最中に、また２
つのカウンタ３５，３６にコマンド・デコーダ２２から
水平スクロール値ＨＳＶがロードされる最中に、２つの
カウンタ３５，３６によるカウントダウン動作、ならび
に水平スクロール・シフト・レジスタ２８のシフト・バ
イ１またはシフト・バイ８動作を防ぐためである。
バイ８信号ＳＨＢＹ８およびシフト・バイ１信号ＳＨＢ
Ｙ１を出力する）のそれぞれは、イネーブル信号ＬＯＡ
Ｄの反転に結合された一方の入力を有することが明白で
ある。これは、ＲＡＭからのデータが水平スクロール・
シフト・レジスタ２８からロードされる最中に、また２
つのカウンタ３５，３６にコマンド・デコーダ２２から
水平スクロール値ＨＳＶがロードされる最中に、２つの
カウンタ３５，３６によるカウントダウン動作、ならび
に水平スクロール・シフト・レジスタ２８のシフト・バ
イ１またはシフト・バイ８動作を防ぐためである。
【００２３】水平スクロール・コントローラ２４の動作
を説明する一例として、ＨＳＶが１２７（すなわち、２
進数で１１１１１１１）であり、Ｎ（カラム数）が１２
８であると（ここでも）仮定する。そのとき、各カウン
タおよび信号の値は次の通りである： MSB カウンタ LSB カウンタ SHBY8 SHBY1 LOAD CLOCK CYCLES 1111 111 0 0 1 1 1110 111 1 0 0 2 1101 111 1 0 0 3 1100 111 1 0 0 4 1011 111 1 0 0 5 1010 111 1 0 0 6 1001 111 1 0 0 7 1000 111 1 0 0 8 0111 111 1 0 0 9 0110 111 1 0 0 10 0101 111 1 0 0 11 0100 111 1 0 0 12 0011 111 1 0 0 13 0010 111 1 0 0 14 0001 111 1 0 0 15 0000 111 0 1 0 16 0000 110 0 1 0 17 0000 101 0 1 0 18 0000 100 0 1 0 19 0000 011 0 1 0 20 0000 010 0 1 0 21 0000 001 0 1 0 22 0000 000 0 0 0 23 次のロウは動作を反復ここで図３を参照して、水平スク
ロール・シフト・レジスタ２８をさらに詳細に示す。水
平スクロール・シフト・レジスタ２８はＮビットからな
り、そのうち４ビット、すなわちビット（ｉ）６８，ビ
ット（ｉ−１）６７，ビット（ｉ＋１）６９，ビット
（ｉ＋８）７０を示す。各ビットは、３つのデータ入力
Ａ，Ｂ，Ｃと、３つの選択入力Ｘ，Ｙ，Ｚと、出力Ｏと
を有する３方向セレクタ７１からなり、出力ＯはＤ型フ
リップフロップ７２のＤ入力Ｄに結合され、このＤ型フ
リップフロップ７２はクロック入力ＣＫおよび出力Ｑも
有する。
を説明する一例として、ＨＳＶが１２７（すなわち、２
進数で１１１１１１１）であり、Ｎ（カラム数）が１２
８であると（ここでも）仮定する。そのとき、各カウン
タおよび信号の値は次の通りである： MSB カウンタ LSB カウンタ SHBY8 SHBY1 LOAD CLOCK CYCLES 1111 111 0 0 1 1 1110 111 1 0 0 2 1101 111 1 0 0 3 1100 111 1 0 0 4 1011 111 1 0 0 5 1010 111 1 0 0 6 1001 111 1 0 0 7 1000 111 1 0 0 8 0111 111 1 0 0 9 0110 111 1 0 0 10 0101 111 1 0 0 11 0100 111 1 0 0 12 0011 111 1 0 0 13 0010 111 1 0 0 14 0001 111 1 0 0 15 0000 111 0 1 0 16 0000 110 0 1 0 17 0000 101 0 1 0 18 0000 100 0 1 0 19 0000 011 0 1 0 20 0000 010 0 1 0 21 0000 001 0 1 0 22 0000 000 0 0 0 23 次のロウは動作を反復ここで図３を参照して、水平スク
ロール・シフト・レジスタ２８をさらに詳細に示す。水
平スクロール・シフト・レジスタ２８はＮビットからな
り、そのうち４ビット、すなわちビット（ｉ）６８，ビ
ット（ｉ−１）６７，ビット（ｉ＋１）６９，ビット
（ｉ＋８）７０を示す。各ビットは、３つのデータ入力
Ａ，Ｂ，Ｃと、３つの選択入力Ｘ，Ｙ，Ｚと、出力Ｏと
を有する３方向セレクタ７１からなり、出力ＯはＤ型フ
リップフロップ７２のＤ入力Ｄに結合され、このＤ型フ
リップフロップ７２はクロック入力ＣＫおよび出力Ｑも
有する。
【００２４】各３方向セレクタ７１の第１データ入力Ａ
は、前のビットのＤ型フリップフロップ７２の出力Ｑに
接続される。各３方向セレクタ７１の第２データ入力Ｂ
は、８番目の前のビットのＤ型フリップフロップ７２の
出力Ｑに接続される。例えば、ビット（ｉ）６９のフリ
ップフロップ７２の出力Ｑは、図３に示すように、ビッ
ト（ｉ＋８）７０のデータ入力Ｂに接続される。各３方
向セレクタ７１の第３データ入力Ｃは、水平スクロール
・シフト・レジスタ２８の各パラレル入力に結合され、
ＲＡＭ２６から出力されているビットマップ・ロウの各
ビットを受信する。
は、前のビットのＤ型フリップフロップ７２の出力Ｑに
接続される。各３方向セレクタ７１の第２データ入力Ｂ
は、８番目の前のビットのＤ型フリップフロップ７２の
出力Ｑに接続される。例えば、ビット（ｉ）６９のフリ
ップフロップ７２の出力Ｑは、図３に示すように、ビッ
ト（ｉ＋８）７０のデータ入力Ｂに接続される。各３方
向セレクタ７１の第３データ入力Ｃは、水平スクロール
・シフト・レジスタ２８の各パラレル入力に結合され、
ＲＡＭ２６から出力されているビットマップ・ロウの各
ビットを受信する。
【００２５】各３方向セレクタ７１の第１選択入力Ｘ
は、ライン６６からシフト・バイ１信号ＳＨＢＹ１を受
信すべく接続される。各３方向セレクタ７１の第２選択
入力Ｙは、ライン６０からシフト・バイ８信号ＳＨＢＹ
８を受信すべく接続される。各３方向セレクタ７１の第
３選択入力Ｚは、ライン３０を介してディスプレイ・コ
ントローラ２５からイネーブル信号ＬＯＡＤＲＡＭを受
信すべく接続される。
は、ライン６６からシフト・バイ１信号ＳＨＢＹ１を受
信すべく接続される。各３方向セレクタ７１の第２選択
入力Ｙは、ライン６０からシフト・バイ８信号ＳＨＢＹ
８を受信すべく接続される。各３方向セレクタ７１の第
３選択入力Ｚは、ライン３０を介してディスプレイ・コ
ントローラ２５からイネーブル信号ＬＯＡＤＲＡＭを受
信すべく接続される。
【００２６】各セレクタ７１は、選択入力Ｘ，Ｙ，Ｚ上
の信号に応じて、３つのデータ入力Ａ，Ｂ，Ｃのうち一
つの信号を出力Ｏに選択的に転送する。従って、第１デ
ータ入力Ａ上の信号は、シフト・バイ１動作に対応する
シフト・バイ１信号ＳＨＢＹ１がハイのときに選択さ
れ、第２データ入力Ｂ上の信号は、シフト・バイ８動作
に対応するシフト・バイ８信号ＳＨＢＹ８がハイのとき
に出力Ｏに接続され、セレクタ７１の第３データ入力Ｃ
は、ＲＡＭからのデータ・ロード(load-data-from-RAM)
動作に対応するイネーブル信号ＬＯＡＤＲＡＭがハイの
ときに選択される。
の信号に応じて、３つのデータ入力Ａ，Ｂ，Ｃのうち一
つの信号を出力Ｏに選択的に転送する。従って、第１デ
ータ入力Ａ上の信号は、シフト・バイ１動作に対応する
シフト・バイ１信号ＳＨＢＹ１がハイのときに選択さ
れ、第２データ入力Ｂ上の信号は、シフト・バイ８動作
に対応するシフト・バイ８信号ＳＨＢＹ８がハイのとき
に出力Ｏに接続され、セレクタ７１の第３データ入力Ｃ
は、ＲＡＭからのデータ・ロード(load-data-from-RAM)
動作に対応するイネーブル信号ＬＯＡＤＲＡＭがハイの
ときに選択される。
【００２７】ライン６６からのシフト・バイ１信号ＳＨ
ＢＹ１，ライン６０からのシフト・バイ８信号ＳＨＢＹ
８およびライン３０からのイネーブル信号ＬＯＡＤＲＡ
Ｍのそれぞれは、４入力ＯＲゲート７３の一方の入力に
それぞれ結合され、この４入力ＯＲゲート７３の他方の
入力は、ライン３２を介してクロック信号ＳＣＬＫを受
信すべく結合される。ＯＲゲート７３の出力は、各フリ
ップフロップ７２のクロック入力ＣＫに結合される。Ｏ
Ｒゲート７３の動作は、ＲＡＭからのデータ・ロード動
作，シフト・バイ８動作またはシフト・バイ１動作があ
るときはいつも、クロック・パルス（クロック信号ＳＣ
ＬＫから導出される）がＮフリップフロップ７２に与え
られることを保証することである。
ＢＹ１，ライン６０からのシフト・バイ８信号ＳＨＢＹ
８およびライン３０からのイネーブル信号ＬＯＡＤＲＡ
Ｍのそれぞれは、４入力ＯＲゲート７３の一方の入力に
それぞれ結合され、この４入力ＯＲゲート７３の他方の
入力は、ライン３２を介してクロック信号ＳＣＬＫを受
信すべく結合される。ＯＲゲート７３の出力は、各フリ
ップフロップ７２のクロック入力ＣＫに結合される。Ｏ
Ｒゲート７３の動作は、ＲＡＭからのデータ・ロード動
作，シフト・バイ８動作またはシフト・バイ１動作があ
るときはいつも、クロック・パルス（クロック信号ＳＣ
ＬＫから導出される）がＮフリップフロップ７２に与え
られることを保証することである。
【００２８】各Ｎフリップフロップ７２の出力Ｑは、す
べてのシフト動作が完了した後にデータをラッチするデ
ィスプレイ・データ・バッファ７４に結合される。第１
ビットの入力は、シフト動作がラップアラウンド(wrap-
around) 、すなわち回転するように、最後のビットの出
力に接続される。上記のように、ディスプレイ・データ
・バッファ７４は、パラレル・ライン７９上でデータを
ＬＣＤカラム・ドライバ７６に送り、このＬＣＤカラム
・ドライバ７６はパラレル・ライン８０を介してＬＣＤ
パネル２７を駆動する。
べてのシフト動作が完了した後にデータをラッチするデ
ィスプレイ・データ・バッファ７４に結合される。第１
ビットの入力は、シフト動作がラップアラウンド(wrap-
around) 、すなわち回転するように、最後のビットの出
力に接続される。上記のように、ディスプレイ・データ
・バッファ７４は、パラレル・ライン７９上でデータを
ＬＣＤカラム・ドライバ７６に送り、このＬＣＤカラム
・ドライバ７６はパラレル・ライン８０を介してＬＣＤ
パネル２７を駆動する。
【００２９】よって、水平スクロール・コントローラ２
４および水平スクロール・シフト・レジスタ２８ならび
にＬＣＤドライバ２１の他の部分は、水平スクロール機
構を（シリコン面積および所要クロック・サイクル数の
両方の点で）効率的に構成することがわかる。シフトす
る特定の値の選択は柔軟性が高いことに留意されたい。
例えば、Ｎ（ディスプレイのカラム数）が極めて大き
く、例えば、２５６であるが、水平スクロールを行うた
めに与えられたクロック・サイクル数が制限される場
合、シフト・バイ８をシフト・バイ１６に変更でき、そ
のため必要な最大クロック・サイクル数（水平スクロー
ル値が２５５のときに生じる）は： シフト・バイ１６動作の１５クロック・サイクル＋シフ
ト・バイ１動作の１５クロック・サイクル＝３０クロッ
ク・サイクル となり、一方、シフト・バイ１６動作ではなくシフト・
バイ８動作を利用した場合には、所要クロック・サイク
ル数は： シフト・バイ９動作の３１クロック・サイクル＋シフト
・バイ１動作の７クロック・サイクル＝３８クロック・
サイクル となる。
４および水平スクロール・シフト・レジスタ２８ならび
にＬＣＤドライバ２１の他の部分は、水平スクロール機
構を（シリコン面積および所要クロック・サイクル数の
両方の点で）効率的に構成することがわかる。シフトす
る特定の値の選択は柔軟性が高いことに留意されたい。
例えば、Ｎ（ディスプレイのカラム数）が極めて大き
く、例えば、２５６であるが、水平スクロールを行うた
めに与えられたクロック・サイクル数が制限される場
合、シフト・バイ８をシフト・バイ１６に変更でき、そ
のため必要な最大クロック・サイクル数（水平スクロー
ル値が２５５のときに生じる）は： シフト・バイ１６動作の１５クロック・サイクル＋シフ
ト・バイ１動作の１５クロック・サイクル＝３０クロッ
ク・サイクル となり、一方、シフト・バイ１６動作ではなくシフト・
バイ８動作を利用した場合には、所要クロック・サイク
ル数は： シフト・バイ９動作の３１クロック・サイクル＋シフト
・バイ１動作の７クロック・サイクル＝３８クロック・
サイクル となる。
【００３０】従って、Ｎの値が大きい場合には、シフト
・バイ１６を選ぶほうが有利であることが分かる。ただ
し、シフト動作の値を増加することの欠点は、水平スク
ロール・シフト・レジスタの中継領域(routing area)が
増加することである。従って、この方法について必要な
シリコン面積とスピード（クロック・サイクル）との間
で妥協することが常に必要であり、また利用可能なクロ
ック・サイクル数に応じて慎重に選択する必要がある。
・バイ１６を選ぶほうが有利であることが分かる。ただ
し、シフト動作の値を増加することの欠点は、水平スク
ロール・シフト・レジスタの中継領域(routing area)が
増加することである。従って、この方法について必要な
シリコン面積とスピード（クロック・サイクル）との間
で妥協することが常に必要であり、また利用可能なクロ
ック・サイクル数に応じて慎重に選択する必要がある。
【００３１】本発明の一つの特定の実施例のみについて
詳しく説明してきたが、本発明の範囲から逸脱せずに、
さまざまな修正および改善が当業者に可能であることが
理解される。
詳しく説明してきたが、本発明の範囲から逸脱せずに、
さまざまな修正および改善が当業者に可能であることが
理解される。
【図１】ＬＣＤドライバにおける水平スクロール機構の
一実施例を示す機能ブロック図である。
一実施例を示す機能ブロック図である。
【図２】図１の機構において用いられる水平スクロール
制御の詳細ブロック図である。
制御の詳細ブロック図である。
【図３】図１の機構において用いられる水平スクロール
・シフト・レジスタの詳細ブロック図である。
・シフト・レジスタの詳細ブロック図である。
２０ 外部ＭＣＵ ２１ ＬＣＤドライバ ２２ コマンド・デコーダ ２３ 通信リンク ２４ 水平スクロール・コントローラ ２５ ディスプレイ・コントローラ ２６ ＲＡＭ ２７ ＬＣＤパネル ２８ 水平スクロール・シフト・レジスタ ２９ ライン ３０，３１，３２，３３ ライン ３４ ７ビット・カウンタ ３５ 最上位ビット（ＭＳＢ）カウンタ ３６ 最下位ビット（ＬＳＢ）カウンタ ３７，３８，４０，４２，４３，４５ ライン ３９，４１ ＡＮＤゲート ４６，４７，４８，４９，５０，５１，５２ ビット ５３，５４，５５，５６，６０ ライン ５７ ４入力ＯＲゲート ５８ ＡＮＤゲート ５９ インバータ ６０，６３，６４，６５，６６ ライン ６１ ３入力ＡＮＤゲート ６２ ３入力ＯＲゲート ６３，６４，６５，６６ ライン ６７，６８，６９，７０ ビット ７１ ３方向セレクタ ７２ Ｎフリップフロップ ７３ ４方向ＯＲゲート ７４ ディスプレイ・データ・バッファ ７５ ライン ７６ ＬＣＤカラム・ドライバ ７７，７８ パラレル・ライン
Claims (7)
- 【請求項１】 液晶ディスプレイ（ＬＣＤ）用のディス
プレイ・データの水平スクロール方式であって：ディス
プレイ・コントローラ；前記ディスプレイ・コントロー
ラに結合され、ＬＣＤ上に表示される情報を表すデータ
を格納する複数のメモリ・ロウを有するメモリ；前記メ
モリに結合され、前記メモリからデータを受け取り、か
つより高い値またはより低い値のうち一方により選択的
にデータを水平にシフトして、水平シフト・データを与
える水平スクロール・シフト・レジスタ；前記ディスプ
レイ・コントローラと前記水平スクロール・シフト・レ
ジスタとに結合され、前記水平シフト・データを受け取
り、かつ前記水平シフト・データをカラム・ドライバに
転送し、ＬＣＤのカラムを駆動して、前記情報を表示さ
せるデータ・バッファ；ＬＣＤ上に表示される情報を水
平にスクロールする量を表すスクロール値を受け取る水
平スクロール・コントローラであって、前記水平スクロ
ール・コントローラは、前記スクロール値の最上位ビッ
ト（ＭＳＢ）を受ける第１カウンタと、前記スクロール
値の最下位ビット（ＬＳＢ）を受ける第２カウンタとに
よって構成され、前記第１カウンタは、ゼロに達するま
でカウントダウンし、かつカウントダウン中に第１出力
信号を前記水平スクロール・シフト・レジスタに与え
て、前記より高い値によるデータの水平シフトを行い、
前記第２カウンタは、前記第１カウンタがゼロに達した
後ゼロに達するまでカウントダウンし、かつカウントダ
ウン中に第２出力信号を水平スクロール・シフト・レジ
スタに与え、前記より低い値によるデータの水平シフト
を行う、水平スクロール・コントローラ；によって構成
されることを特徴とする方式。 - 【請求項２】 前記水平スクロール・シフト・レジスタ
は、シフト・ビットのロウからなり、各シフト・ビット
はセレクタおよびメモリ・デバイスからなり、各特定の
シフト・ビットは、前記メモリから第１データ入力を受
け取り、前記より低い値により前記ロウのうち特定のシ
フト・ビットの前のシフト・ビットの出力から第２デー
タ入力を受け取り、前記より高い値により前記ロウのう
ち特定のシフト・ビットの前のシフト・ビットの出力か
ら第３データ入力を受け取るべく結合され、各シフト・
ビットの前記セレクタは、前記ディスプレイ・コントロ
ーラから制御信号を受け取り、かつ前記第１および第２
カウンタから第１および第２出力信号を受け取るべくそ
れぞれ結合された３つの制御入力を有し、前記メモリか
ら、若しくは前記より低い値により前記ロウにおける特
定のシフト・ビットの前のシフト・ビットから、又は前
記より高い値により前記ロウにおける特定のシフト・ビ
ットの前のシフト・ビットから、受信制御信号と第１お
よび第２出力信号とに応じて、データをメモリ・デバイ
スにロードし、前記データを水平シフト・データとして
格納することを特徴とする請求項１記載の方式。 - 【請求項３】 各セレクタは、前記第１，第２および第
３データ入力を受けて、前記３つの制御入力に応じて前
記メモリ・デバイスに選択的に転送するマルチプレクサ
からなることを特徴とする請求項２記載の方式。 - 【請求項４】 各メモリ・デバイスは、フリップフロッ
プからなることを特徴とする請求項２または請求項３記
載の方式。 - 【請求項５】 前記第１および第２カウンタのそれぞれ
は、それぞれが前記カウンタの１ビットに結合された複
数の入力と、出力とを有するＯＲゲートを含み、前記各
出力は、前記第１および第２カウンタの第１および第２
出力信号を与えることを特徴とする請求項１ないし４記
載の方式。 - 【請求項６】 前記より低い値は「１」であることを特
徴とする請求項１ないし５記載の方式。 - 【請求項７】 前記より高い値は「８」であることを特
徴とする請求項１ないし６記載の方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SG1996098496 | 1996-05-21 | ||
| SG9609849-6 | 1996-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055157A true JPH1055157A (ja) | 1998-02-24 |
| JP4001659B2 JP4001659B2 (ja) | 2007-10-31 |
Family
ID=20429411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14856097A Expired - Fee Related JP4001659B2 (ja) | 1996-05-21 | 1997-05-21 | ディスプレイ・データの水平スクロール方式 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4001659B2 (ja) |
| KR (1) | KR100252446B1 (ja) |
| CN (1) | CN1139025C (ja) |
| SG (1) | SG49954A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414033B1 (ko) * | 2001-02-09 | 2004-01-07 | 가부시끼가이샤 도시바 | 램 내장형 디스플레이 드라이버와, 그 디스플레이 드라이버를 탑재한 화상표시장치 및, 메모리 내장형 디스플레이 드라이버 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4148170B2 (ja) * | 2004-03-23 | 2008-09-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
| CN108152166B (zh) * | 2017-11-24 | 2020-05-15 | 中国电子科技集团公司第四十八研究所 | 一种弹状流型气液两相流气相体积测量装置及测量方法 |
| US11705031B2 (en) * | 2018-10-01 | 2023-07-18 | Sitronix Technology Corp. | Source driver and composite level shifter |
-
1996
- 1996-05-21 SG SG1996009849A patent/SG49954A1/en unknown
-
1997
- 1997-05-20 CN CNB971131139A patent/CN1139025C/zh not_active Expired - Fee Related
- 1997-05-21 JP JP14856097A patent/JP4001659B2/ja not_active Expired - Fee Related
- 1997-05-21 KR KR1019970019764A patent/KR100252446B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414033B1 (ko) * | 2001-02-09 | 2004-01-07 | 가부시끼가이샤 도시바 | 램 내장형 디스플레이 드라이버와, 그 디스플레이 드라이버를 탑재한 화상표시장치 및, 메모리 내장형 디스플레이 드라이버 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4001659B2 (ja) | 2007-10-31 |
| SG49954A1 (en) | 1998-06-15 |
| CN1170183A (zh) | 1998-01-14 |
| CN1139025C (zh) | 2004-02-18 |
| KR100252446B1 (ko) | 2000-04-15 |
| KR970076229A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3582082B2 (ja) | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 | |
| KR900008068B1 (ko) | 표시 데이타의 변환 방법 및 그 장치 | |
| US6181312B1 (en) | Drive circuit for an active matrix liquid crystal display device | |
| EP0231612A2 (en) | A method and apparatus for accessing a memory in a colour graphics system | |
| JP3540844B2 (ja) | 半導体集積回路 | |
| US4278974A (en) | Driving system of display | |
| JP4001659B2 (ja) | ディスプレイ・データの水平スクロール方式 | |
| KR100669095B1 (ko) | 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 | |
| EP0184080B1 (en) | Color display system | |
| US6246388B1 (en) | Display driving circuit for displaying character on display panel | |
| JPH0572992A (ja) | 制御回路 | |
| JPS6336360Y2 (ja) | ||
| JP3587136B2 (ja) | マトリクス型表示装置 | |
| JPS61256387A (ja) | 相転移型液晶表示装置 | |
| JPH0798644A (ja) | キャラクタ表示データ書込み装置 | |
| JP2639986B2 (ja) | マイクロコンピュータの表示装置 | |
| JP3263645B2 (ja) | 表示用マイクロコンピュータ | |
| JPH11161557A (ja) | 表示用マイクロコンピュータ | |
| JPH04134488A (ja) | アクティブマトリクス型ｌｃｄのデータ線側ドライバ回路 | |
| JPH0458037B2 (ja) | ||
| JP3568560B2 (ja) | 液晶表示素子駆動装置 | |
| JP2911485B2 (ja) | 液晶駆動装置 | |
| JPH08123356A (ja) | 表示装置 | |
| JPH0549990B2 (ja) | ||
| JPH08129355A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |