KR100669095B1 - 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 - Google Patents

데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 Download PDF

Info

Publication number
KR100669095B1
KR100669095B1 KR1019990063229A KR19990063229A KR100669095B1 KR 100669095 B1 KR100669095 B1 KR 100669095B1 KR 1019990063229 A KR1019990063229 A KR 1019990063229A KR 19990063229 A KR19990063229 A KR 19990063229A KR 100669095 B1 KR100669095 B1 KR 100669095B1
Authority
KR
South Korea
Prior art keywords
bit data
bit
data
equality
transmitted
Prior art date
Application number
KR1019990063229A
Other languages
English (en)
Other versions
KR20010060787A (ko
Inventor
윤상창
문성웅
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990063229A priority Critical patent/KR100669095B1/ko
Priority to US09/747,931 priority patent/US6771246B2/en
Publication of KR20010060787A publication Critical patent/KR20010060787A/ko
Priority to US10/868,767 priority patent/US7151534B2/en
Application granted granted Critical
Publication of KR100669095B1 publication Critical patent/KR100669095B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Abstract

본 발명은 전력 소모 및 EMI가 최소화되게끔 데이터를 전송하기에 적합한 데이터 송/수신 방법 및 그 장치에 관한 것이다.
이 데이터 송신방법은 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 단계; 상기 전송되어질 비트 데이터를 지연된 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하는 단계; 및 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 단계를 포함한다.

Description

데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 {Data Transmitting/Receiving Method and Apparatus, and Liquid Crystal Display and Driving Method thereof}
도 1 은 종래의 데이터 전송 방법이 적용되어진 액정 패널 구동 장치의 회로도.
도 2 는 본 발명의 실시 예에 따른 데이터 전송 시스템이 적용되어진 액정 패널 구동 장치의 블럭도.
도 3 은 도2에 도시된 데이터 환원기 어레이에 포함되어진 데이터 환원기를 상세하게 도시하는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10,30 : 제어기 12,36 : D-IC 칩
14,32 : 액정 패널 20,44 : 쉬프트 레지스터
22,48 : D-A 변환기 어레이 34 : 데이터 치환기
40 : 라인 메모리 42 : EOX 어레이Z46 : 비트 환원기 어레이 50 : 익스클루시브 OR 게이트
삭제
52 : 플립플롭
본 발명은 데이터를 전송하기 위한 데이터 송/수신 방법 및 장치에 관한 것이다. 본 발명은 상기 데이터 송/수신 방법 및 장치를 이용한 액정표시장치와 그 구동방법에 관한 것이다. 또한, 본 발명은 상기 데이터 전송 장치를 이용한 컴퓨터 시스템에 관한 것이다. 나아가, 본 발명은 전송 선로에서의 전자기 간섭을 최소화하기에 적합한 액정 패널용 데이터 드라이버 집적회로에 관한 것이다.
음성정보가 전송되기 시작한 이래로 전송매체를 통하여 전송되는 텍스트 정보(Text Information) 및 비디오 정보(Video Information)와 같은 최근의 정보는 음성정보에 비하여 그 양이 커지고 있다. 특히, 비디오 정보는 고품질 영상에 대한 이용자의 욕구를 충족시키기 위하여 그 량이 더욱 더 커지고 있는 실정이다. 이와 더불어, 최근의 정보는 이용자가 적절한 시기에 이용할 수 있게끔 고속으로 전송되고 있다. 이로 인하여, 정보가 점유하게 될 주파수대역은 정보의 량에 따라 높아질 수밖에 없음은 물론 이거니와 정보를 전송하기 위한 라인의 수도 증가될 수밖에 없다.
실제로, 도1 에서와 같은 액정 패널(Liquid Crystal Panel)의 데이터 라인 구동 장치의 경우, 제어기(10)로부터 쉬프트 레지스터 어래이(20)와 디지털-아날로그 변환기(Digital-Analog Converter; 이하 "D-A 변환기"라 함)(22)를 가지는 데이터 드라이브 집적회로 칩(Data Drive Integrated Circuit Chip, 이하 "D-IC"라 함)(12) 쪽으로 전송되는 비디오 데이터는 화상의 해상도 모드가 높아짐에 따라, 즉 액정 패널 상의 화소 수가 많아짐에 따라 높은 주파수를 가질 수밖에 없다. 이를 상세히 하면, 화상의 해상도 모드가 기존의 VGA 모드에서 XGA 또는 SXGA 모드로 대치됨에 따라 액정패널에는 더욱 더 많은 화소들이 포함되므로 1수평주기내에 전송되어질 1라인 분의 비디오 데이터 량이 많아진다. 이에 따라, 제어기(10)로부터 데이터 버스(11)를 경유하여 D-IC(12) 쪽으로 전송되는 비디오 데이터의 주파수가 높아지게 된다. 이와 같이, 비디오 데이터의 주파수가 높아짐에 따라, 제어기(10)로부터 1도트(Dot)분의 18비트(일례로 R,G,B 각 6비트) 데이터를 연속적으로 D-IC(12) 쪽으로 전송하기 위한 데이터 버스(11)에서는 전자기 간섭(Electromagnetic Interference, 이하 "EMI"라 함)이 심하게 나타나게 된다.
이와 더불어, 제어기(10)는 비디오 데이터의 주파수가 높아짐에 따라 하이 논리 전압과 로우 논리 전압을 고속 절환하여야 한다. 이로 인하여, 데이터 버스(11)로 데이터를 전송하는 제어기(10)는 비디오 데이터의 주파수가 높아짐에 따라 많은 전력을 소모 할 수밖에 없다.
이와 같은 데이터 전송 시의 EMI와 큰 전력 소모는 컴퓨터 본체 내의 그래픽 카드와 액정 표시 장치 (즉, 도1에서의 제어기(10)) 간의 데이터 전송 시스템에서도 마찬가지로 발생되게 된다.
따라서, 본 발명의 목적은 전력 소모 및 EMI가 최소화되게끔 데이터를 전송및 수신하기에 적합한 데이터 송/수신 방법 및 장치를 제공함에 있다.
본 발명의 다른 목적은 상기 데이터 송/수신 방법 및 장치를 이용한 액정표시장치와 그 구동방법을 제공함에 있다.
삭제
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 데이터 송신방법은 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 단계; 상기 전송되어질 비트 데이터를 지연된 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하는 단계; 및 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 송신장치는 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 지연수단; 및 상기 전송되어질 비트 데이터를 상기 지연수단으로부터의 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하고 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 비트 치환 수단을 구비한다.
본 발명의 실시 예에 따른 데이터 수신방법은 비트 데이터를 일시적으로 저장하는 단계; 전송 선로로부터 현재 비트 데이터와 이전 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터를 입력하는 단계; 및 상기 동일성 여부 비트 데이터에 응답하여 저장되어진 비트 데이터를 선택적으로 반전시키는 단계를 포함한다.
본 발명의 실시 예에 따른 데이터 수신장치는 비트 데이터를 일시적으로 저장하는 비트 메모리; 및 전송 선로로부터 현재 비트 데이터와 이전 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터를 수신하고 상기 동일성 여부 비트 데이터에 응답하여 상기 비트 메모리에 저장된 비트 데이터를 선택적으로 반전시키는 비트 환원 수단을 구비한다.
상기 비트 데이터들은 액정패널에 표시될 화소 데이터를 포함한다.
본 발명의 실시 예에 따른 액정표시장치는 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 지연수단; 상기 전송되어질 비트 데이터를 상기 지연수단으로부터의 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하고 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 비트 치환 수단; 및 상기 비트 데이터를 일시적으로 저장하는 비트 메모리를 포함하고 상기 전송 선로로부터 상기 동일성 여부 비트 데이터를 수신하고 상기 동일성 여부 비트 데이터에 응답하여 상기 비트 메모리에 저장된 비트 데이터를 선택적으로 반전시키는 비트 환원 수단, 및 상기 선택적으로 반전되는 비트 데이터를 아날로그 화소신호로 변환하는 디지털-아날로그 변환기를 포함하여 상기 아날로그 화소신호를 액정패널의 데이터라인들에 공급하는 데이터 드라이버 집적회로를 구비한다.
본 발명의 실시 예에 따른 액정표시장치의 구동방법은 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 단계; 상기 전송되어질 비트 데이터를 지연된 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하는 단계; 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 단계; 상기 비트 데이터를 일시적으로 저장하는 단계; 상기 동일성 여부 비트 데이터를 상기 전송 선로로부터 입력하는 단계; 상기 동일성 여부 비트 데이터에 응답하여 상기 저장된 비트 데이터를 선택적으로 반전시키는 단계; 및 상기 선택적으로 반전되는 비트 데이터를 아날로그 화소신호로 변환하여 액정패널의 데이터라인들에 공급하는 단계를 포함한다.
삭제
삭제
삭제
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도2 및 도3을 참조하여 상세히 설명하기로 한다.
도2는 본 발명의 실시 예에 따른 액정 패널의 데이터 구동 장치를 도시한다. 도2의 액정 패널의 데이터 구동 장치는 제어기(30)와 액정 패널(32) 사이에 직렬 접속되어진 데이터 치환기(34)와 D-IC 칩(36)을 구비한다.
제어기(30)는 액정패널(32)에 표시될 m비트의 화소 데이터를 연속적으로 데이터 치환기(34)에 공급한다. m비트의 화소 데이터에는 적색(R) 화소 데이터, 녹색(G) 화소 데이터 및 청색(B) 화소 데이터가 포함되게 된다. 여기서, 각 R, G 및 B 화소 데이터들 각각이 6개의 비트 데이터를 가지게 될 경우, 화소 데이터는 18비트의 비트 데이터들을 가지게 된다. 또한, 제어기(30)는 데이터 리세트 신호(DRS)를 데이터 치환기(34) 및 D-IC 칩(36)에 공급한다. 데이터 리세트 신호(DRS)는 전원이 턴-온 된 때에 일정한 기간 특정 논리 값 (예를 들면, 하이(High) 또는 로우(Low) 논리 값)으로 인에이블 되거나, 또는 한 화상분의 화소 데이터들이 전송될 때마다 일정한 기간 특정 논리 값으로 인에이블 된다. 나아가, 제어기(30)는 화소 데이터의 전송 주파수를 지시하는 클럭 신호를 데이터 치환기(34) 및 D-IC 칩(36)에 공급한다.
데이터 치환기(34)는 현재의 m비트 화소 데이터를 이전 라인의 m비트 화소 데이터와 비트 별로 비교한다. 또한, 데이터 치환기(34)는 비트 별 비교 결과인 m 개의 비교 비트 데이터(Mout)들을 m비트 데이터 버스(31)를 경유하여 D-IC 칩(36) 쪽으로 전송하게 된다. 이를 위하여, 데이터 치환기(34)는 제어기(30)로부터의 화소 데이터를 공통적으로 입력하는 라인 메모리(40) 및 익스클루시브 OR 게이트 어래이(42)를 구비한다.
라인 메모리(40)는 제어기(30)로부터의 데이터 리세트 신호(DRS)가 특정 논리 값을 가지는 기간에 자체 내에 저장되어진 1라인 분의 화소 데이터를 모두 특정 논리 값(예를 들면, "0" 또는 "1")으로 초기화 한다. 또한, 라인 메모리(40)는 제어기(30)로부터의 클럭 신호의 특정 에지 (예를 들면, 상승 에지 또는 하강 에지) 마다 제어기(30)로부터의 m비트의 화소 데이터를 입력함과 아울러 1라인 분의 화소 데이터의 전송 기간 전에 입력되어진 m비트의 화소 데이터를 익스클루시브 OR 게이트 어래이(42)에 공급하게 된다. 여기서, 라인 메모리(40)는 1라인 분의 화소 데이터를 저장할 수 있는 저장 용량을 가지는 쉬프트 레지스터가 될 수 있다.
익스클루시브 OR 게이트 어레이(42)는 m개의 익스클루시브 OR 게이트를 포함한다. m개의 익스클루시브 OR 게이트들 각각은 제어기(30)로부터 현재 라인의 m개의 비트 화소 데이터를 분산·입력함과 아울러 라인 메모리(40)로부터 이전 라인의 m개의 비트 화소 데이터를 분산·입력한다. 또한, m개의 익스클루시브 OR 게이트들 각각은 현재 라인의 비트 화소 데이터가 이전 라인의 비트 화소 데이터와 동일한가를 비교한다. 현재 라인 및 이전 라인의 비트 화소 데이터들이 같은 경우, 익스클루시브 OR 게이트는 "0"의 논리 값을 가지는 비교 비트 데이트(Mout)를 데이터 버스(31)를 경유하여 D-IC 칩(36) 쪽으로 전송한다. 이와는 달리, 현재 라인 및 이전 라인의 비트 화소 데이터들이 서로 다른 논리 값을 가지면, 익스클루시브 OR 게이트는 "1"의 논리 값을 가지는 비교 비트 데이터를 데이터 버스(31)를 경유하여 D-IC 칩(36) 쪽으로 전송한다. 이 때, 비교 비트 데이터(Mout)는 화상의 특성 (즉, 동일한 계조 값을 가지는 화소들이 수직 및 수평 방향에서 연속적으로 나타나는 성질)에 의해 "0"의 논리 값을 연속적으로 가지게 됨과 아울러 "1"의 논리 값을 간헐적으로 가지게 된다. 이 결과, 비교 비트 데이터(Mout)의 주파수는 현저하게 낮아지게 된다.
D-IC 칩(36)은 데이터 버스(31)로부터 1라인 분의 비교 비트 데이터(Mout)를 m비트씩 순차적으로 입력하고, 1 라인 분의 비교 비트 데이터로(Mout)부터 1라인 분의 화소 데이터를 복원한다. 또한, D-IC 칩(36)은 1라인 분의 화소 데이터를 아날로그 화소 신호로 변환하여 그 변환되어진 1라인 분의 아날로그 화소 신호를 액정 패널(32) 상의 n개의 데이터 라인(DL1 내지 DLn)에 공급하게 된다. 이를 위하여, D-IC 칩(36)은 데이터 버스(31)와 액정 패널(32) 사이에 종속 접속되어진 쉬프트 레지스터(44), 비트 환원기어레이(46) 및 D-A 변환기 어레이(48)를 구비한다.
쉬프트 레지스터(44)는 제어기(30)로부터의 클럭 신호의 특정 에지 (상승 에지 또는 하강 에지) 마다 데이터 버스(31)로부터 비교 비트 데이터(Mout)를 m비트씩 입력하여 우측으로 쉬프트 시킨다. 또한, 쉬프트 레지스터(44)는 입력되어진 1라인 분의 비교 비트 데이터(Mout)를 비트 환원기 어레이(46)에 공급한다.
비트 환원기 어레이(46)는 1라인 분의 비교 비트 데이터의 비트 수 (예를 들면, (m·n)/3 )에 상응하는 수량의 데이터 환원기들이 가지게 된다. 이들 비트 환원기들 각각은 쉬프트 레지스터(44)로부터의 비교 비트 데이터(Sh-Mout)의 논리 값에 따라 기 저장되어진 화소 비트 데이터를 선택적으로 반전시킴으로써 화소 비트 데이터를 복원하게 된다. 이를 상세히 하면, 비트 환원기들 각각은 쉬프트 레지스터(44)로부터의 비교 비트 데이터(Sh-Mout)의 논리 값이 "0"이면 기 저장된 화소 비트 데이터(즉, 이전 라인의 화소 비트 데이터)를 현재 라인의 화소 비트 데이터로서 D-A 변환기 어래이(48) 쪽으로 전송한다. 반면에 쉬프트 레지스터(44)로부터의 비교 비트 데이터(Sh-Mout)의 논리 값이 "1"이면, 비트 환원기들 각각은 기 저장되어진 화소 비트 데이터를 반전시키고 반전되어진 기 저장 화소 비트 데이터를 현재의 화소 비트 데이터로서 D-A 변환기 어레이(48) 쪽으로 전송하게 된다.
D-A 변환기 어레이(48)는 액정 패널(32) 상의 데이터 라인(DL1 내지 DLn)의 수에 상응하는 D-A 변환기들을 구비한다. 이들 D-A 변환기들은 비트 환원기 어레이(46)로부터 m개의 화소 비트 데이터 (즉, m비트의 화소 데이터)를 각각 입력하게 된다. 또한, D-A 변환기들 각각은 m비트의 화소 데이터를 아날로그 신호로 변환하고 그 변환되어진 아날로그 화소 신호를 해당 데이터 라인(DL1 내지 DLn)에 공급한다.
도3은 도2에 도시된 비트 환원기를 상세하게 도시하는 상세 회로도이다. 도3의 비트 환원기는 쉬프트 레지스터(44)로부터 비교 비트 데이터(TBD)를 입력하는 익스클루시브 OR 게이트(50)와, 이 익스클루시브 OR 게이트(50)의 출력단자에 접속되어진 입력단자(D)를 가지는 플립플롭(52)를 구비한다. 익스클루시브 OR 게이트(50)는 비교 비트 데이터(TBD)와 플립플롭(52)의 출력단자(Q)로부터 귀환되는 이전 라인의 화소 비트 데이터(PBD)를 익스클루시브 OR 연산하여 그 결과를 플립플롭(52)의 입력단자(D)에 공급한다. 이를 상세히 하면, 익스클루시브 OR 게이트(50)는 비교 비트 데이터(TBD)의 논리 값이 "0"인 경우에는 이전 라인의 화소 비트 데이터(PBD)를 그대로 플립플롭(52)의 입력단자(D)에 공급한다. 반대로, 비교 비트 데이터(TBD)의 논리 값이 "1"인 경우에는 익스클루시브 OR 게이트(50)는 이전 라인의 화소 비트 데이터(PBD)를 반전시켜 플립플롭(52)의 입력단자(D)에 공급한다. 다시 말하여, 익스클루시브 OR 게이트(50)는 비교 비트 데이터(TBD)의 논리 값에 따라 플립플롭(52)의 출력단자(Q)로부터 입력단자(D) 쪽으로 귀환될 화소 비트 데이터(PBD)를 선택적으로 반전시키게 된다.
플립플롭(52)은 도2에서의 제어기(30)로부터 자신의 클리어단자(CLR)쪽으로 공급되는 데이터 리세트 신호(DRS)에 선택적으로 응답하여 출력단자(Q) 상의 화소 비트 데이터(PBD)를 "0"의 논리 값으로 초기화 한다. 플립플롭(52)의 출력단자(Q) 상의 화소 비트 데이터(PBD)는 데이터 리세트 신호(DRS)가 로우논리를 가지는 때에 "0"의 논리 값으로 초기화된다. 또한, 플립플롭(52)은 라인 펄스(HP)에 응답하여 입력단자(D) 상의 논리신호를 출력단자(Q) 쪽으로 래치시킨다. 플립플롭(52)의 입력단자(D) 상의 논리신호는 라인 펄스의 상승 에지 (또는 하강 에지)마다 출력단자(Q)쪽으로 래치되게 된다. 이러한 동작을 수행하는 플립플롭(52)은 이전의 화소 비트 데이터를 일시적으로 보관하기 위한 1 비트 메모리의 기능을 수행한다고 할 수 있다.
상술한 바와 같이, 본 발명에 따른 데이터 전송 장치에서는 전송될 비트 데 이터가 이전의 비트 데이터와 동일한가의 여부를 나타내는 비교신호의 형태로 전송되게 함으로써 수평 및 수직 방향에서 동일한 논리 값을 가지는 데이터가 수 회 내지 수십 회 나타나게 되는 데이터 파일 (예를 들면, 영상 데이터)의 주파수(즉, 논리 변경 횟수)를 현저하게 낮출 수 있다. 전송 시의 데이터 파일의 주파수, 즉 논리 변경 횟수가 줄어들게 됨으로써, 본원 발명에 따른 데이터 전송 장치는 전력 소모 및 EMI를 최소화 할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 일 예로, 본원 발명의 실시 예로서 도2에서와 같은 제어기와 D-IC 칩간의 데이터 전송로가 설명되었으나, 당업자라면 누구나 본원 발명이 컴퓨터 본체에 있는 그래픽 카드와 제어기 간의 전송로에 적용될 수 있음과 아울러 그래픽 카드와 D-IC 칩 간의 데이터 전송로에도 적용될 수 있다는 것을 충분히 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (18)

  1. 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 단계;
    상기 전송되어질 비트 데이터를 지연된 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하는 단계; 및
    상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 송신 방법.
  2. 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 지연수단; 및
    상기 전송되어질 비트 데이터를 상기 지연수단으로부터의 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하고 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 비트 치환 수단을 구비하는 것을 특징으로 하는 데이터 송신장치.
  3. 제 2 항에 있어서,
    상기 지연수단은 라인 메모리를 포함하는 것을 특징으로 하는 데이터 송신장치.
  4. 제 2 항에 있어서,
    상기 비트 치환 수단은 익스클루시브 OR 게이트를 포함하는 것을 특징으로 하는 데이터 송신장치.
  5. 비트 데이터를 일시적으로 저장하는 단계;
    전송 선로로부터 현재 비트 데이터와 이전 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터를 입력하는 단계; 및
    상기 동일성 여부 비트 데이터에 응답하여 저장되어진 비트 데이터를 선택적으로 반전시키는 단계를 포함하는 것을 특징으로 하는 데이터 수신 방법.
  6. 비트 데이터를 일시적으로 저장하는 비트 메모리; 및
    전송 선로로부터 현재 비트 데이터와 이전 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터를 수신하고 상기 동일성 여부 비트 데이터에 응답하여 상기 비트 메모리에 저장된 비트 데이터를 선택적으로 반전시키는 비트 환원 수단을 구비하는 것을 특징으로 하는 데이터 수신장치.
  7. 제 6 항에 있어서,
    상기 비트 메모리는 플립플롭을 포함하는 것을 특징으로 하는 데이터 수신장치.
  8. 제 6 항에 있어서,
    상기 비트 환원 수단은 익스클루시브 OR 게이트를 포함하는 것을 특징으로 하는 데이터 수신장치.
  9. 제 1 항에 있어서,
    상기 비트 데이터들은 액정패널에 표시될 화소 데이터를 포함하는 것을 특징으로 하는 데이터 송신 방법.
  10. 제 2 항에 있어서,
    상기 비트 데이터들은 액정패널에 표시될 화소 데이터를 포함하는 것을 특징으로 하는 데이터 송신장치.
  11. 제 5 항에 있어서,
    상기 비트 데이터들은 액정패널에 표시될 화소 데이터를 포함하는 것을 특징으로 하는 데이터 수신 방법.
  12. 제 6 항에 있어서,
    상기 비트 데이터들은 액정패널에 표시될 화소 데이터를 포함하는 것을 특징으로 하는 데이터 수신장치.
  13. 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 지연수단;
    상기 전송되어질 비트 데이터를 상기 지연수단으로부터의 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하고 상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 비트 치환 수단; 및
    상기 비트 데이터를 일시적으로 저장하는 비트 메모리를 포함하고 상기 전송 선로로부터 상기 동일성 여부 비트 데이터를 수신하고 상기 동일성 여부 비트 데이터에 응답하여 상기 비트 메모리에 저장된 비트 데이터를 선택적으로 반전시키는 비트 환원 수단, 및 상기 선택적으로 반전되는 비트 데이터를 아날로그 화소신호로 변환하는 디지털-아날로그 변환기를 포함하여 상기 아날로그 화소신호를 액정패널의 데이터라인들에 공급하는 데이터 드라이버 집적회로를 구비하는 것을 특징으로 하는 액정표시장치.
  14. 제 13 항에 있어서,
    상기 지연수단은 라인 메모리를 포함하는 것을 특징으로 하는 액정표시장치.
  15. 제 13 항에 있어서,
    상기 비트 치환 수단은 익스클루시브 OR 게이트를 포함하는 것을 특징으로 하는 액정표시장치.
  16. 제 13 항에 있어서,
    상기 비트 메모리는 플립플롭을 포함하는 것을 특징으로 하는 액정표시장치.
  17. 제 13 항에 있어서,
    상기 비트 환원 수단은 익스클루시브 OR 게이트를 포함하는 것을 특징으로 하는 액정표시장치.
  18. 전송되어질 비트 데이터를 적어도 1 비트 이상의 기간 지연시키는 단계;
    상기 전송되어질 비트 데이터를 지연된 비트 데이터와의 동일성 여부에 따라 결정되는 동일성 여부 비트 데이터로 치환하는 단계;
    상기 동일성 여부 비트 데이터를 전송 선로로 전송하는 단계;
    상기 비트 데이터를 일시적으로 저장하는 단계;
    상기 동일성 여부 비트 데이터를 상기 전송 선로로부터 입력하는 단계;
    상기 동일성 여부 비트 데이터에 응답하여 상기 저장된 비트 데이터를 선택적으로 반전시키는 단계; 및
    상기 선택적으로 반전되는 비트 데이터를 아날로그 화소신호로 변환하여 액정패널의 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1019990063229A 1999-12-28 1999-12-28 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 KR100669095B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019990063229A KR100669095B1 (ko) 1999-12-28 1999-12-28 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법
US09/747,931 US6771246B2 (en) 1999-12-28 2000-12-27 Data transmission method and apparatus for driving a display
US10/868,767 US7151534B2 (en) 1999-12-28 2004-06-17 Data transmission method and apparatus for driving a display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063229A KR100669095B1 (ko) 1999-12-28 1999-12-28 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20010060787A KR20010060787A (ko) 2001-07-07
KR100669095B1 true KR100669095B1 (ko) 2007-01-16

Family

ID=19630588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063229A KR100669095B1 (ko) 1999-12-28 1999-12-28 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법

Country Status (2)

Country Link
US (2) US6771246B2 (ko)
KR (1) KR100669095B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304017A (zh) * 2015-10-26 2016-02-03 惠州市德赛智能科技有限公司 提高led显示屏电磁兼容性的电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864921B1 (ko) * 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
JP4000001B2 (ja) * 2002-04-22 2007-10-31 松下電器産業株式会社 クロック制御装置およびクロック制御方法
CN101561998A (zh) 2008-04-14 2009-10-21 北京京东方光电科技有限公司 液晶显示器数据处理方法和装置
JP2017219586A (ja) * 2016-06-03 2017-12-14 株式会社ジャパンディスプレイ 信号供給回路及び表示装置
KR102503176B1 (ko) * 2018-03-13 2023-02-24 삼성디스플레이 주식회사 데이터 전송 시스템, 상기 데이터 전송 시스템을 포함하는 표시 장치 및 이를 이용한 데이터 전송 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223393A (ja) * 1988-07-12 1990-01-25 Matsushita Electric Ind Co Ltd マトリックス表示装置
KR19980076463A (ko) * 1997-04-10 1998-11-16 윤종용 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
KR19990077407A (ko) * 1998-03-02 1999-10-25 히로 산쥬 액정표시장치와이것에사용되는집적회로및액정표시장치의구동방법과구동장치
US6344850B1 (en) * 1998-06-30 2002-02-05 Kabushiki Kaisha Toshiba Image data reconstructing device and image display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0069183B1 (fr) 1981-06-25 1985-09-18 International Business Machines Corporation Procédé et dispositif pour transmettre des signaux logiques entre microplaquettes
FR2589653B1 (fr) 1985-11-05 1990-03-23 Lignes Telegraph Telephon Dispositif de mise en oeuvre d'un code a faible disparite accumulee en transmission numerique a haut debit et procede de codage utilisant un tel dispositif
EP0511373B1 (en) 1990-11-13 1998-01-07 Hewlett-Packard Company Dc-free line code and bit and frame synchronization for arbitrary data transmission
JPH04303234A (ja) 1991-03-29 1992-10-27 Mitsubishi Electric Corp データ転送方式
JPH05334206A (ja) 1992-05-29 1993-12-17 Toshiba Corp インターフェース制御装置
JP2647344B2 (ja) 1994-06-16 1997-08-27 啓二 大賀 データ転送装置
KR0161918B1 (ko) 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버
US5999571A (en) 1995-10-05 1999-12-07 Silicon Image, Inc. Transition-controlled digital encoding and signal transmission system
US5974464A (en) 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
JPH09233146A (ja) 1996-02-22 1997-09-05 Oki Electric Ind Co Ltd ディジタル情報処理装置
US5748902A (en) 1996-07-19 1998-05-05 Compaq Computer Corporation Polarity switched data bus for reduced electromagnetic interference
JP3006524B2 (ja) 1996-12-25 2000-02-07 日本電気株式会社 双方向遷移数削減インターフェース回路
JP3129271B2 (ja) * 1998-01-14 2001-01-29 日本電気株式会社 ゲートドライバ回路及びその駆動方法、並びにアクティブマトリクス型液晶表示装置
US6356260B1 (en) * 1998-04-10 2002-03-12 National Semiconductor Corporation Method for reducing power and electromagnetic interference in conveying video data
JP3258283B2 (ja) * 1998-11-05 2002-02-18 インターナショナル・ビジネス・マシーンズ・コーポレーション データ変化量を削減するデータ転送方法および装置
KR100313243B1 (ko) 1998-12-31 2002-06-20 구본준, 론 위라하디락사 데이터 전송 장치 및 그 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223393A (ja) * 1988-07-12 1990-01-25 Matsushita Electric Ind Co Ltd マトリックス表示装置
KR19980076463A (ko) * 1997-04-10 1998-11-16 윤종용 저전압 차동 신호전송을 이용한 액정 표시 장치 모듈 및 그 시스템
KR19990077407A (ko) * 1998-03-02 1999-10-25 히로 산쥬 액정표시장치와이것에사용되는집적회로및액정표시장치의구동방법과구동장치
US6344850B1 (en) * 1998-06-30 2002-02-05 Kabushiki Kaisha Toshiba Image data reconstructing device and image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304017A (zh) * 2015-10-26 2016-02-03 惠州市德赛智能科技有限公司 提高led显示屏电磁兼容性的电路

Also Published As

Publication number Publication date
US7151534B2 (en) 2006-12-19
US20010040564A1 (en) 2001-11-15
US20040246223A1 (en) 2004-12-09
KR20010060787A (ko) 2001-07-07
US6771246B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
US7936345B2 (en) Driver for driving a display panel
JP4567356B2 (ja) データ転送方法および電子装置
KR100313243B1 (ko) 데이터 전송 장치 및 그 방법
CN100474386C (zh) 控制驱动器及显示装置
US6356260B1 (en) Method for reducing power and electromagnetic interference in conveying video data
US5986641A (en) Display signal interface system between display controller and display apparatus
JP2001222249A (ja) Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
US20060256063A1 (en) Display apparatus including source drivers and method of controlling clock signals of the source drivers
US20140192097A1 (en) Display driver circuit and method of transmitting data in a display driver circuit
EP0994458B1 (en) Video signal driver for matrix display
US20070063954A1 (en) Apparatus and method for driving a display panel
KR100669095B1 (ko) 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법
JP3660126B2 (ja) データ転送回路及び液晶表示装置
KR100386732B1 (ko) 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치
US6538633B1 (en) Liquid crystal display apparatus and method for controlling the same
KR100293523B1 (ko) 액정표시장치
JP4508359B2 (ja) 液晶表示装置
US20070139349A1 (en) Driving ic for a display device
EP1079300A1 (en) Method and apparatus for serially transmitting graphics data
KR100311885B1 (ko) 저소비 전력형 데이터 전송 회로 및 전송 방법, 이를 이용한 액정 표시 장치
JPH09244589A (ja) 表示装置
US6429838B1 (en) Correlation modulating apparatus
JPH1055157A (ja) ディスプレイ・データの水平スクロール方式
Maeda et al. 22.2: Multi‐Resolution for Low Power Mobile AMLCD
KR100950513B1 (ko) 액정표시장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee