JP3660126B2 - データ転送回路及び液晶表示装置 - Google Patents
データ転送回路及び液晶表示装置 Download PDFInfo
- Publication number
- JP3660126B2 JP3660126B2 JP13524398A JP13524398A JP3660126B2 JP 3660126 B2 JP3660126 B2 JP 3660126B2 JP 13524398 A JP13524398 A JP 13524398A JP 13524398 A JP13524398 A JP 13524398A JP 3660126 B2 JP3660126 B2 JP 3660126B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- circuit
- hold
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Description
【０００１】
【発明の属する技術分野】
本発明は、データ転送回路及び液晶表示装置に係り、特に、データバスを終端抵抗により終端したデータ転送回路及び液晶表示装置に関する。
【０００２】
【従来の技術】
従来のデータ転送回路としては、例えば、日経エレクトロニクス、１９９２年６月８日号（Ｎｏ．５５６）日経ＢＰ社、ｐｐ．１３３−１４４に記載されているように、ＧＴＬ（Gunning Transceiver Logic）やＣＴＴ（Center Tapped Termination）といわれる入出力インタフェースを備えたデータ転送回路が知られている。このデータ転送回路は、データ転送速度の高速化及び消費電力面で有利な信号振幅が１Ｖ以下のものである。即ち、このデータ転送回路は、データバスを終端抵抗によって終端し、小振幅にすることで、容量及び振幅電圧の２乗及び周波数の積で表わされる交流成分の消費電力を抑え、動作周波数を上げて高速なデータ転送速度を実現している。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＧＴＬやＣＴＴ等の入出力インタフェースを備えたデータ転送回路においては、交流成分の消費電力を押さえることにより、電源電圧フル振幅のデータ転送回路に比較して、高速かつ低消費電力のデータ転送を実現しているが、終端抵抗での直流分の消費電力が生じる。
【０００４】
例えば、終端電圧を１．５Ｖ、データ信号線の信号振幅電圧は終端電圧を中心に±０．５Ｖ、終端抵抗は５０Ωとしたとき、信号のハイレベルまたはロウレベルに関わらず、終端抵抗は、±１０ｍＡと常に一定の電流が流れることになる。従って、同じ値のデータを連続して転送して、データの実質的な周波数速度が下がっても、定常的に流れる終端電流により消費電力を抑えることが困難であるという問題があった。
【０００５】
本発明の目的は、終端抵抗により終端されたデータバスにおける消費電力を低減することができるデータ転送回路及び液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明は、ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するとともに、ホールド信号線を介してこのホールド信号を上記液晶駆動回路に送信するホールド信号生成手段を備え、上記液晶駆動回路は、受信した上記表示データをホールドするホールド回路を備え、上記液晶駆動回路は、上記ホールド信号によって上記コントローラからの表示データの受信を停止し、上記ホールド回路は、上記コントローラからの表示データの受信を停止している場合に、上記ホールド回路によってホールドされた表示データを出力するようにしたものである。
かかる構成により、終端抵抗に流れる電流を低減して、消費電力を低減し得るものとなる。
【０００７】
（２）上記（１）において、好ましくは、上記ホールド信号生成手段は、所定時間遅延させたデータと送信するデータを比較し、一致するときホールド信号を有効にするものである。
かかる構成により、送信データと前のサイクルのデータが一致する場合のみならず、さらに、終端抵抗を流れる電流を低減し得るものとなる。
【０００８】
（３）上記（１）において、好ましくは、上記コントローラは、送信する有効表示データと無効表示データの内、無効表示データについては、第１のデータを送信するとともに、残りのデータ送信を停止して、ホールド信号を上記液晶駆動回路に送信するものである。
かかる構成により、無効表示データの送信中の終端抵抗を流れる電流を低減し得るものとなる。
【０００９】
（４）上記（１）において、好ましくは、上記コントローラは、送信するデータを複数の組に分割し、それぞれの組のデータに対して、上記ホールド信号生成回路を備えるものである。
かかる構成により、各組毎の終端抵抗に流れる電流を低減し得るものとなる。
【００１０】
（５）上記（４）において、好ましくは、上記コントローラは、送信するデータを上位ビットと下位ビットのデータに分割し、それぞれのデータに対して、上記ホールド信号生成回路を備えるものである。
【００１１】
（６）上記目的を達成するために、本発明は、ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するホールド信号生成手段を備え、上記コントローラは、このホールド信号によってデータ送信を停止するとともに、ホールド信号線を介して上記ホールド信号を上記液晶駆動回路に送信し、上記液晶駆動回路は、上記ホールド信号に従って受信した上記表示データをホールドするとともに、上記コントローラからの表示データの受信を停止している場合に、このホールドされた表示データを出力するホールド回路を備えるようにしたものである。
かかる構成により、終端抵抗に流れる電流を低減して、消費電力を低減し得るものとなる。
【００１２】
【発明の実施の形態】
以下、図１〜図６を用いて、本発明の一実施形態によるデータ転送回路の構成及び動作について説明する。
最初に、図１を用いて、本実施形態によるデータ転送回路の全体構成について説明する。
【００１３】
本実施形態によるデータ転送回路は、データ送信回路１００と、データ受信回路２００と、データ送信回路１００からデータ受信回路２００にｎビットのデータを転送するｎ本のデータ信号線３００と、データ送信回路１００からデータ受信回路２００にホールド信号を送るホールド信号線４００と、データ信号線３００及びホールド信号線４００を終端電圧Ｖterに終端する（ｎ＋１）個の終端抵抗Ｒｔ-1，…，Ｒｔ-n，Ｒｔ-Hとから構成されている。
【００１４】
データ転送回路１００は、内部回路１１０と、内部回路１１０の出力するｎビットの内部送信データＤＡ１に基づいてデータ信号線３００から出力する外部送信データを生成するとともに、ホールド信号線４００から出力するホールド信号を出力する出力制御回路１２０とから構成されている。
【００１５】
出力制御回路１２０は、出力データＤＡ２及びホールド信号Ｈoldを生成するホールド信号生成回路１２２と、ホールド信号Ｈoldによってハイインピーダンスに制御されるｎ個の３ステート出力バッファＢｕから構成されるデータ用出力バッファ回路１２４と、ホールド信号用出力バッファ１２６とから構成されている。なお、ホールド信号生成回路１２２の詳細な構成については、図２を用いて後述する。
【００１６】
データ受信回路２００は、データ信号線３００から送られてくるデータを、ホールド信号に基づいて内部受信データＤＡ４に復元する入力制御回路２１０と、復元された内部受信データＤＡ４によって駆動される内部回路２２０とから構成されている。
【００１７】
入力制御回路２１０は、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器Ｄif及び、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄifから構成される差動増幅回路２１２と、入力する受信データＤＡ３を受信ホールド信号Ｈrecに応じてホールドするホールド回路２１４とから構成されている。なお、入力制御回路２１０の詳細な構成については、図４を用いて、後述する。
【００１８】
次に、本実施形態によるデータ転送回路の全体的な動作について説明する。
最初に、データ送信回路１００によるデータ送信動作について説明する。
データ送信回路１００内の内部回路１１０が出力する内部送信データＤＡ１は、出力制御回路１２０内のホールド信号生成回路１２２に入力する。ホールド信号生成回路１２２は、内部送信データＤＡ１を基に、ホールド信号Ｈoldを生成する。ホールド信号生成回路１２２の詳細構成及び動作については、図２及び図３を用いて後述する。ホールド信号Ｈoldは、内部送信データＤＡ１が１サイクル前のデータ値と等しいときアクティブとなる。ホールド信号生成回路１２０の出力した送信データＤＡ２は、出力バッファ回路１２４を構成する３ステート出力バッファＢｕに入力する。３ステート出力バッファＢｕは、内部送信データＤＡ２をデータ信号線３００に出力する。なお、３ステート出力バッファＢｕは、プッシュプル型のバッファであるものとする。
【００１９】
データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端するため、データ信号線３００を流れるデータ信号は、終端電圧Ｖterを中心に電圧値が変化し、３ステート出力バッファＢｕに入力する送信データがハイの場合は終端電圧Ｖterよりも高い電圧値となり、ロウの場合は終端電圧Ｖterよりも低い電圧値となる。また、３ステート出力バッファＢｕの制御端子にはホールド信号Ｈoldが入力し、ホールド信号Ｈoldがアクティブのときには、３ステート出力バッファ１２４の出力はハイインピーダンスとなる。即ち、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。
さらに、ホールド信号Ｈoldは、ホールド信号用出力バッファ１２６を介してホールド信号線４００に出力される。このようにして、データ送信動作が行われる。
【００２０】
次に、データ受信回路２００によるデータ受信動作について説明する。
データ受信回路２００の入力制御回路２１０内の差動増幅器Ｄifの負入力端子（−）にデータ信号線３００が入力し、正入力端子（＋）に参照電圧Ｖｒｅｆが入力することにより、送信データを受信する。差動増幅器Ｄifは、参照電圧Ｖrefをスレッショルドレベルとしてデータ信号線３００を介して送信されたデータを受信し、その反転データを受信データＤＡ３として出力する。この時、受信データＤＡ３の振幅は、電源電圧レベルとなる。
【００２１】
受信データＤＡ３は、ホールド回路２１４に入力し、さらに、差動増幅器Ｄifで受信した内部ホールド信号Ｈrecもホールド回路２１４に入力する。ホールド回路２１４は、ホールド信号Ｈrecがアクティブのとき、入力する受信データＤＡ３を遮断し値を保持する。ホールド回路２１４の詳細構成及び動作については、図４を用いて後述する。ホールド信号Ｈrecがアクティブのとき、データ信号線３００の電圧値は終端電圧Ｖterと同じ電圧値となり、データを受信する差動増幅器Ｄifの受信データもハイレベルとロウレベルの間の中間レベルになるが、ホールド信号Ｈrecにより、データ受信回路２００内の内部受信データＤＡ４はホールドされているため、内部回路２２０に影響はないものである。
【００２２】
以上のように、ホールド信号を生成し、ホールド信号にしたがってデータを保持することでデータ送受信を実現する。
【００２３】
次に、図２及び図３を用いて、本実施形態による出力制御回路１２０に用いられるホールド信号生成回路１２２の構成及び動作について説明する。
図２に示すように、ホールド信号生成回路１２２は、ラッチ回路ＬＡＴ，ＬＡＴ２と、比較器ＣＯＭＰとから構成されている。なお、図１には示さなかったが、ホールド信号生成回路１２２にはデータをラッチするためにクロックＣＬＫも入力する。
【００２４】
内部送信データＤＡ１（以下、「入力データ」と称する）は、ラッチ回路ＬＡＴ１に入力し、クロックＣＬＫでラッチされることにより、１サイクル遅れた送信データＤＡ２（以下、「出力データ」と称する）が、ラッチ回路ＬＡＴ１から出力する。即ち、図３（Ｂ），（Ｃ）に示すように、サイクル０において、ラッチ回路ＬＡＴ１に入力した入力データＤ１は、１サイクル遅れたサイクル１のタイミングで、出力データとして、ラッチ回路ＬＡＴ１から出力する。
【００２５】
入力データと出力データは比較器４１に入力し、入力データと出力データが一致したとき、つまり、等しいデータが２サイクル連続するとき、一致検出信号Ｓagrをアクティブにする。例えば、図３（Ｂ）に示す例では、入力データＤ１，Ｄ２は、それぞれ、１サイクル毎に、データが変わるが、入力データＤ３は、サイクル２〜サイクル４までの３サイクルの間等しいものとする。このとき、サイクル３とサイクル４において、比較器ＣＯＭＰの入力が一致することになり、このとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力である一致検出信号Ｓagrがアクティブ（ハイレベル）となる。同様にして、入力データＤ５も、サイクル６以降等しいデータが続くものとすると、サイクル７以降において、比較器ＣＯＭＰの入力が一致することになり、このとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力である一致検出信号Ｓagrがアクティブ（ハイレベル）となる。
【００２６】
一致検出信号Ｓagrは、ラッチ回路ＬＡＴ２によってラッチされ、ホールド信号Ｈoldとして出力する。図３（Ｅ）に示すように、ホールド信号Ｈoldは、一致検出信号Ｓagrに対して１サイクル遅れた信号となる。
【００２７】
このようにして、ホールド信号生成回路１２２は、送信データＤＡ２とホールド信号Ｈoldを生成する。
なお、上述した説明では、入力データをラッチ回路ＬＡＴ１で１サイクル遅延して出力データを生成したが、入力データをそのまま出力データとし、一致検出信号Ｓagrをそのままホールド信号Ｈoldとして出力しても、同一データが複数サイクル連続するデータの第２サイクルからホールド信号Ｈoldが有効となれば、何ら問題はないものである。
【００２８】
次に、図４を用いて、本実施形態による入力制御回路２１０の詳細な構成及び動作について説明する。
入力制御回路２１０の差動増幅回路２１２は、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器Ｄif-1，…，Ｄif-nと、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄif-Hとから構成されている。
【００２９】
ホールド回路２１４は、受信データが入力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受信ホールド信号Ｈrecが入力する直列接続されたインバータＩＮＶ１，ＩＮＶ２とから構成されている。データラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構成を有しているものであり、ここでは、データラッチ手段ＤＬ-1の構成について説明する。データラッチ手段ＤＬ-1は、スイッチＳＷ-1と、インバータＩＮＶ-1と、クロックトインバータＣＩ-1とから構成されている。クロックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力されるラッチ信号ＳLにより、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なインバータ回路である。インバータＩＮＶ-1の出力は、クロックトインバータＣＩ-1に入力し、反転した出力がインバータＩＮＶ-1の入力側に接続し、フィードバックループを形成してデータラッチ手段ＤＬ-1を構成する。
【００３０】
次に、入力制御回路２１０の動作について説明する。
差動増幅回路２１２を構成する差動増幅器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，…，Ｄif-nは、データ信号線３００の反転データである受信データＤＡ３を出力し、受信データＤＡ３をホールド回路２１４に入力する。
【００３１】
受信データＤＡ３は、スイッチＳＷ-1，…，ＳＷ-nを通して、インバータＩＮＶ-1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。また、内部受信データＤＡ４は、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なクロックトインバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバックループを形成してラッチ回路を構成する。
【００３２】
ホールド回路２１４には、さらにデータ信号線３００と同様に差動増幅器Ｄif-Hを介して反転した内部ホールド信号Ｈrecが入力し、インバータＩＮＶ１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。ホールド信号４００がインアクティブのとき、スイッチＳＷ-1，…，ＳＷ-nはオンとなり、受信データＤＡ３を通し、クロックトインバータＣＩ-1，…，ＣＩ-nは、出力をハイインピーダンスにしてインバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。即ち、データラッチ手段ＤＬ-1，…，ＤＬ-nは、受信データＤＡ３を、そのまま内部受信データＤＡ４として、通過させる。
【００３３】
ホールド信号４００がアクティブのとき、スイッチＳＷ-1，…，ＳＷ-nはオフとなり、受信データＤＡ３は遮断され、クロックトインバータＣＩ-1，…，ＣＩ-nは、インバータＩＮＶ-1，…，ＩＮＶ-nの出力の反転を出力し、フィードバックループで値が保持され、内部受信データＤＡ４を出力する。即ち、データラッチ手段ＤＬ-1，…，ＤＬ-nは、データをラッチする。この時、スイッチＳＷ-1，…，ＳＷ-nにより差動増幅回路２１２が出力する受信データＤＡ３が遮断されるため、データ信号線３００が終端電圧Ｖterのレベルとなって、受信データＤＡ３の電圧値が変化しても、ホールド回路２１４の出力する内部受信データＤＡ４には影響はなくなる。
【００３４】
このようにして、ホールド信号Ｈrecを用いて受信データＤＡ４を保持することでデータ信号線３００を終端電圧Ｖterレベルにすることができる。
【００３５】
ここで、図５及び図６を用いて、本実施形態によるデータ転送回路のデータ送信回路により送信され、データ受信回路により受信されるデータについて説明する。
図５は、テキストデータが表示されているドットマトリックス型の表示画面であり、図６は、本実施形態によるデータ転送回路を用いた表示画面の第１ラインの表示データのデータ転送のタイミングチャートを示している。
【００３６】
図５に示すように、表示画面上に、「０１」という数字を表示しようとする場合、表示画面を拡大してみると、例えば、ｙ方向は５ラインで文字の１行を構成するとすると、第１ラインのｘ方向のデータは、白を「ハイレベル＝１」とし、黒を「ロウレベル＝０」のデータで表すと、「１０１１１０１１１１……」となる。
【００３７】
図６（Ａ）は、図５に示した第１ラインを表示するために、図１に示したデータ送信回路１００の内部回路１１０が出力する内部送信データＤＡ１を示している。
【００３８】
図６（Ｂ）に示すデータ信号線３００を流れる信号は、図３（Ｃ）において説明した出力データＤＡ２に等しいものであり、内部送信データＤＡ１が１サイクル遅れた信号となっている。なお、図６（Ｂ）において、実線は本実施形態におけるデータ波形を示している。破線は、参考のために従来例について示している。
また、終端電圧Ｖterを１．５Ｖとし、データ信号線３００及びホールド信号線４００を流れるデータは、１．５Ｖを中心として、±０．５Ｖの振幅の信号となっている。
【００３９】
データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端するため、データ信号線３００を流れるデータ信号は、終端電圧Ｖterを中心に電圧値が変化し、３ステート出力バッファＢｕに入力する送信データがハイの場合は終端電圧Ｖterよりも高い電圧値（２．０Ｖ）となり、ロウの場合は終端電圧Ｖterよりも低い電圧値（１．０Ｖ）となる。
【００４０】
サイクル４，５においては、図３（Ｅ）に示したホールド信号生成回路１２２は、図６（Ｄ）に示したホールド信号Ｈoldを生成する。ホールド信号Ｈoldは、図１に示したように、３ステート出力バッファＢｕの制御端子に入力し、ホールド信号Ｈoldがアクティブのときには、３ステート出力バッファＢｕの出力はハイインピーダンスとなる。即ち、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。従って、サイクル４，５においては、本実施形態においては、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。なお、従来の方式では、サイクル３〜５の間は、ハイレベルとなっている。同様にして、サイクル８〜１０の間も、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
【００４１】
次に、図６（Ｃ）は、終端抵抗Ｒｔを流れる電流を示しており、Ｒｔ電流は、データ信号線３００を流れる信号はハイレベルのときは、プラスの電流（例えば、＋１０ｍＡ）が流れ、ロウレベルのときは、マイナスの電流（例えば、−１０ｍＡ）が流れる。さらに、本実施形態のように、出力バッファとして、３ステート出力バッファＢｕを用いて、その制御入力により、３ステート出力バッファＢｕの出力をハイインピーダンスとすると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図６（Ｃ）に示すように、サイクル４，５及びサイクル８〜１０の間においては、従来の＋１０ｍＡから０ｍＡに低減することができる。この電流低減によって、本実施形態においては、消費電力を低減することができる。
【００４２】
さらに、図６（Ｅ）により、受信時の動作について説明すると、サイクル１〜３においては、図４に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなっており、データ信号線３００を流れるデータ（図６（Ｃ））は、そのまま、内部受信データＤＡ４として、入力制御回路２１０から出力される。なお、内部受信データＤＡ４は、高電位Ｖccと低電位ＧＮＤの間の振幅を有する信号となる。一方、サイクル４，５においては、スイッチＳＷ-1，…，ＳＷ-nはオフとなる。そして、内部受信データＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nにラッチされた前のサイクルのレベルとなる。同様にして、サイクル８〜１０も、前のサイクルのレベルとなる。
【００４３】
ここで、図６（Ａ）の内部送信データＤＡ１と、図６（Ｅ）の内部受信データＤＡ４は、１サイクル遅れているのみ等しいデータとなっている。即ち、本実施形態においては、同じデータが続く場合には、Ｒｔ電流を０とするようにして、消費電力を低減している。
【００４４】
なお、従来のデータ転送回路においては、Ｎビットのデータを転送する際には、データ信号線３００の本数は、Ｎ本である。本実施形態においては、ホールド信号線４００が１本追加されるため、Ｎ＋１本必要となる。ホールド信号線４００を流れる電流を考慮して、消費電力の低減効果について見ると、次のようになる。サイクル１から３では（Ｎ＋１）×１０ｍＡのＲｔ電流が流れるが、サイクル４から５では、１×１０ｍＡのＲｔ電流となる。即ち、サイクル１から１０までに流れる単位時間当たりの電流は、各サイクルに流れる電流の総和をサイクル数で割ることにより得られ、（０．５×Ｎ＋１）×１０ｍＡとなる。従来のデータ転送回路においてはＮ×１０ｍＡの電流が定常的に流れるため、Ｎが３以上の場合に、サイクル１から１０のデータでは、本実施形態によるデータ転送回路の方がＲｔに流れる電流が少なくなる。さらに、同一データがより多く連続する場合には従来に比べ、大幅にＲｔ電流を低減することができる。例えば、図６（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝１０のデータ信号線３００に同時送る場合を考えると、従来に対して本実施形態の消費電力は、６０％まで低減することができる。
【００４５】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
【００４６】
次に、図７〜図９を用いて、本発明の第２の実施形態によるデータ転送回路について説明する。
図７は、本実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成は示しており、図８は、本実施形態によるホールド信号生成回路の動作を示しており、図９は、本実施形態によるデータ転送回路のデータ転送の動作を示している。
【００４７】
最初に、図７を用いて、本実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成について説明する。なお、本実施形態によるデータ転送回路の全体構成は、図１に示したデータ送信回路１００と、データ転送回路受信回路２００と、データ信号線３００と、ホールド信号線４００とから構成されるデータ転送回路と同様であり、ホールド信号生成回路の構成が、図２に示したホールド信号生成回路１２２と一部異なるものである。
【００４８】
本実施形態においても、図１〜図６において説明した実施形態と同様にして、送信するデータが１サイクル前のデータと等しいときには、データ送信をホールドし、データ受信回路側で送られてきたホールド信号に基づいて復元するようにした点は同様である。
本実施形態においては、図１〜図６に示した実施形態よりさらに、消費電力を低減しようとしているものである。
【００４９】
図７に示すように、ホールド信号生成回路１２２Ａは、遅延回路ＤＥＬと、比較器ＣＯＭＰ２とから構成されている。遅延回路ＤＥＬによる遅延時間Ｔｄは、１サイクルの時間よりも短くしている。例えば、１サイクルを３０ｎｓとすると、遅延時間Ｔｄは、１０ｎｓ〜２０ｎｓとする。
内部送信データＤＡ１（以下、「入力データ」と称する）は、そのまま送信データＤＡ２’（以下、「出力データ」と称する）として出力する。また、入力データＤＡ１は、遅延回路ＤＥＬに入力し、遅延時間Ｔｄだけ遅れた遅延データＳｄとして出力し、比較器ＣＯＭＰ２の一方の入力端子に入力する。また、比較器ＣＯＭＰ２の他方の入力端子には、入力データＤＡ１がそのまま入力する。比較器ＣＯＭＰ２の２つの入力データが一致したとき、ホールド信号がアクティブとなる。
【００５０】
例えば、図８に示す例において、図８（Ａ）は、図３（Ｂ）に示したものと同じ入力データＤＡ１を示している。遅延データＳｄは、図８（Ｂ）に示すように、入力データＤＡ１に対して、遅延時間Ｔｄだけ遅延したものとなる。ここで、両者が一致する時間帯を検討してみると、サイクル３，４及びサイクル７〜１０は、図３に示した例と同様に一致している。従って、このとき、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。
【００５１】
また、サイクル０について見ると、遅延時間Ｔｄずれた分、サイクルの長さをＴｃとすると、（Ｔｃ−Ｔｄ）の間は、一致することとなり、図８（Ｃ）に示すように、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。同様にして、サイクル１，２，５，６においても、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。
【００５２】
なお、ここで、ここで、図４に示した入力制御回路２１０のホールド回路２１４は、データラッチ回路ＤＬでデータ値を保持する為に、ホールド信号Ｈrecの立ち上がりエッジに対してデータのセットアップ時間を必要とするため、遅延時間Ｔｄはこのセットアップ時間以上の値とする必要がある。
【００５３】
ここで、図９を用いて、本実施形態によるデータ転送回路のデータ送信回路により送信され、データ受信回路により受信されるデータについて説明する。
図９（Ａ）は、図５に示した第１ラインを表示するために、図１に示したデータ送信回路１００の内部回路１１０が出力する内部送信データＤＡ１を示しており、図６（Ａ）と同じものである。
【００５４】
図９（Ｂ）に示すデータ信号線３００を流れる信号は、内部送信データＤＡ１が１サイクル遅れるとともに、図９（Ｄ）に示すホールド信号Ｈoldがアクティブになったとき、３ステート出力バッファＢｕの出力はハイインピーダンスとなり、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。従って、サイクル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８〜１０において、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
【００５５】
次に、図９（Ｃ）は、終端抵抗Ｒｔを流れる電流を示しており、Ｒｔ電流は、３ステート出力バッファＢｕの制御入力であるホールド信号により、３ステート出力バッファＢｕの出力をハイインピーダンスとすると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図９（Ｃ）に示すように、サイクル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８〜１０の間においては、０ｍＡに低減することができる。この電流低減によって、本実施形態においては、消費電力を低減することができる。
【００５６】
さらに、図９（Ｅ）により、受信時の動作について説明すると、図４に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなっている期間（ホールド信号がロウレベルの期間）は、データ信号線３００を流れるデータは、そのまま、内部受信データＤＡ４として、入力制御回路２１０から出力される。一方、ホールド信号がアクティブとなり、スイッチＳＷ-1，…，ＳＷ-nはオフとなると、内部受信データＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nにラッチされたレベルとなる。
【００５７】
ここで、図９（Ａ）の内部送信データＤＡ１と、図９（Ｅ）の内部受信データＤＡ４は、１サイクル遅れているのみ等しいデータとなっている。即ち、本実施形態においては、同じデータが続く場合には、Ｒｔ電流を０とするようにして、消費電力を低減している。
【００５８】
従って、本実施形態においては、図１〜図６における実施形態によるＲｔ電流の低減効果に加えて、遅延時間Ｔｄに基づいて生成されるホールド信号の分だけＲｔ電流を低減することができる。例えば、図６（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝１０のデータ信号線３００に同時送る場合を考え、サイクルＴｃを３０ｎｓとし、遅延時間Ｔｄを１０ｎｓとすると、従来に対して本実施形態の消費電力は、４３％まで低減することができる。
【００５９】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
【００６０】
次に、図１０を用いて、本発明の第３の実施形態によるデータ転送回路について説明する。なお、図４と同一符号は、同一部分を示している。
なお、本実施形態によるデータ転送回路の全体構成は、図１に示したデータ送信回路１００と、データ転送回路受信回路２００と、データ信号線３００と、ホールド信号線４００とから構成されるデータ転送回路と同様であり、入力制御回路の構成が、図２に示した入力制御回路２１０と一部異なるものである。
【００６１】
本実施形態においても、図１〜図６において説明した実施形態と同様にして、送信するデータが１サイクル前のデータと等しいときには、データ送信をホールドし、データ受信回路側で送られてきたホールド信号に基づいて復元するようにした点は同様である。
【００６２】
図１０は、本発明の第３の実施形態によるデータ転送回路の入力制御回路の構成を示すブロック図である。
図４の実施形態における入力制御回路２１０は、差動増幅器Ｄifの出力である受信データＤＡ３をホールド回路２１４のスイッチＳＷ-1，…，ＳＷ-nにより遮断し、フィードバックループを形成することでデータ値を保持していたが、本実施形態における入力制御回路２１０Ａは、図４に示した入力制御回路２１０における差動増幅器Ｄif−１，…，Ｄif−ｎ及びスイッチＳＷ-1，…，ＳＷ-nに代えて、イネーブル端子を設けた差動増幅器ＥＤif−１，…，ＥＤif−ｎを用いるようにしている。
【００６３】
入力制御回路２１０Ａの差動増幅回路２１２Ａは、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器ＥＤif-1，…，ＥＤif-nと、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄif-Hとから構成されている。差動増幅器ＥＤif-1，…，ＥＤif-nは、イネーブル端子ＥＮを設けた差動増幅器である。
【００６４】
ホールド回路２１４Ａは、受信データが入力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受信ホールド信号Ｈrecが入力する直列接続されたインバータＩＮＶ１，ＩＮＶ２とから構成されている。データラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構成を有しているものであり、ここでは、データラッチ手段ＤＬ-1の構成について説明する。データラッチ手段ＤＬ-1は、インバータＩＮＶ-1と、クロックトインバータＣＩ-1とから構成されている。クロックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力されるラッチ信号ＳLにより、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なインバータ回路である。インバータＩＮＶ-1の出力は、クロックトインバータＣＩ-1に入力し、反転した出力がインバータＩＮＶ-1の入力側に接続し、フィードバックループを形成してデータラッチ手段ＤＬ-1を構成する。
【００６５】
次に、入力制御回路２１０Ａの動作について説明する。
差動増幅回路２１２Ａを構成する差動増幅器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，…，Ｄif-nは、データ信号線３００の反転データである受信データＤＡ３を出力し、受信データＤＡ３をホールド回路２１４Ａに入力する。
【００６６】
受信データＤＡ３は、インバータＩＮＶ-1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。また、内部受信データＤＡ４は、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なクロックトインバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバックループを形成してラッチ回路を構成する。
【００６７】
ホールド回路２１４Ａには、さらにデータ信号線３００と同様に差動増幅器Ｄif-Hを介して反転した内部ホールド信号Ｈrecが入力し、インバータＩＮＶ１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。
【００６８】
差動増幅器Ｄif-1，…，Ｄif-nは、イネーブル端子ＥＮにより電源を接続或いは遮断する回路を設け、ホールド回路２１４ＡのインバータＩＮＶ１が出力するラッチ信号をイネーブル端子ＥＮに接続して、内部ホールド信号Ｈrecがアクティブのときに電源が遮断されるようにする。内部ホールド信号Ｈrecがアクティブのとき、差動増幅器Ｄif-1，…，Ｄif-nの動作が停止し、出力端子はハイインピーダンズとなる。このとき、クロックトインバータＣＩ-1，…，ＣＩ-nは、保持しているデータを出力してフィードバックループが形成されるため、受信データが保持される。
【００６９】
このようにして、ホールド信号Ｈrecを用いて受信データＤＡ４を保持することでデータ信号線３００を終端電圧Ｖterレベルにすることができる。また、ホールド信号Ｈrecがアクティブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能であり、差動増幅器の消費電力を低減することができる。
【００７０】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
また、ホールド信号Ｈrecがアクティブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能であり、差動増幅器の消費電力を低減することができる。
【００７１】
次に、図１１及び図１２を用いて、本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の構成及び動作について説明する。
図１１は、本実施形態によるデータ転送回路を用いた液晶表示装置の全体構成を示しており、図１２は、本実施形態による液晶表示装置の動作を示している。なお、図１と同一符号は、同一部分を示している。
【００７２】
図１１において、液晶パネル１０００に表示される表示データは、コントローラ１００Ｂからデータ信号線３００を介して、液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに転送される。ここで、コントローラ１００Ｂは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｂは、図１に示した出力制御回路１２０を備えており、その内部のホールド信号生成回路としては、図７に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍは、それぞれ、図１に示したデータ受信回路２００に相当するものである。データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎにより終端電圧Ｖterに終端されている。
【００７３】
また、コントローラ２００Ｂは、内部ホールド信号Ｈoldを生成するとともに、オア回路ＯＲは、内部ホールド信号Ｈoldと、出力する表示信号の有効期間を示すＤＩＳＰ信号とのオア出力を、ホールド信号用出力バッファ１２６Ｂを介して、ホールド信号線４００に出力する。従って、ＤＩＳＰ信号がインアクティブのとき、ホールド信号がアクティブとなり、無効表示期間におけるデータ信号線３００は、終端電圧Ｖterのレベルとしている。
【００７４】
また、コントローラ１００Ｂは、液晶駆動回路制御信号６１０を液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに出力する。液晶走査回路５００には、コントローラ１００Ｂから液晶走査回路制御信号６２０が入力する。
【００７５】
次に、本実施形態による液晶表示装置の動作について説明する。
まず、コントローラ１００Ｂは、液晶パネル１０００に表示する表示データをデータ信号線３００に出力し、表示データが液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに取込まれる。液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍは、表示データに対応した電圧で液晶パネル１０００のデータ線を駆動し、さらにラインクロック等の制御信号６２０を液晶走査回路５００に与え、液晶パネル１０００の各ラインを走査することで、表示データを液晶パネル１０００に表示する。
【００７６】
ここで、図１２（Ｃ）に示すように、コントローラ１００Ｂの内部データには、液晶パネルに表示する有効表示データと、液晶パネルには表示しない無効表示データとが存在する。有効表示データを液晶駆動回路３０に入力した後、無効表示データの期間中に、図１２（Ａ）に示すように、ラインクロックが入力される。
【００７７】
コントローラ１００Ｂの内部には、図１２（Ｂ）に示すように、出力する表示データの有効期間を示す信号であるＤＩＳＰ信号を備えている。一方、図１２（Ｄ）に示すように、内部ホールド信号は、有効表示データ及び無効表示データのそれぞれについて、図８（Ｃ）において説明したように、同一レベルのデータが続く場合と、遅延回路の遅延時間Ｔｄとサイクルの長さＴｃの差分（Ｔｃ−Ｔｄ）の時間の間、生成される。
【００７８】
従って、有効表示データは、図１２（Ｅ）に示されるように出力し、このとき、図１２（Ｆ）に示すホールド信号が出力されることによって、図１２（Ｇ）に示すように、Ｒｔ電流が低減される。この原理は、図８及び図９において説明したものと同様である。
【００７９】
さらに、本実施形態においては、無効表示データは、同一のレベル（例えば、「１１１１……」若しくは「００００……」）が続く信号であるため、図１２（Ｃ）に示す無効表示データは、コントローラから出力する際には、図１２（Ｅ）に示すように、最初の１サイクルのデータを無効表示データとして出力するのみで、残りの期間は、図１２（Ｆ）に示すホールド信号がアクティブとなることにより、ホールドされる。従って、無効表示データの送信期間の大部分のＲｔ電流は、図１２（Ｇ）に示すように０ｍＡとなり、無効表示データの送信の際のＲｔ電流をも低減することができる。
【００８０】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、無効表示期間における終端抵抗の消費電力を削減することができる。
【００８１】
次に、図１３及び図１４を用いて、本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の構成及び動作について説明する。
図１３は、本実施形態によるデータ転送回路を用いた液晶表示装置の全体構成を示しており、図１４は、本実施形態による液晶表示装置の動作を示している。なお、図１と同一符号は、同一部分を示している。
【００８２】
図１３において、本実施形態において用いられる液晶パネルは、カラー液晶パネルである。従って、コントローラ１００Ｃは、内部回路１１０Ｃと、ＲＧＢの３原色の表示データをそれぞれ出力するためのＲ用出力制御回路１２０Ｃ−Ｒと、Ｇ用出力制御回路１２０Ｃ−Ｇと、Ｂ用出力制御回路１２０Ｃ−Ｂとを備えている。Ｒ用出力制御回路１２０Ｃ−Ｒは、データ信号線３００Ｒから表示データを出力するとともに、ホールド信号線４００Ｒからホールド信号Ｈoldを出力する。Ｇ用出力制御回路１２０Ｃ−Ｇ及びＢ用出力制御回路１２０Ｃ−Ｂも同様の構成となっている。
【００８３】
液晶駆動回路２００Ｃは、ＲＧＢの３原色用のＲ用入力制御回路２１０Ｃ−Ｒと、Ｇ用入力制御回路２１０Ｃ−Ｇと、Ｂ用入力制御回路２１０Ｃ−Ｂと、内部回路２２０Ｃとを備えている。
【００８４】
液晶パネルに表示される表示データは、コントローラ１００Ｃからデータ信号線３００Ｒ，３００Ｇ，３００Ｂを介して、液晶駆動回路２００Ｃに転送される。ここで、コントローラ１００Ｃは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｃの出力制御回路１２０Ｃ−Ｒ，１２０Ｃ−Ｇ，１２０Ｃ−Ｂの内部のホールド信号生成回路としては、図２に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００は、図１に示したデータ受信回路２００に相当するものである。データ信号線３００Ｒ，３００Ｇ，３００Ｂは、終端抵抗により終端電圧に終端されている。
【００８５】
ここで、図１４を用いて、本実施形態における液晶表示装置の動作について説明する。なお、以下の例においては、カラー液晶パネルには、黒の背景に、赤の文字が表示されるものとする。即ち、ＲＧＢ用データ信号線３００Ｒ，３００Ｇ，３００Ｂの内、データ信号線３００Ｒには、カラー液晶パネルに表示される赤の表示データが送信されるが、データ信号線３００Ｇ，３００Ｂにはデータが送信されないことになる。
【００８６】
図１４（Ａ）〜（Ｄ）は、それぞれ、図６（Ａ）〜（Ｄ）に対応している。即ち、Ｒ用信号については、図１４（Ａ）に示す内部送信データが生成されている場合、サイクル３，４，７〜１０においては、前と同じデータ繰り返されるため、図１４（Ｄ）に示すように、Ｒ用ホールド信号がアクティブとなる。従って、図１４（Ｂ）に示すように、サイクル４，５，８〜１０において、Ｒ用データ信号緒線の信号レベルは中間レベルとなり、図１４（Ｃ）に示すように、Ｒ用Ｒｔ電流も、０ｍＡとなり、Ｒｔ電流を低減して、消費電力を低減することができる。
【００８７】
さらに、本例においては、黒の背景に赤の文字を表示する場合、図１４（Ｅ）に示すように、Ｇ用内部送信データは、０レベルである。なお、Ｂ用内部送信データも、Ｇ用内部送信データと同様に０レベルであるため、図示は省略している。以下の説明においても、Ｇ用とＢ用は同様である。従って、サイクル１以降のデータは前のデータと等しいため、サイクル２以降において、図１４（Ｈ）に示すように、Ｇ用ホールド信号がアクティブとなる。その結果、図１４（Ｆ）に示すように、Ｇ用データ信号線に流れるデータは、サイクル１においてマイナスのレベル（１．０Ｖ）となるだけで、サイクル２以降は、中間レベル（１．５Ｖ）となる。また、図１４（Ｇ）に示すように、Ｇ用Ｒｔ電流も、サイクル２以降は０ｍＡとなる。Ｂ用Ｒｔ電流も同様である。
従って、例えば、黒の背景に赤の文字の表示画像ではＲのデータのみに変化があり、Ｇ及びＢの各色はデータに変化がないため、Ｇ及びＢのＲｔ電流を低減することができる。
【００８８】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、カラー液晶パネルに表示する場合のＲｔ電流をさらに低減することが可能となる。
【００８９】
次に、図１５を用いて、本発明の第６の実施形態によるデータ転送回路を用いた液晶表示装置の構成について説明する。なお、図１と同一符号は、同一部分を示している。
【００９０】
本実施形態においては、コントローラ１００Ｄは、内部回路１１０Ｄと、上位ビット用出力制御回路１２０Ｄ−Ｕと、下位ビット用出力制御回路１２０Ｄ−Ｌとを備えている。上位ビット用出力制御回路１２０Ｄ−Ｕは、データ信号線３００Ｕから表示データを出力するとともに、ホールド信号線４００Ｕからホールド信号を出力する。下位ビット用出力制御回路１２０Ｄ−Ｌも同様の構成となっている。
液晶駆動回路２００Ｄは、上位ビット用入力制御回路２１０Ｄ−Ｕと、下位ビット用入力制御回路２１０Ｄ−Ｌと、内部回路２２０Ｄとを備えている。
【００９１】
液晶パネルに表示される表示データは、コントローラ１００Ｄからデータ信号線３００Ｕ，３００Ｌを介して、液晶駆動回路２００Ｄに転送される。ここで、コントローラ１００Ｄは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｄの出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌの内部のホールド信号生成回路としては、図２に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００Ｄは、図１に示したデータ受信回路２００に相当するものである。データ信号線３００Ｕ，３００Ｌは、終端抵抗により終端電圧に終端されている。
【００９２】
次に、本実施形態における液晶表示装置の動作について説明する。
出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌ及びホールド信号線３００Ｕ，３００Ｌ及び入力制御回路２１０Ｄ−Ｕ，２１０Ｄ−Ｌを、上位及び下位ビット個別に備えたことにより、送信するデータは変化しているが、その変化量の少ない領域が存在する画像、例えば、自然画等では下位ビットのデータのみに変化がある画像において、上位ビットのデータに変化がないため、上位ビットのＲｔ電流を低減することが可能となる。
【００９３】
このように表示画像のデータの局所的な変化量に合わせて、出力制御回路及びホールド信号線及び入力制御回路を複数備えることにより、消費電力を低減することが可能となる。
【００９４】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、データの変化量の少ない画像を表示する場合、Ｒｔ電流をさらに低減することが可能となる。
【００９５】
なお、本発明は、上述した実施形態に限定されるものではなく、その主旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第１の実施形態に示したホールド信号Ｈoldは、１サイクル前のデータと基のデータとを比較して生成したが、ホールド回路でデータをラッチできさえすれば１サイクルに限らずに同等な機能を実現することができる。
また、第５の実施形態における出力制御回路及びホールド信号線及び入力制御回路は、第４の実施形態に示したように、Ｒ，Ｇ，Ｂの各色をさらに上位ビットと下位ビットに分けてそれぞれ個別に備えるものであってもよい。
【００９６】
さらに、３ステート出力バッファ及びホールド用出力バッファをプッシュプル型のバッファとし、終端電圧Ｖterを中心とした±０．５Ｖの信号振幅で送信すると仮定したが、これに限定されず、ＧＴＬのようにオープンドレイン型のバッファとしても、あるいは２本の差動信号線で送信しても、終端抵抗の消費電力を低減することができる。
【００９７】
【発明の効果】
本発明によれば、データ転送回路及びこれを用いた液晶表示装置において、終端抵抗により終端されたデータバスにおける消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるデータ転送回路の構成を示すブロック図である。
【図２】本発明の一実施形態によるデータ転送回路を構成する出力制御回路に用いられるホールド信号生成回路の構成を示すブロック図である。
【図３】本発明の一実施形態によるデータ転送回路を構成する出力制御回路に用いられるホールド信号生成回路の動作を示すタイミングチャートである。
【図４】本発明の一実施形態によるデータ転送回路に用いる入力制御回路の構成を示すブロック図である。
【図５】テキストデータが表示されているドットマトリックス型の表示画面の説明図である。
【図６】本発明の一実施形態によるデータ転送回路を用いてデータを送受信して、表示画面の第１ラインの表示データのデータ転送のタイミングチャートである。
【図７】本発明の第２の実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成を示すブロック図である。
【図８】本発明の第２の実施形態によるホールド信号生成回路の動作を示すタイミングチャートである。
【図９】本発明の第２の実施形態によるデータ転送回路のデータ転送の動作を示すタイミングチャートである。
【図１０】本発明の第３の実施形態によるデータ転送回路の入力制御回路の構成を示すブロック図である。
【図１１】本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【図１２】図１２は、本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の動作を示すタイミングチャートである。
【図１３】本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【図１４】本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の動作を示すタイミングチャートである。
【図１５】本発明の第６の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【符号の説明】
１００…データ送信回路
１００Ｂ…コントローラ
１１０…内部回路
１２０…出力制御回路
１２２…ホールド信号生成回路
１２４…ステート出力バッファ
１２６…ホールド信号用出力バッファ
２００…データ受信回路
２００Ｂ…液晶駆動回路
２１０…入力制御回路
２１２…差動増幅回路
２１４…ホールド回路
２２０…内部回路
３００…データ信号線
５００…走査駆動回路
１０００…液晶表示パネル
【発明の属する技術分野】
本発明は、データ転送回路及び液晶表示装置に係り、特に、データバスを終端抵抗により終端したデータ転送回路及び液晶表示装置に関する。
【０００２】
【従来の技術】
従来のデータ転送回路としては、例えば、日経エレクトロニクス、１９９２年６月８日号（Ｎｏ．５５６）日経ＢＰ社、ｐｐ．１３３−１４４に記載されているように、ＧＴＬ（Gunning Transceiver Logic）やＣＴＴ（Center Tapped Termination）といわれる入出力インタフェースを備えたデータ転送回路が知られている。このデータ転送回路は、データ転送速度の高速化及び消費電力面で有利な信号振幅が１Ｖ以下のものである。即ち、このデータ転送回路は、データバスを終端抵抗によって終端し、小振幅にすることで、容量及び振幅電圧の２乗及び周波数の積で表わされる交流成分の消費電力を抑え、動作周波数を上げて高速なデータ転送速度を実現している。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のＧＴＬやＣＴＴ等の入出力インタフェースを備えたデータ転送回路においては、交流成分の消費電力を押さえることにより、電源電圧フル振幅のデータ転送回路に比較して、高速かつ低消費電力のデータ転送を実現しているが、終端抵抗での直流分の消費電力が生じる。
【０００４】
例えば、終端電圧を１．５Ｖ、データ信号線の信号振幅電圧は終端電圧を中心に±０．５Ｖ、終端抵抗は５０Ωとしたとき、信号のハイレベルまたはロウレベルに関わらず、終端抵抗は、±１０ｍＡと常に一定の電流が流れることになる。従って、同じ値のデータを連続して転送して、データの実質的な周波数速度が下がっても、定常的に流れる終端電流により消費電力を抑えることが困難であるという問題があった。
【０００５】
本発明の目的は、終端抵抗により終端されたデータバスにおける消費電力を低減することができるデータ転送回路及び液晶表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明は、ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するとともに、ホールド信号線を介してこのホールド信号を上記液晶駆動回路に送信するホールド信号生成手段を備え、上記液晶駆動回路は、受信した上記表示データをホールドするホールド回路を備え、上記液晶駆動回路は、上記ホールド信号によって上記コントローラからの表示データの受信を停止し、上記ホールド回路は、上記コントローラからの表示データの受信を停止している場合に、上記ホールド回路によってホールドされた表示データを出力するようにしたものである。
かかる構成により、終端抵抗に流れる電流を低減して、消費電力を低減し得るものとなる。
【０００７】
（２）上記（１）において、好ましくは、上記ホールド信号生成手段は、所定時間遅延させたデータと送信するデータを比較し、一致するときホールド信号を有効にするものである。
かかる構成により、送信データと前のサイクルのデータが一致する場合のみならず、さらに、終端抵抗を流れる電流を低減し得るものとなる。
【０００８】
（３）上記（１）において、好ましくは、上記コントローラは、送信する有効表示データと無効表示データの内、無効表示データについては、第１のデータを送信するとともに、残りのデータ送信を停止して、ホールド信号を上記液晶駆動回路に送信するものである。
かかる構成により、無効表示データの送信中の終端抵抗を流れる電流を低減し得るものとなる。
【０００９】
（４）上記（１）において、好ましくは、上記コントローラは、送信するデータを複数の組に分割し、それぞれの組のデータに対して、上記ホールド信号生成回路を備えるものである。
かかる構成により、各組毎の終端抵抗に流れる電流を低減し得るものとなる。
【００１０】
（５）上記（４）において、好ましくは、上記コントローラは、送信するデータを上位ビットと下位ビットのデータに分割し、それぞれのデータに対して、上記ホールド信号生成回路を備えるものである。
【００１１】
（６）上記目的を達成するために、本発明は、ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するホールド信号生成手段を備え、上記コントローラは、このホールド信号によってデータ送信を停止するとともに、ホールド信号線を介して上記ホールド信号を上記液晶駆動回路に送信し、上記液晶駆動回路は、上記ホールド信号に従って受信した上記表示データをホールドするとともに、上記コントローラからの表示データの受信を停止している場合に、このホールドされた表示データを出力するホールド回路を備えるようにしたものである。
かかる構成により、終端抵抗に流れる電流を低減して、消費電力を低減し得るものとなる。
【００１２】
【発明の実施の形態】
以下、図１〜図６を用いて、本発明の一実施形態によるデータ転送回路の構成及び動作について説明する。
最初に、図１を用いて、本実施形態によるデータ転送回路の全体構成について説明する。
【００１３】
本実施形態によるデータ転送回路は、データ送信回路１００と、データ受信回路２００と、データ送信回路１００からデータ受信回路２００にｎビットのデータを転送するｎ本のデータ信号線３００と、データ送信回路１００からデータ受信回路２００にホールド信号を送るホールド信号線４００と、データ信号線３００及びホールド信号線４００を終端電圧Ｖterに終端する（ｎ＋１）個の終端抵抗Ｒｔ-1，…，Ｒｔ-n，Ｒｔ-Hとから構成されている。
【００１４】
データ転送回路１００は、内部回路１１０と、内部回路１１０の出力するｎビットの内部送信データＤＡ１に基づいてデータ信号線３００から出力する外部送信データを生成するとともに、ホールド信号線４００から出力するホールド信号を出力する出力制御回路１２０とから構成されている。
【００１５】
出力制御回路１２０は、出力データＤＡ２及びホールド信号Ｈoldを生成するホールド信号生成回路１２２と、ホールド信号Ｈoldによってハイインピーダンスに制御されるｎ個の３ステート出力バッファＢｕから構成されるデータ用出力バッファ回路１２４と、ホールド信号用出力バッファ１２６とから構成されている。なお、ホールド信号生成回路１２２の詳細な構成については、図２を用いて後述する。
【００１６】
データ受信回路２００は、データ信号線３００から送られてくるデータを、ホールド信号に基づいて内部受信データＤＡ４に復元する入力制御回路２１０と、復元された内部受信データＤＡ４によって駆動される内部回路２２０とから構成されている。
【００１７】
入力制御回路２１０は、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器Ｄif及び、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄifから構成される差動増幅回路２１２と、入力する受信データＤＡ３を受信ホールド信号Ｈrecに応じてホールドするホールド回路２１４とから構成されている。なお、入力制御回路２１０の詳細な構成については、図４を用いて、後述する。
【００１８】
次に、本実施形態によるデータ転送回路の全体的な動作について説明する。
最初に、データ送信回路１００によるデータ送信動作について説明する。
データ送信回路１００内の内部回路１１０が出力する内部送信データＤＡ１は、出力制御回路１２０内のホールド信号生成回路１２２に入力する。ホールド信号生成回路１２２は、内部送信データＤＡ１を基に、ホールド信号Ｈoldを生成する。ホールド信号生成回路１２２の詳細構成及び動作については、図２及び図３を用いて後述する。ホールド信号Ｈoldは、内部送信データＤＡ１が１サイクル前のデータ値と等しいときアクティブとなる。ホールド信号生成回路１２０の出力した送信データＤＡ２は、出力バッファ回路１２４を構成する３ステート出力バッファＢｕに入力する。３ステート出力バッファＢｕは、内部送信データＤＡ２をデータ信号線３００に出力する。なお、３ステート出力バッファＢｕは、プッシュプル型のバッファであるものとする。
【００１９】
データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端するため、データ信号線３００を流れるデータ信号は、終端電圧Ｖterを中心に電圧値が変化し、３ステート出力バッファＢｕに入力する送信データがハイの場合は終端電圧Ｖterよりも高い電圧値となり、ロウの場合は終端電圧Ｖterよりも低い電圧値となる。また、３ステート出力バッファＢｕの制御端子にはホールド信号Ｈoldが入力し、ホールド信号Ｈoldがアクティブのときには、３ステート出力バッファ１２４の出力はハイインピーダンスとなる。即ち、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。
さらに、ホールド信号Ｈoldは、ホールド信号用出力バッファ１２６を介してホールド信号線４００に出力される。このようにして、データ送信動作が行われる。
【００２０】
次に、データ受信回路２００によるデータ受信動作について説明する。
データ受信回路２００の入力制御回路２１０内の差動増幅器Ｄifの負入力端子（−）にデータ信号線３００が入力し、正入力端子（＋）に参照電圧Ｖｒｅｆが入力することにより、送信データを受信する。差動増幅器Ｄifは、参照電圧Ｖrefをスレッショルドレベルとしてデータ信号線３００を介して送信されたデータを受信し、その反転データを受信データＤＡ３として出力する。この時、受信データＤＡ３の振幅は、電源電圧レベルとなる。
【００２１】
受信データＤＡ３は、ホールド回路２１４に入力し、さらに、差動増幅器Ｄifで受信した内部ホールド信号Ｈrecもホールド回路２１４に入力する。ホールド回路２１４は、ホールド信号Ｈrecがアクティブのとき、入力する受信データＤＡ３を遮断し値を保持する。ホールド回路２１４の詳細構成及び動作については、図４を用いて後述する。ホールド信号Ｈrecがアクティブのとき、データ信号線３００の電圧値は終端電圧Ｖterと同じ電圧値となり、データを受信する差動増幅器Ｄifの受信データもハイレベルとロウレベルの間の中間レベルになるが、ホールド信号Ｈrecにより、データ受信回路２００内の内部受信データＤＡ４はホールドされているため、内部回路２２０に影響はないものである。
【００２２】
以上のように、ホールド信号を生成し、ホールド信号にしたがってデータを保持することでデータ送受信を実現する。
【００２３】
次に、図２及び図３を用いて、本実施形態による出力制御回路１２０に用いられるホールド信号生成回路１２２の構成及び動作について説明する。
図２に示すように、ホールド信号生成回路１２２は、ラッチ回路ＬＡＴ，ＬＡＴ２と、比較器ＣＯＭＰとから構成されている。なお、図１には示さなかったが、ホールド信号生成回路１２２にはデータをラッチするためにクロックＣＬＫも入力する。
【００２４】
内部送信データＤＡ１（以下、「入力データ」と称する）は、ラッチ回路ＬＡＴ１に入力し、クロックＣＬＫでラッチされることにより、１サイクル遅れた送信データＤＡ２（以下、「出力データ」と称する）が、ラッチ回路ＬＡＴ１から出力する。即ち、図３（Ｂ），（Ｃ）に示すように、サイクル０において、ラッチ回路ＬＡＴ１に入力した入力データＤ１は、１サイクル遅れたサイクル１のタイミングで、出力データとして、ラッチ回路ＬＡＴ１から出力する。
【００２５】
入力データと出力データは比較器４１に入力し、入力データと出力データが一致したとき、つまり、等しいデータが２サイクル連続するとき、一致検出信号Ｓagrをアクティブにする。例えば、図３（Ｂ）に示す例では、入力データＤ１，Ｄ２は、それぞれ、１サイクル毎に、データが変わるが、入力データＤ３は、サイクル２〜サイクル４までの３サイクルの間等しいものとする。このとき、サイクル３とサイクル４において、比較器ＣＯＭＰの入力が一致することになり、このとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力である一致検出信号Ｓagrがアクティブ（ハイレベル）となる。同様にして、入力データＤ５も、サイクル６以降等しいデータが続くものとすると、サイクル７以降において、比較器ＣＯＭＰの入力が一致することになり、このとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力である一致検出信号Ｓagrがアクティブ（ハイレベル）となる。
【００２６】
一致検出信号Ｓagrは、ラッチ回路ＬＡＴ２によってラッチされ、ホールド信号Ｈoldとして出力する。図３（Ｅ）に示すように、ホールド信号Ｈoldは、一致検出信号Ｓagrに対して１サイクル遅れた信号となる。
【００２７】
このようにして、ホールド信号生成回路１２２は、送信データＤＡ２とホールド信号Ｈoldを生成する。
なお、上述した説明では、入力データをラッチ回路ＬＡＴ１で１サイクル遅延して出力データを生成したが、入力データをそのまま出力データとし、一致検出信号Ｓagrをそのままホールド信号Ｈoldとして出力しても、同一データが複数サイクル連続するデータの第２サイクルからホールド信号Ｈoldが有効となれば、何ら問題はないものである。
【００２８】
次に、図４を用いて、本実施形態による入力制御回路２１０の詳細な構成及び動作について説明する。
入力制御回路２１０の差動増幅回路２１２は、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器Ｄif-1，…，Ｄif-nと、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄif-Hとから構成されている。
【００２９】
ホールド回路２１４は、受信データが入力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受信ホールド信号Ｈrecが入力する直列接続されたインバータＩＮＶ１，ＩＮＶ２とから構成されている。データラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構成を有しているものであり、ここでは、データラッチ手段ＤＬ-1の構成について説明する。データラッチ手段ＤＬ-1は、スイッチＳＷ-1と、インバータＩＮＶ-1と、クロックトインバータＣＩ-1とから構成されている。クロックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力されるラッチ信号ＳLにより、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なインバータ回路である。インバータＩＮＶ-1の出力は、クロックトインバータＣＩ-1に入力し、反転した出力がインバータＩＮＶ-1の入力側に接続し、フィードバックループを形成してデータラッチ手段ＤＬ-1を構成する。
【００３０】
次に、入力制御回路２１０の動作について説明する。
差動増幅回路２１２を構成する差動増幅器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，…，Ｄif-nは、データ信号線３００の反転データである受信データＤＡ３を出力し、受信データＤＡ３をホールド回路２１４に入力する。
【００３１】
受信データＤＡ３は、スイッチＳＷ-1，…，ＳＷ-nを通して、インバータＩＮＶ-1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。また、内部受信データＤＡ４は、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なクロックトインバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバックループを形成してラッチ回路を構成する。
【００３２】
ホールド回路２１４には、さらにデータ信号線３００と同様に差動増幅器Ｄif-Hを介して反転した内部ホールド信号Ｈrecが入力し、インバータＩＮＶ１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。ホールド信号４００がインアクティブのとき、スイッチＳＷ-1，…，ＳＷ-nはオンとなり、受信データＤＡ３を通し、クロックトインバータＣＩ-1，…，ＣＩ-nは、出力をハイインピーダンスにしてインバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。即ち、データラッチ手段ＤＬ-1，…，ＤＬ-nは、受信データＤＡ３を、そのまま内部受信データＤＡ４として、通過させる。
【００３３】
ホールド信号４００がアクティブのとき、スイッチＳＷ-1，…，ＳＷ-nはオフとなり、受信データＤＡ３は遮断され、クロックトインバータＣＩ-1，…，ＣＩ-nは、インバータＩＮＶ-1，…，ＩＮＶ-nの出力の反転を出力し、フィードバックループで値が保持され、内部受信データＤＡ４を出力する。即ち、データラッチ手段ＤＬ-1，…，ＤＬ-nは、データをラッチする。この時、スイッチＳＷ-1，…，ＳＷ-nにより差動増幅回路２１２が出力する受信データＤＡ３が遮断されるため、データ信号線３００が終端電圧Ｖterのレベルとなって、受信データＤＡ３の電圧値が変化しても、ホールド回路２１４の出力する内部受信データＤＡ４には影響はなくなる。
【００３４】
このようにして、ホールド信号Ｈrecを用いて受信データＤＡ４を保持することでデータ信号線３００を終端電圧Ｖterレベルにすることができる。
【００３５】
ここで、図５及び図６を用いて、本実施形態によるデータ転送回路のデータ送信回路により送信され、データ受信回路により受信されるデータについて説明する。
図５は、テキストデータが表示されているドットマトリックス型の表示画面であり、図６は、本実施形態によるデータ転送回路を用いた表示画面の第１ラインの表示データのデータ転送のタイミングチャートを示している。
【００３６】
図５に示すように、表示画面上に、「０１」という数字を表示しようとする場合、表示画面を拡大してみると、例えば、ｙ方向は５ラインで文字の１行を構成するとすると、第１ラインのｘ方向のデータは、白を「ハイレベル＝１」とし、黒を「ロウレベル＝０」のデータで表すと、「１０１１１０１１１１……」となる。
【００３７】
図６（Ａ）は、図５に示した第１ラインを表示するために、図１に示したデータ送信回路１００の内部回路１１０が出力する内部送信データＤＡ１を示している。
【００３８】
図６（Ｂ）に示すデータ信号線３００を流れる信号は、図３（Ｃ）において説明した出力データＤＡ２に等しいものであり、内部送信データＤＡ１が１サイクル遅れた信号となっている。なお、図６（Ｂ）において、実線は本実施形態におけるデータ波形を示している。破線は、参考のために従来例について示している。
また、終端電圧Ｖterを１．５Ｖとし、データ信号線３００及びホールド信号線４００を流れるデータは、１．５Ｖを中心として、±０．５Ｖの振幅の信号となっている。
【００３９】
データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端するため、データ信号線３００を流れるデータ信号は、終端電圧Ｖterを中心に電圧値が変化し、３ステート出力バッファＢｕに入力する送信データがハイの場合は終端電圧Ｖterよりも高い電圧値（２．０Ｖ）となり、ロウの場合は終端電圧Ｖterよりも低い電圧値（１．０Ｖ）となる。
【００４０】
サイクル４，５においては、図３（Ｅ）に示したホールド信号生成回路１２２は、図６（Ｄ）に示したホールド信号Ｈoldを生成する。ホールド信号Ｈoldは、図１に示したように、３ステート出力バッファＢｕの制御端子に入力し、ホールド信号Ｈoldがアクティブのときには、３ステート出力バッファＢｕの出力はハイインピーダンスとなる。即ち、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。従って、サイクル４，５においては、本実施形態においては、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。なお、従来の方式では、サイクル３〜５の間は、ハイレベルとなっている。同様にして、サイクル８〜１０の間も、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
【００４１】
次に、図６（Ｃ）は、終端抵抗Ｒｔを流れる電流を示しており、Ｒｔ電流は、データ信号線３００を流れる信号はハイレベルのときは、プラスの電流（例えば、＋１０ｍＡ）が流れ、ロウレベルのときは、マイナスの電流（例えば、−１０ｍＡ）が流れる。さらに、本実施形態のように、出力バッファとして、３ステート出力バッファＢｕを用いて、その制御入力により、３ステート出力バッファＢｕの出力をハイインピーダンスとすると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図６（Ｃ）に示すように、サイクル４，５及びサイクル８〜１０の間においては、従来の＋１０ｍＡから０ｍＡに低減することができる。この電流低減によって、本実施形態においては、消費電力を低減することができる。
【００４２】
さらに、図６（Ｅ）により、受信時の動作について説明すると、サイクル１〜３においては、図４に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなっており、データ信号線３００を流れるデータ（図６（Ｃ））は、そのまま、内部受信データＤＡ４として、入力制御回路２１０から出力される。なお、内部受信データＤＡ４は、高電位Ｖccと低電位ＧＮＤの間の振幅を有する信号となる。一方、サイクル４，５においては、スイッチＳＷ-1，…，ＳＷ-nはオフとなる。そして、内部受信データＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nにラッチされた前のサイクルのレベルとなる。同様にして、サイクル８〜１０も、前のサイクルのレベルとなる。
【００４３】
ここで、図６（Ａ）の内部送信データＤＡ１と、図６（Ｅ）の内部受信データＤＡ４は、１サイクル遅れているのみ等しいデータとなっている。即ち、本実施形態においては、同じデータが続く場合には、Ｒｔ電流を０とするようにして、消費電力を低減している。
【００４４】
なお、従来のデータ転送回路においては、Ｎビットのデータを転送する際には、データ信号線３００の本数は、Ｎ本である。本実施形態においては、ホールド信号線４００が１本追加されるため、Ｎ＋１本必要となる。ホールド信号線４００を流れる電流を考慮して、消費電力の低減効果について見ると、次のようになる。サイクル１から３では（Ｎ＋１）×１０ｍＡのＲｔ電流が流れるが、サイクル４から５では、１×１０ｍＡのＲｔ電流となる。即ち、サイクル１から１０までに流れる単位時間当たりの電流は、各サイクルに流れる電流の総和をサイクル数で割ることにより得られ、（０．５×Ｎ＋１）×１０ｍＡとなる。従来のデータ転送回路においてはＮ×１０ｍＡの電流が定常的に流れるため、Ｎが３以上の場合に、サイクル１から１０のデータでは、本実施形態によるデータ転送回路の方がＲｔに流れる電流が少なくなる。さらに、同一データがより多く連続する場合には従来に比べ、大幅にＲｔ電流を低減することができる。例えば、図６（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝１０のデータ信号線３００に同時送る場合を考えると、従来に対して本実施形態の消費電力は、６０％まで低減することができる。
【００４５】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
【００４６】
次に、図７〜図９を用いて、本発明の第２の実施形態によるデータ転送回路について説明する。
図７は、本実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成は示しており、図８は、本実施形態によるホールド信号生成回路の動作を示しており、図９は、本実施形態によるデータ転送回路のデータ転送の動作を示している。
【００４７】
最初に、図７を用いて、本実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成について説明する。なお、本実施形態によるデータ転送回路の全体構成は、図１に示したデータ送信回路１００と、データ転送回路受信回路２００と、データ信号線３００と、ホールド信号線４００とから構成されるデータ転送回路と同様であり、ホールド信号生成回路の構成が、図２に示したホールド信号生成回路１２２と一部異なるものである。
【００４８】
本実施形態においても、図１〜図６において説明した実施形態と同様にして、送信するデータが１サイクル前のデータと等しいときには、データ送信をホールドし、データ受信回路側で送られてきたホールド信号に基づいて復元するようにした点は同様である。
本実施形態においては、図１〜図６に示した実施形態よりさらに、消費電力を低減しようとしているものである。
【００４９】
図７に示すように、ホールド信号生成回路１２２Ａは、遅延回路ＤＥＬと、比較器ＣＯＭＰ２とから構成されている。遅延回路ＤＥＬによる遅延時間Ｔｄは、１サイクルの時間よりも短くしている。例えば、１サイクルを３０ｎｓとすると、遅延時間Ｔｄは、１０ｎｓ〜２０ｎｓとする。
内部送信データＤＡ１（以下、「入力データ」と称する）は、そのまま送信データＤＡ２’（以下、「出力データ」と称する）として出力する。また、入力データＤＡ１は、遅延回路ＤＥＬに入力し、遅延時間Ｔｄだけ遅れた遅延データＳｄとして出力し、比較器ＣＯＭＰ２の一方の入力端子に入力する。また、比較器ＣＯＭＰ２の他方の入力端子には、入力データＤＡ１がそのまま入力する。比較器ＣＯＭＰ２の２つの入力データが一致したとき、ホールド信号がアクティブとなる。
【００５０】
例えば、図８に示す例において、図８（Ａ）は、図３（Ｂ）に示したものと同じ入力データＤＡ１を示している。遅延データＳｄは、図８（Ｂ）に示すように、入力データＤＡ１に対して、遅延時間Ｔｄだけ遅延したものとなる。ここで、両者が一致する時間帯を検討してみると、サイクル３，４及びサイクル７〜１０は、図３に示した例と同様に一致している。従って、このとき、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。
【００５１】
また、サイクル０について見ると、遅延時間Ｔｄずれた分、サイクルの長さをＴｃとすると、（Ｔｃ−Ｔｄ）の間は、一致することとなり、図８（Ｃ）に示すように、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。同様にして、サイクル１，２，５，６においても、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力するホールド信号Ｈoldは、アクティブ（ハイレベル）となる。
【００５２】
なお、ここで、ここで、図４に示した入力制御回路２１０のホールド回路２１４は、データラッチ回路ＤＬでデータ値を保持する為に、ホールド信号Ｈrecの立ち上がりエッジに対してデータのセットアップ時間を必要とするため、遅延時間Ｔｄはこのセットアップ時間以上の値とする必要がある。
【００５３】
ここで、図９を用いて、本実施形態によるデータ転送回路のデータ送信回路により送信され、データ受信回路により受信されるデータについて説明する。
図９（Ａ）は、図５に示した第１ラインを表示するために、図１に示したデータ送信回路１００の内部回路１１０が出力する内部送信データＤＡ１を示しており、図６（Ａ）と同じものである。
【００５４】
図９（Ｂ）に示すデータ信号線３００を流れる信号は、内部送信データＤＡ１が１サイクル遅れるとともに、図９（Ｄ）に示すホールド信号Ｈoldがアクティブになったとき、３ステート出力バッファＢｕの出力はハイインピーダンスとなり、データ信号線３００の電圧値は、終端電圧Ｖterと等しくなる。従って、サイクル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８〜１０において、データ信号線３００の信号の電圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
【００５５】
次に、図９（Ｃ）は、終端抵抗Ｒｔを流れる電流を示しており、Ｒｔ電流は、３ステート出力バッファＢｕの制御入力であるホールド信号により、３ステート出力バッファＢｕの出力をハイインピーダンスとすると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図９（Ｃ）に示すように、サイクル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８〜１０の間においては、０ｍＡに低減することができる。この電流低減によって、本実施形態においては、消費電力を低減することができる。
【００５６】
さらに、図９（Ｅ）により、受信時の動作について説明すると、図４に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなっている期間（ホールド信号がロウレベルの期間）は、データ信号線３００を流れるデータは、そのまま、内部受信データＤＡ４として、入力制御回路２１０から出力される。一方、ホールド信号がアクティブとなり、スイッチＳＷ-1，…，ＳＷ-nはオフとなると、内部受信データＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nにラッチされたレベルとなる。
【００５７】
ここで、図９（Ａ）の内部送信データＤＡ１と、図９（Ｅ）の内部受信データＤＡ４は、１サイクル遅れているのみ等しいデータとなっている。即ち、本実施形態においては、同じデータが続く場合には、Ｒｔ電流を０とするようにして、消費電力を低減している。
【００５８】
従って、本実施形態においては、図１〜図６における実施形態によるＲｔ電流の低減効果に加えて、遅延時間Ｔｄに基づいて生成されるホールド信号の分だけＲｔ電流を低減することができる。例えば、図６（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝１０のデータ信号線３００に同時送る場合を考え、サイクルＴｃを３０ｎｓとし、遅延時間Ｔｄを１０ｎｓとすると、従来に対して本実施形態の消費電力は、４３％まで低減することができる。
【００５９】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
【００６０】
次に、図１０を用いて、本発明の第３の実施形態によるデータ転送回路について説明する。なお、図４と同一符号は、同一部分を示している。
なお、本実施形態によるデータ転送回路の全体構成は、図１に示したデータ送信回路１００と、データ転送回路受信回路２００と、データ信号線３００と、ホールド信号線４００とから構成されるデータ転送回路と同様であり、入力制御回路の構成が、図２に示した入力制御回路２１０と一部異なるものである。
【００６１】
本実施形態においても、図１〜図６において説明した実施形態と同様にして、送信するデータが１サイクル前のデータと等しいときには、データ送信をホールドし、データ受信回路側で送られてきたホールド信号に基づいて復元するようにした点は同様である。
【００６２】
図１０は、本発明の第３の実施形態によるデータ転送回路の入力制御回路の構成を示すブロック図である。
図４の実施形態における入力制御回路２１０は、差動増幅器Ｄifの出力である受信データＤＡ３をホールド回路２１４のスイッチＳＷ-1，…，ＳＷ-nにより遮断し、フィードバックループを形成することでデータ値を保持していたが、本実施形態における入力制御回路２１０Ａは、図４に示した入力制御回路２１０における差動増幅器Ｄif−１，…，Ｄif−ｎ及びスイッチＳＷ-1，…，ＳＷ-nに代えて、イネーブル端子を設けた差動増幅器ＥＤif−１，…，ＥＤif−ｎを用いるようにしている。
【００６３】
入力制御回路２１０Ａの差動増幅回路２１２Ａは、データ信号線３００から入力するデータと参照電圧Ｖrefとを比較して、受信データＤＡ３を出力するｎ個の差動増幅器ＥＤif-1，…，ＥＤif-nと、ホールド信号線４００から入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力する１個の差動増幅器Ｄif-Hとから構成されている。差動増幅器ＥＤif-1，…，ＥＤif-nは、イネーブル端子ＥＮを設けた差動増幅器である。
【００６４】
ホールド回路２１４Ａは、受信データが入力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受信ホールド信号Ｈrecが入力する直列接続されたインバータＩＮＶ１，ＩＮＶ２とから構成されている。データラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構成を有しているものであり、ここでは、データラッチ手段ＤＬ-1の構成について説明する。データラッチ手段ＤＬ-1は、インバータＩＮＶ-1と、クロックトインバータＣＩ-1とから構成されている。クロックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力されるラッチ信号ＳLにより、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なインバータ回路である。インバータＩＮＶ-1の出力は、クロックトインバータＣＩ-1に入力し、反転した出力がインバータＩＮＶ-1の入力側に接続し、フィードバックループを形成してデータラッチ手段ＤＬ-1を構成する。
【００６５】
次に、入力制御回路２１０Ａの動作について説明する。
差動増幅回路２１２Ａを構成する差動増幅器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，…，Ｄif-nは、データ信号線３００の反転データである受信データＤＡ３を出力し、受信データＤＡ３をホールド回路２１４Ａに入力する。
【００６６】
受信データＤＡ３は、インバータＩＮＶ-1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。また、内部受信データＤＡ４は、電源を接続あるいは遮断して出力のハイインピーダンス制御が可能なクロックトインバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバックループを形成してラッチ回路を構成する。
【００６７】
ホールド回路２１４Ａには、さらにデータ信号線３００と同様に差動増幅器Ｄif-Hを介して反転した内部ホールド信号Ｈrecが入力し、インバータＩＮＶ１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。
【００６８】
差動増幅器Ｄif-1，…，Ｄif-nは、イネーブル端子ＥＮにより電源を接続或いは遮断する回路を設け、ホールド回路２１４ＡのインバータＩＮＶ１が出力するラッチ信号をイネーブル端子ＥＮに接続して、内部ホールド信号Ｈrecがアクティブのときに電源が遮断されるようにする。内部ホールド信号Ｈrecがアクティブのとき、差動増幅器Ｄif-1，…，Ｄif-nの動作が停止し、出力端子はハイインピーダンズとなる。このとき、クロックトインバータＣＩ-1，…，ＣＩ-nは、保持しているデータを出力してフィードバックループが形成されるため、受信データが保持される。
【００６９】
このようにして、ホールド信号Ｈrecを用いて受信データＤＡ４を保持することでデータ信号線３００を終端電圧Ｖterレベルにすることができる。また、ホールド信号Ｈrecがアクティブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能であり、差動増幅器の消費電力を低減することができる。
【００７０】
以上説明したように、本実施形態のデータ転送回路では、終端抵抗Ｒｔの消費電流を低減することができ、特に同一データが連続して転送されるテキスト等のコンピュータグラフィックス画像のデータ転送等において有効である。
また、ホールド信号Ｈrecがアクティブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能であり、差動増幅器の消費電力を低減することができる。
【００７１】
次に、図１１及び図１２を用いて、本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の構成及び動作について説明する。
図１１は、本実施形態によるデータ転送回路を用いた液晶表示装置の全体構成を示しており、図１２は、本実施形態による液晶表示装置の動作を示している。なお、図１と同一符号は、同一部分を示している。
【００７２】
図１１において、液晶パネル１０００に表示される表示データは、コントローラ１００Ｂからデータ信号線３００を介して、液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに転送される。ここで、コントローラ１００Ｂは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｂは、図１に示した出力制御回路１２０を備えており、その内部のホールド信号生成回路としては、図７に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍは、それぞれ、図１に示したデータ受信回路２００に相当するものである。データ信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎにより終端電圧Ｖterに終端されている。
【００７３】
また、コントローラ２００Ｂは、内部ホールド信号Ｈoldを生成するとともに、オア回路ＯＲは、内部ホールド信号Ｈoldと、出力する表示信号の有効期間を示すＤＩＳＰ信号とのオア出力を、ホールド信号用出力バッファ１２６Ｂを介して、ホールド信号線４００に出力する。従って、ＤＩＳＰ信号がインアクティブのとき、ホールド信号がアクティブとなり、無効表示期間におけるデータ信号線３００は、終端電圧Ｖterのレベルとしている。
【００７４】
また、コントローラ１００Ｂは、液晶駆動回路制御信号６１０を液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに出力する。液晶走査回路５００には、コントローラ１００Ｂから液晶走査回路制御信号６２０が入力する。
【００７５】
次に、本実施形態による液晶表示装置の動作について説明する。
まず、コントローラ１００Ｂは、液晶パネル１０００に表示する表示データをデータ信号線３００に出力し、表示データが液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍに取込まれる。液晶駆動回路２００Ｂ−１，…，２００Ｂ−ｍは、表示データに対応した電圧で液晶パネル１０００のデータ線を駆動し、さらにラインクロック等の制御信号６２０を液晶走査回路５００に与え、液晶パネル１０００の各ラインを走査することで、表示データを液晶パネル１０００に表示する。
【００７６】
ここで、図１２（Ｃ）に示すように、コントローラ１００Ｂの内部データには、液晶パネルに表示する有効表示データと、液晶パネルには表示しない無効表示データとが存在する。有効表示データを液晶駆動回路３０に入力した後、無効表示データの期間中に、図１２（Ａ）に示すように、ラインクロックが入力される。
【００７７】
コントローラ１００Ｂの内部には、図１２（Ｂ）に示すように、出力する表示データの有効期間を示す信号であるＤＩＳＰ信号を備えている。一方、図１２（Ｄ）に示すように、内部ホールド信号は、有効表示データ及び無効表示データのそれぞれについて、図８（Ｃ）において説明したように、同一レベルのデータが続く場合と、遅延回路の遅延時間Ｔｄとサイクルの長さＴｃの差分（Ｔｃ−Ｔｄ）の時間の間、生成される。
【００７８】
従って、有効表示データは、図１２（Ｅ）に示されるように出力し、このとき、図１２（Ｆ）に示すホールド信号が出力されることによって、図１２（Ｇ）に示すように、Ｒｔ電流が低減される。この原理は、図８及び図９において説明したものと同様である。
【００７９】
さらに、本実施形態においては、無効表示データは、同一のレベル（例えば、「１１１１……」若しくは「００００……」）が続く信号であるため、図１２（Ｃ）に示す無効表示データは、コントローラから出力する際には、図１２（Ｅ）に示すように、最初の１サイクルのデータを無効表示データとして出力するのみで、残りの期間は、図１２（Ｆ）に示すホールド信号がアクティブとなることにより、ホールドされる。従って、無効表示データの送信期間の大部分のＲｔ電流は、図１２（Ｇ）に示すように０ｍＡとなり、無効表示データの送信の際のＲｔ電流をも低減することができる。
【００８０】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、無効表示期間における終端抵抗の消費電力を削減することができる。
【００８１】
次に、図１３及び図１４を用いて、本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の構成及び動作について説明する。
図１３は、本実施形態によるデータ転送回路を用いた液晶表示装置の全体構成を示しており、図１４は、本実施形態による液晶表示装置の動作を示している。なお、図１と同一符号は、同一部分を示している。
【００８２】
図１３において、本実施形態において用いられる液晶パネルは、カラー液晶パネルである。従って、コントローラ１００Ｃは、内部回路１１０Ｃと、ＲＧＢの３原色の表示データをそれぞれ出力するためのＲ用出力制御回路１２０Ｃ−Ｒと、Ｇ用出力制御回路１２０Ｃ−Ｇと、Ｂ用出力制御回路１２０Ｃ−Ｂとを備えている。Ｒ用出力制御回路１２０Ｃ−Ｒは、データ信号線３００Ｒから表示データを出力するとともに、ホールド信号線４００Ｒからホールド信号Ｈoldを出力する。Ｇ用出力制御回路１２０Ｃ−Ｇ及びＢ用出力制御回路１２０Ｃ−Ｂも同様の構成となっている。
【００８３】
液晶駆動回路２００Ｃは、ＲＧＢの３原色用のＲ用入力制御回路２１０Ｃ−Ｒと、Ｇ用入力制御回路２１０Ｃ−Ｇと、Ｂ用入力制御回路２１０Ｃ−Ｂと、内部回路２２０Ｃとを備えている。
【００８４】
液晶パネルに表示される表示データは、コントローラ１００Ｃからデータ信号線３００Ｒ，３００Ｇ，３００Ｂを介して、液晶駆動回路２００Ｃに転送される。ここで、コントローラ１００Ｃは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｃの出力制御回路１２０Ｃ−Ｒ，１２０Ｃ−Ｇ，１２０Ｃ−Ｂの内部のホールド信号生成回路としては、図２に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００は、図１に示したデータ受信回路２００に相当するものである。データ信号線３００Ｒ，３００Ｇ，３００Ｂは、終端抵抗により終端電圧に終端されている。
【００８５】
ここで、図１４を用いて、本実施形態における液晶表示装置の動作について説明する。なお、以下の例においては、カラー液晶パネルには、黒の背景に、赤の文字が表示されるものとする。即ち、ＲＧＢ用データ信号線３００Ｒ，３００Ｇ，３００Ｂの内、データ信号線３００Ｒには、カラー液晶パネルに表示される赤の表示データが送信されるが、データ信号線３００Ｇ，３００Ｂにはデータが送信されないことになる。
【００８６】
図１４（Ａ）〜（Ｄ）は、それぞれ、図６（Ａ）〜（Ｄ）に対応している。即ち、Ｒ用信号については、図１４（Ａ）に示す内部送信データが生成されている場合、サイクル３，４，７〜１０においては、前と同じデータ繰り返されるため、図１４（Ｄ）に示すように、Ｒ用ホールド信号がアクティブとなる。従って、図１４（Ｂ）に示すように、サイクル４，５，８〜１０において、Ｒ用データ信号緒線の信号レベルは中間レベルとなり、図１４（Ｃ）に示すように、Ｒ用Ｒｔ電流も、０ｍＡとなり、Ｒｔ電流を低減して、消費電力を低減することができる。
【００８７】
さらに、本例においては、黒の背景に赤の文字を表示する場合、図１４（Ｅ）に示すように、Ｇ用内部送信データは、０レベルである。なお、Ｂ用内部送信データも、Ｇ用内部送信データと同様に０レベルであるため、図示は省略している。以下の説明においても、Ｇ用とＢ用は同様である。従って、サイクル１以降のデータは前のデータと等しいため、サイクル２以降において、図１４（Ｈ）に示すように、Ｇ用ホールド信号がアクティブとなる。その結果、図１４（Ｆ）に示すように、Ｇ用データ信号線に流れるデータは、サイクル１においてマイナスのレベル（１．０Ｖ）となるだけで、サイクル２以降は、中間レベル（１．５Ｖ）となる。また、図１４（Ｇ）に示すように、Ｇ用Ｒｔ電流も、サイクル２以降は０ｍＡとなる。Ｂ用Ｒｔ電流も同様である。
従って、例えば、黒の背景に赤の文字の表示画像ではＲのデータのみに変化があり、Ｇ及びＢの各色はデータに変化がないため、Ｇ及びＢのＲｔ電流を低減することができる。
【００８８】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、カラー液晶パネルに表示する場合のＲｔ電流をさらに低減することが可能となる。
【００８９】
次に、図１５を用いて、本発明の第６の実施形態によるデータ転送回路を用いた液晶表示装置の構成について説明する。なお、図１と同一符号は、同一部分を示している。
【００９０】
本実施形態においては、コントローラ１００Ｄは、内部回路１１０Ｄと、上位ビット用出力制御回路１２０Ｄ−Ｕと、下位ビット用出力制御回路１２０Ｄ−Ｌとを備えている。上位ビット用出力制御回路１２０Ｄ−Ｕは、データ信号線３００Ｕから表示データを出力するとともに、ホールド信号線４００Ｕからホールド信号を出力する。下位ビット用出力制御回路１２０Ｄ−Ｌも同様の構成となっている。
液晶駆動回路２００Ｄは、上位ビット用入力制御回路２１０Ｄ−Ｕと、下位ビット用入力制御回路２１０Ｄ−Ｌと、内部回路２２０Ｄとを備えている。
【００９１】
液晶パネルに表示される表示データは、コントローラ１００Ｄからデータ信号線３００Ｕ，３００Ｌを介して、液晶駆動回路２００Ｄに転送される。ここで、コントローラ１００Ｄは、図１に示したデータ送信回路１００に相当するものである。コントローラ１００Ｄの出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌの内部のホールド信号生成回路としては、図２に示したホールド信号生成回路１２２Ａを用いている。また、液晶駆動回路２００Ｄは、図１に示したデータ受信回路２００に相当するものである。データ信号線３００Ｕ，３００Ｌは、終端抵抗により終端電圧に終端されている。
【００９２】
次に、本実施形態における液晶表示装置の動作について説明する。
出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌ及びホールド信号線３００Ｕ，３００Ｌ及び入力制御回路２１０Ｄ−Ｕ，２１０Ｄ−Ｌを、上位及び下位ビット個別に備えたことにより、送信するデータは変化しているが、その変化量の少ない領域が存在する画像、例えば、自然画等では下位ビットのデータのみに変化がある画像において、上位ビットのデータに変化がないため、上位ビットのＲｔ電流を低減することが可能となる。
【００９３】
このように表示画像のデータの局所的な変化量に合わせて、出力制御回路及びホールド信号線及び入力制御回路を複数備えることにより、消費電力を低減することが可能となる。
【００９４】
以上説明したように、本実施形態のデータ転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消費電流を低減することができる。
また、データの変化量の少ない画像を表示する場合、Ｒｔ電流をさらに低減することが可能となる。
【００９５】
なお、本発明は、上述した実施形態に限定されるものではなく、その主旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、第１の実施形態に示したホールド信号Ｈoldは、１サイクル前のデータと基のデータとを比較して生成したが、ホールド回路でデータをラッチできさえすれば１サイクルに限らずに同等な機能を実現することができる。
また、第５の実施形態における出力制御回路及びホールド信号線及び入力制御回路は、第４の実施形態に示したように、Ｒ，Ｇ，Ｂの各色をさらに上位ビットと下位ビットに分けてそれぞれ個別に備えるものであってもよい。
【００９６】
さらに、３ステート出力バッファ及びホールド用出力バッファをプッシュプル型のバッファとし、終端電圧Ｖterを中心とした±０．５Ｖの信号振幅で送信すると仮定したが、これに限定されず、ＧＴＬのようにオープンドレイン型のバッファとしても、あるいは２本の差動信号線で送信しても、終端抵抗の消費電力を低減することができる。
【００９７】
【発明の効果】
本発明によれば、データ転送回路及びこれを用いた液晶表示装置において、終端抵抗により終端されたデータバスにおける消費電力を低減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるデータ転送回路の構成を示すブロック図である。
【図２】本発明の一実施形態によるデータ転送回路を構成する出力制御回路に用いられるホールド信号生成回路の構成を示すブロック図である。
【図３】本発明の一実施形態によるデータ転送回路を構成する出力制御回路に用いられるホールド信号生成回路の動作を示すタイミングチャートである。
【図４】本発明の一実施形態によるデータ転送回路に用いる入力制御回路の構成を示すブロック図である。
【図５】テキストデータが表示されているドットマトリックス型の表示画面の説明図である。
【図６】本発明の一実施形態によるデータ転送回路を用いてデータを送受信して、表示画面の第１ラインの表示データのデータ転送のタイミングチャートである。
【図７】本発明の第２の実施形態によるデータ転送回路の出力制御回路に用いるホールド信号生成回路の構成を示すブロック図である。
【図８】本発明の第２の実施形態によるホールド信号生成回路の動作を示すタイミングチャートである。
【図９】本発明の第２の実施形態によるデータ転送回路のデータ転送の動作を示すタイミングチャートである。
【図１０】本発明の第３の実施形態によるデータ転送回路の入力制御回路の構成を示すブロック図である。
【図１１】本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【図１２】図１２は、本発明の第４の実施形態によるデータ転送回路を用いた液晶表示装置の動作を示すタイミングチャートである。
【図１３】本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【図１４】本発明の第５の実施形態によるデータ転送回路を用いた液晶表示装置の動作を示すタイミングチャートである。
【図１５】本発明の第６の実施形態によるデータ転送回路を用いた液晶表示装置の構成を示すブロック図である。
【符号の説明】
１００…データ送信回路
１００Ｂ…コントローラ
１１０…内部回路
１２０…出力制御回路
１２２…ホールド信号生成回路
１２４…ステート出力バッファ
１２６…ホールド信号用出力バッファ
２００…データ受信回路
２００Ｂ…液晶駆動回路
２１０…入力制御回路
２１２…差動増幅回路
２１４…ホールド回路
２２０…内部回路
３００…データ信号線
５００…走査駆動回路
１０００…液晶表示パネル
Claims (6)
- ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、
上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するとともに、ホールド信号線を介してこのホールド信号を上記液晶駆動回路に送信するホールド信号生成手段を備え、
上記液晶駆動回路は、受信した上記表示データをホールドするホールド回路を備え、
上記液晶駆動回路は、上記ホールド信号によって上記コントローラからの表示データの受信を停止し、
上記ホールド回路は、上記コントローラからの表示データの受信を停止している場合に、上記ホールド回路によってホールドされた表示データを出力することを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
上記ホールド信号生成手段は、所定時間遅延させたデータと送信するデータを比較し、一致するときホールド信号を有効にすることを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
上記コントローラは、送信する有効表示データと無効表示データの内、無効表示データについては、第１のデータを送信するとともに、残りのデータ送信を停止して、ホールド信号を上記液晶駆動回路に送信することを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
上記コントローラは、送信するデータを複数の組に分割し、それぞれの組のデータに対して、上記ホールド信号生成回路を備えることを特徴とする液晶表示装置。 - 請求項４記載の液晶表示装置において、
上記コントローラは、送信するデータを上位ビットと下位ビットのデータに分割し、それぞれのデータに対して、上記ホールド信号生成回路を備えることを特徴とする液晶表示装置。 - ラインクロックを含む制御信号と表示データを出力するコントローラと、制御信号線を介して上記コントローラからの上記制御信号を取り込み、複数のデータ信号線を介して上記コントローラからの上記表示データを取り込み、上記表示データに対応する電圧を出力する液晶駆動回路と、上記液晶駆動回路からの上記電圧によって駆動されるデータ線を有し情報を表示する液晶パネルとを有し、上記コントローラと上記液晶駆動回路との間の上記データ信号線は、それぞれ、終端抵抗によって終端されている液晶表示装置において、
上記コントローラは、上記液晶駆動回路に送信する上記表示データが上記コントローラ内で上記表示データをラッチするためのクロックの１サイクル前の表示データと等しいとき有効となるホールド信号を生成するホールド信号生成手段を備え、
上記コントローラは、このホールド信号によってデータ送信を停止するとともに、ホールド信号線を介して上記ホールド信号を上記液晶駆動回路に送信し、
上記液晶駆動回路は、上記ホールド信号に従って受信した上記表示データをホールドするとともに、上記コントローラからの表示データの受信を停止している場合に、このホールドされた表示データを出力するホールド回路を備えることを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13524398A JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
| TW088107715A TW468077B (en) | 1998-05-18 | 1999-05-12 | Data transfer circuit and liquid crystal display device |
| KR1019990017543A KR100306179B1 (ko) | 1998-05-18 | 1999-05-17 | 데이터 전송 장치 및 액정 표시 장치 |
| US09/313,251 US6392619B1 (en) | 1998-05-18 | 1999-05-18 | Data transfer device and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13524398A JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327712A JPH11327712A (ja) | 1999-11-30 |
| JP3660126B2 true JP3660126B2 (ja) | 2005-06-15 |
Family
ID=15147165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13524398A Expired - Fee Related JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6392619B1 (ja) |
| JP (1) | JP3660126B2 (ja) |
| KR (1) | KR100306179B1 (ja) |
| TW (1) | TW468077B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6941481B2 (en) * | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2001111651A (ja) * | 1999-10-07 | 2001-04-20 | Internatl Business Mach Corp <Ibm> | データ伝送装置およびその方法 |
| JP2001311933A (ja) * | 2000-04-28 | 2001-11-09 | Hitachi Ltd | 液晶表示装置 |
| JP4190706B2 (ja) * | 2000-07-03 | 2008-12-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP2003173174A (ja) * | 2001-09-25 | 2003-06-20 | Sharp Corp | 画像表示装置および表示駆動方法 |
| JP4092132B2 (ja) * | 2002-04-26 | 2008-05-28 | Ｎｅｃエレクトロニクス株式会社 | 表示装置 |
| US7598959B2 (en) * | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
| JP2007171592A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 表示駆動装置、表示信号転送装置、および表示装置 |
| JP5508662B2 (ja) | 2007-01-12 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2008293044A (ja) * | 2008-08-12 | 2008-12-04 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| JP2008310355A (ja) * | 2008-08-12 | 2008-12-25 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| KR102148481B1 (ko) * | 2013-12-30 | 2020-08-27 | 엘지디스플레이 주식회사 | 영상 표시장치 및 그 구동방법 |
| KR102529187B1 (ko) * | 2016-03-31 | 2023-05-04 | 삼성전자주식회사 | 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745546A (en) * | 1982-06-25 | 1988-05-17 | Hughes Aircraft Company | Column shorted and full array shorted functional plane for use in a modular array processor and method for using same |
| JPS60113395A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | メモリ制御回路 |
| EP0236111A3 (en) * | 1986-03-03 | 1989-07-19 | Seiko Instruments Inc. | Interface for a thin colour display panel |
| JP2536094B2 (ja) * | 1988-10-20 | 1996-09-18 | 富士ゼロックス株式会社 | カラ―画像処理装置 |
| US5034736A (en) * | 1989-08-14 | 1991-07-23 | Polaroid Corporation | Bistable display with permuted excitation |
| JP2843393B2 (ja) * | 1989-12-29 | 1999-01-06 | 沖電気工業株式会社 | 多値レベル出力回路 |
| US5293482A (en) * | 1991-10-18 | 1994-03-08 | Supermac Technology, Inc. | Method and apparatus for partial display and magnification of a graphical video display |
| US5467295A (en) * | 1992-04-30 | 1995-11-14 | Intel Corporation | Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit |
| JPH06332664A (ja) * | 1993-03-23 | 1994-12-02 | Toshiba Corp | 表示制御システム |
| JPH0876147A (ja) * | 1994-07-08 | 1996-03-22 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| JPH0822026A (ja) * | 1994-07-08 | 1996-01-23 | Toshiba Corp | 液晶表示装置 |
| KR970002384B1 (ko) * | 1994-10-26 | 1997-03-03 | 엘지전자 주식회사 | 휴대형 단말기의 사운드 발생 및 디스플레이 제어장치 |
| JPH08221039A (ja) * | 1995-02-17 | 1996-08-30 | Sony Corp | 液晶表示装置及びその駆動方法 |
| US5687326A (en) * | 1995-10-20 | 1997-11-11 | I. Q. Systems, Inc. | Methods and apparatus for implementing a high speed serial link and serial data bus |
| JPH09114765A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 分散型データアクセスシステム |
| JPH10115817A (ja) * | 1996-10-11 | 1998-05-06 | Minolta Co Ltd | 画像形成装置 |
-
1998
- 1998-05-18 JP JP13524398A patent/JP3660126B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-12 TW TW088107715A patent/TW468077B/zh not_active IP Right Cessation
- 1999-05-17 KR KR1019990017543A patent/KR100306179B1/ko not_active IP Right Cessation
- 1999-05-18 US US09/313,251 patent/US6392619B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088328A (ko) | 1999-12-27 |
| US6392619B1 (en) | 2002-05-21 |
| KR100306179B1 (ko) | 2001-09-26 |
| JPH11327712A (ja) | 1999-11-30 |
| TW468077B (en) | 2001-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4567356B2 (ja) | データ転送方法および電子装置 | |
| JP3660126B2 (ja) | データ転送回路及び液晶表示装置 | |
| JP5524283B2 (ja) | 表示装置および携帯端末 | |
| US7598950B2 (en) | Display control device with multipurpose output driver | |
| JP5037680B2 (ja) | 表示装置および携帯端末 | |
| USRE42993E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
| JP2005202408A (ja) | ディスプレイ装置 | |
| US20070127518A1 (en) | Dual-function drivers | |
| JPH06295162A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2000207077A (ja) | デ―タ転送装置及びデ―タ転送方法（ＤｅｖｉｃｅｆｏｒＴｒａｎｓｍｉｔｔｉｎｇＤａｔａａｎｄＭｅｔｈｏｄｔｈｅｒｅｏｆ） | |
| JP2000020031A (ja) | 画像データ処理装置 | |
| CN101593481A (zh) | 显示器及其信号传输方法与源极驱动器的驱动方法 | |
| US20110181570A1 (en) | Display apparatus, display panel driver and display panel driving method | |
| JP6465583B2 (ja) | タイミングコントローラおよびそれを用いたディスプレイ装置 | |
| KR100669095B1 (ko) | 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 | |
| JP2000112438A (ja) | データ伝送回路及び液晶表示装置 | |
| JP3347616B2 (ja) | 表示装置の駆動回路 | |
| KR100357690B1 (ko) | 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 | |
| JP2003345284A (ja) | インターフェース回路およびそれを備えた電子装置 | |
| JP2004069985A (ja) | 電流駆動装置 | |
| KR100950513B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| JP2003348176A (ja) | インターフェース回路およびそれを備えた電子装置 | |
| JP2004233713A (ja) | 表示装置のデータ側駆動回路 | |
| JP2006215087A (ja) | シリアルデータ送受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |