JPH11327712A - データ転送回路及び液晶表示装置 - Google Patents
データ転送回路及び液晶表示装置Info
- Publication number
- JPH11327712A JPH11327712A JP10135243A JP13524398A JPH11327712A JP H11327712 A JPH11327712 A JP H11327712A JP 10135243 A JP10135243 A JP 10135243A JP 13524398 A JP13524398 A JP 13524398A JP H11327712 A JPH11327712 A JP H11327712A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- hold signal
- hold
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、終端抵抗により終端されたデ
ータバスにおける消費電力を低減することができるデー
タ転送回路及びこれを用いた液晶表示装置を提供するこ
とにある。 【解決手段】ホールド信号生成回路１２２は、送信デー
タが１サイクル前の送信データと等しい場合に、ホール
ド信号Ｈoldを生成し、ホールド信号Ｈoldが有効である
ときに送信データ用３ステート出力バッファ１２４の出
力をハイインピーダンスとする。データ受信回路２００
のホールド回路２１４は、受信データを保持しておき、
受信データを復元する。
ータバスにおける消費電力を低減することができるデー
タ転送回路及びこれを用いた液晶表示装置を提供するこ
とにある。 【解決手段】ホールド信号生成回路１２２は、送信デー
タが１サイクル前の送信データと等しい場合に、ホール
ド信号Ｈoldを生成し、ホールド信号Ｈoldが有効である
ときに送信データ用３ステート出力バッファ１２４の出
力をハイインピーダンスとする。データ受信回路２００
のホールド回路２１４は、受信データを保持しておき、
受信データを復元する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ転送回路及
び液晶表示装置に係り、特に、データバスを終端抵抗に
より終端したデータ転送回路及び液晶表示装置に関す
る。
び液晶表示装置に係り、特に、データバスを終端抵抗に
より終端したデータ転送回路及び液晶表示装置に関す
る。
【０００２】
【従来の技術】従来のデータ転送回路としては、例え
ば、日経エレクトロニクス、１９９２年６月８日号（Ｎ
ｏ．５５６）日経ＢＰ社、ｐｐ．１３３−１４４に記載
されているように、ＧＴＬ（Gunning Transceiver Logi
c）やＣＴＴ（Center Tapped Termination）といわれる
入出力インタフェースを備えたデータ転送回路が知られ
ている。このデータ転送回路は、データ転送速度の高速
化及び消費電力面で有利な信号振幅が１Ｖ以下のもので
ある。即ち、このデータ転送回路は、データバスを終端
抵抗によって終端し、小振幅にすることで、容量及び振
幅電圧の２乗及び周波数の積で表わされる交流成分の消
費電力を抑え、動作周波数を上げて高速なデータ転送速
度を実現している。
ば、日経エレクトロニクス、１９９２年６月８日号（Ｎ
ｏ．５５６）日経ＢＰ社、ｐｐ．１３３−１４４に記載
されているように、ＧＴＬ（Gunning Transceiver Logi
c）やＣＴＴ（Center Tapped Termination）といわれる
入出力インタフェースを備えたデータ転送回路が知られ
ている。このデータ転送回路は、データ転送速度の高速
化及び消費電力面で有利な信号振幅が１Ｖ以下のもので
ある。即ち、このデータ転送回路は、データバスを終端
抵抗によって終端し、小振幅にすることで、容量及び振
幅電圧の２乗及び周波数の積で表わされる交流成分の消
費電力を抑え、動作周波数を上げて高速なデータ転送速
度を実現している。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＧＴＬやＣＴＴ等の入出力インタフェースを備えたデー
タ転送回路においては、交流成分の消費電力を押さえる
ことにより、電源電圧フル振幅のデータ転送回路に比較
して、高速かつ低消費電力のデータ転送を実現している
が、終端抵抗での直流分の消費電力が生じる。
ＧＴＬやＣＴＴ等の入出力インタフェースを備えたデー
タ転送回路においては、交流成分の消費電力を押さえる
ことにより、電源電圧フル振幅のデータ転送回路に比較
して、高速かつ低消費電力のデータ転送を実現している
が、終端抵抗での直流分の消費電力が生じる。
【０００４】例えば、終端電圧を１．５Ｖ、データ信号
線の信号振幅電圧は終端電圧を中心に±０．５Ｖ、終端
抵抗は５０Ωとしたとき、信号のハイレベルまたはロウ
レベルに関わらず、終端抵抗は、±１０ｍＡと常に一定
の電流が流れることになる。従って、同じ値のデータを
連続して転送して、データの実質的な周波数速度が下が
っても、定常的に流れる終端電流により消費電力を抑え
ることが困難であるという問題があった。
線の信号振幅電圧は終端電圧を中心に±０．５Ｖ、終端
抵抗は５０Ωとしたとき、信号のハイレベルまたはロウ
レベルに関わらず、終端抵抗は、±１０ｍＡと常に一定
の電流が流れることになる。従って、同じ値のデータを
連続して転送して、データの実質的な周波数速度が下が
っても、定常的に流れる終端電流により消費電力を抑え
ることが困難であるという問題があった。
【０００５】本発明の目的は、終端抵抗により終端され
たデータバスにおける消費電力を低減することができる
データ転送回路及び液晶表示装置を提供することにあ
る。
たデータバスにおける消費電力を低減することができる
データ転送回路及び液晶表示装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】（１）上記目的を達成す
るために、本発明は、複数のデータ信号線によって接続
されたデータ送信回路とデータ受信回路を有し、上記デ
ータ信号線は、それぞれ、終端抵抗によって終端されて
いるデータ転送回路において、上記データ送信回路は、
送信するデータが、１サイクル前のデータと等しいとき
有効となるホールド信号を生成するホールド信号生成手
段を備え、このホールド信号によってデータ送信を停止
するとともに、上記ホールド信号を上記データ受信回路
に送信し、上記データ受信回路は、受信したデータをホ
ールドするホールド回路を備え、上記ホールド信号によ
って上記データ送信回路からのデータの受信を停止する
とともに、上記ホールド回路によってホールドされたデ
ータを出力するようにしたものである。かかる構成によ
り、終端抵抗に流れる電流を低減して、消費電力を低減
し得るものとなる。
るために、本発明は、複数のデータ信号線によって接続
されたデータ送信回路とデータ受信回路を有し、上記デ
ータ信号線は、それぞれ、終端抵抗によって終端されて
いるデータ転送回路において、上記データ送信回路は、
送信するデータが、１サイクル前のデータと等しいとき
有効となるホールド信号を生成するホールド信号生成手
段を備え、このホールド信号によってデータ送信を停止
するとともに、上記ホールド信号を上記データ受信回路
に送信し、上記データ受信回路は、受信したデータをホ
ールドするホールド回路を備え、上記ホールド信号によ
って上記データ送信回路からのデータの受信を停止する
とともに、上記ホールド回路によってホールドされたデ
ータを出力するようにしたものである。かかる構成によ
り、終端抵抗に流れる電流を低減して、消費電力を低減
し得るものとなる。
【０００７】（２）上記（１）において、好ましくは、
上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成するようにしたものである。かかる構成によ
り、送信データと前のサイクルのデータが一致する場合
のみならず、さらに、終端抵抗を流れる電流を低減し得
るものとなる。
上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成するようにしたものである。かかる構成によ
り、送信データと前のサイクルのデータが一致する場合
のみならず、さらに、終端抵抗を流れる電流を低減し得
るものとなる。
【０００８】（３）上記目的を達成するために、本発明
は、複数のデータ信号線によって接続されたコントロー
ラと液晶駆動回路と、液晶駆動回路によって駆動されて
情報を表示する液晶パネルを有し、上記データ信号線
は、それぞれ、終端抵抗によって終端されている液晶表
示装置において、上記コントローラは、送信するデータ
が、１サイクル前のデータと等しいとき有効となるホー
ルド信号を生成するホールド信号生成手段を備え、この
ホールド信号によってデータ送信を停止するとともに、
上記ホールド信号を上記データ受信回路に送信し、上記
液晶駆動回路は、受信したデータをホールドするホール
ド回路を備え、上記ホールド信号によって上記データ送
信回路からのデータの受信を停止するとともに、上記ホ
ールド回路によってホールドされたデータを出力するよ
うにしたものである。かかる構成により、終端抵抗に流
れる電流を低減して、消費電力を低減し得るものとな
る。
は、複数のデータ信号線によって接続されたコントロー
ラと液晶駆動回路と、液晶駆動回路によって駆動されて
情報を表示する液晶パネルを有し、上記データ信号線
は、それぞれ、終端抵抗によって終端されている液晶表
示装置において、上記コントローラは、送信するデータ
が、１サイクル前のデータと等しいとき有効となるホー
ルド信号を生成するホールド信号生成手段を備え、この
ホールド信号によってデータ送信を停止するとともに、
上記ホールド信号を上記データ受信回路に送信し、上記
液晶駆動回路は、受信したデータをホールドするホール
ド回路を備え、上記ホールド信号によって上記データ送
信回路からのデータの受信を停止するとともに、上記ホ
ールド回路によってホールドされたデータを出力するよ
うにしたものである。かかる構成により、終端抵抗に流
れる電流を低減して、消費電力を低減し得るものとな
る。
【０００９】（４）上記（３）において、好ましくは、
上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成するようにしたものである。かかる構成によ
り、送信データと前のサイクルのデータが一致する場合
のみならず、さらに、終端抵抗を流れる電流を低減し得
るものとなる。
上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成するようにしたものである。かかる構成によ
り、送信データと前のサイクルのデータが一致する場合
のみならず、さらに、終端抵抗を流れる電流を低減し得
るものとなる。
【００１０】（５）上記（３）において、好ましくは、
上記コントローラは、送信する有効表示データと無効表
示データの内、無効表示データについては、第１のデー
タを送信するとともに、残りのデータ送信を停止して、
ホールド信号を上記液晶駆動回路に送信するようにした
ものである。かかる構成により、無効表示データの送信
中の終端抵抗を流れる電流を低減し得るものとなる。
上記コントローラは、送信する有効表示データと無効表
示データの内、無効表示データについては、第１のデー
タを送信するとともに、残りのデータ送信を停止して、
ホールド信号を上記液晶駆動回路に送信するようにした
ものである。かかる構成により、無効表示データの送信
中の終端抵抗を流れる電流を低減し得るものとなる。
【００１１】（６）上記（３）において、好ましくは、
上記コントローラは、送信するデータを複数の組の分割
し、それぞれの組のデータに対して、上記ホールド信号
生成回路を備えるようにしたものである。かかる構成に
より、各組毎の終端抵抗に流れる電流を低減し得るもの
となる。
上記コントローラは、送信するデータを複数の組の分割
し、それぞれの組のデータに対して、上記ホールド信号
生成回路を備えるようにしたものである。かかる構成に
より、各組毎の終端抵抗に流れる電流を低減し得るもの
となる。
【００１２】
【発明の実施の形態】以下、図１〜図６を用いて、本発
明の一実施形態によるデータ転送回路の構成及び動作に
ついて説明する。最初に、図１を用いて、本実施形態に
よるデータ転送回路の全体構成について説明する。
明の一実施形態によるデータ転送回路の構成及び動作に
ついて説明する。最初に、図１を用いて、本実施形態に
よるデータ転送回路の全体構成について説明する。
【００１３】本実施形態によるデータ転送回路は、デー
タ送信回路１００と、データ受信回路２００と、データ
送信回路１００からデータ受信回路２００にｎビットの
データを転送するｎ本のデータ信号線３００と、データ
送信回路１００からデータ受信回路２００にホールド信
号を送るホールド信号線４００と、データ信号線３００
及びホールド信号線４００を終端電圧Ｖterに終端する
（ｎ＋１）個の終端抵抗Ｒｔ-1，…，Ｒｔ-n，Ｒｔ-Hと
から構成されている。
タ送信回路１００と、データ受信回路２００と、データ
送信回路１００からデータ受信回路２００にｎビットの
データを転送するｎ本のデータ信号線３００と、データ
送信回路１００からデータ受信回路２００にホールド信
号を送るホールド信号線４００と、データ信号線３００
及びホールド信号線４００を終端電圧Ｖterに終端する
（ｎ＋１）個の終端抵抗Ｒｔ-1，…，Ｒｔ-n，Ｒｔ-Hと
から構成されている。
【００１４】データ転送回路１００は、内部回路１１０
と、内部回路１１０の出力するｎビットの内部送信デー
タＤＡ１に基づいてデータ信号線３００から出力する外
部送信データを生成するとともに、ホールド信号線４０
０から出力するホールド信号を出力する出力制御回路１
２０とから構成されている。
と、内部回路１１０の出力するｎビットの内部送信デー
タＤＡ１に基づいてデータ信号線３００から出力する外
部送信データを生成するとともに、ホールド信号線４０
０から出力するホールド信号を出力する出力制御回路１
２０とから構成されている。
【００１５】出力制御回路１２０は、出力データＤＡ２
及びホールド信号Ｈoldを生成するホールド信号生成回
路１２２と、ホールド信号Ｈoldによってハイインピー
ダンスに制御されるｎ個の３ステート出力バッファＢｕ
から構成されるデータ用出力バッファ回路１２４と、ホ
ールド信号用出力バッファ１２６とから構成されてい
る。なお、ホールド信号生成回路１２２の詳細な構成に
ついては、図２を用いて後述する。
及びホールド信号Ｈoldを生成するホールド信号生成回
路１２２と、ホールド信号Ｈoldによってハイインピー
ダンスに制御されるｎ個の３ステート出力バッファＢｕ
から構成されるデータ用出力バッファ回路１２４と、ホ
ールド信号用出力バッファ１２６とから構成されてい
る。なお、ホールド信号生成回路１２２の詳細な構成に
ついては、図２を用いて後述する。
【００１６】データ受信回路２００は、データ信号線３
００から送られてくるデータを、ホールド信号に基づい
て内部受信データＤＡ４に復元する入力制御回路２１０
と、復元された内部受信データＤＡ４によって駆動され
る内部回路２２０とから構成されている。
００から送られてくるデータを、ホールド信号に基づい
て内部受信データＤＡ４に復元する入力制御回路２１０
と、復元された内部受信データＤＡ４によって駆動され
る内部回路２２０とから構成されている。
【００１７】入力制御回路２１０は、データ信号線３０
０から入力するデータと参照電圧Ｖrefとを比較して、
受信データＤＡ３を出力するｎ個の差動増幅器Ｄif及
び、ホールド信号線４００から入力するホールド信号Ｈ
oldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈ
recを出力する１個の差動増幅器Ｄifから構成される差
動増幅回路２１２と、入力する受信データＤＡ３を受信
ホールド信号Ｈrecに応じてホールドするホールド回路
２１４とから構成されている。なお、入力制御回路２１
０の詳細な構成については、図４を用いて、後述する。
０から入力するデータと参照電圧Ｖrefとを比較して、
受信データＤＡ３を出力するｎ個の差動増幅器Ｄif及
び、ホールド信号線４００から入力するホールド信号Ｈ
oldと参照電圧Ｖrefとを比較して、受信ホールド信号Ｈ
recを出力する１個の差動増幅器Ｄifから構成される差
動増幅回路２１２と、入力する受信データＤＡ３を受信
ホールド信号Ｈrecに応じてホールドするホールド回路
２１４とから構成されている。なお、入力制御回路２１
０の詳細な構成については、図４を用いて、後述する。
【００１８】次に、本実施形態によるデータ転送回路の
全体的な動作について説明する。最初に、データ送信回
路１００によるデータ送信動作について説明する。デー
タ送信回路１００内の内部回路１１０が出力する内部送
信データＤＡ１は、出力制御回路１２０内のホールド信
号生成回路１２２に入力する。ホールド信号生成回路１
２２は、内部送信データＤＡ１を基に、ホールド信号Ｈ
oldを生成する。ホールド信号生成回路１２２の詳細構
成及び動作については、図２及び図３を用いて後述す
る。ホールド信号Ｈoldは、内部送信データＤＡ１が１
サイクル前のデータ値と等しいときアクティブとなる。
ホールド信号生成回路１２０の出力した送信データＤＡ
２は、出力バッファ回路１２４を構成する３ステート出
力バッファＢｕに入力する。３ステート出力バッファＢ
ｕは、内部送信データＤＡ２をデータ信号線３００に出
力する。なお、３ステート出力バッファＢｕは、プッシ
ュプル型のバッファであるものとする。
全体的な動作について説明する。最初に、データ送信回
路１００によるデータ送信動作について説明する。デー
タ送信回路１００内の内部回路１１０が出力する内部送
信データＤＡ１は、出力制御回路１２０内のホールド信
号生成回路１２２に入力する。ホールド信号生成回路１
２２は、内部送信データＤＡ１を基に、ホールド信号Ｈ
oldを生成する。ホールド信号生成回路１２２の詳細構
成及び動作については、図２及び図３を用いて後述す
る。ホールド信号Ｈoldは、内部送信データＤＡ１が１
サイクル前のデータ値と等しいときアクティブとなる。
ホールド信号生成回路１２０の出力した送信データＤＡ
２は、出力バッファ回路１２４を構成する３ステート出
力バッファＢｕに入力する。３ステート出力バッファＢ
ｕは、内部送信データＤＡ２をデータ信号線３００に出
力する。なお、３ステート出力バッファＢｕは、プッシ
ュプル型のバッファであるものとする。
【００１９】データ信号線３００は、終端抵抗Ｒｔ−
１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端する
ため、データ信号線３００を流れるデータ信号は、終端
電圧Ｖterを中心に電圧値が変化し、３ステート出力バ
ッファＢｕに入力する送信データがハイの場合は終端電
圧Ｖterよりも高い電圧値となり、ロウの場合は終端電
圧Ｖterよりも低い電圧値となる。また、３ステート出
力バッファＢｕの制御端子にはホールド信号Ｈoldが入
力し、ホールド信号Ｈoldがアクティブのときには、３
ステート出力バッファ１２４の出力はハイインピーダン
スとなる。即ち、データ信号線３００の電圧値は、終端
電圧Ｖterと等しくなる。さらに、ホールド信号Ｈold
は、ホールド信号用出力バッファ１２６を介してホール
ド信号線４００に出力される。このようにして、データ
送信動作が行われる。
１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端する
ため、データ信号線３００を流れるデータ信号は、終端
電圧Ｖterを中心に電圧値が変化し、３ステート出力バ
ッファＢｕに入力する送信データがハイの場合は終端電
圧Ｖterよりも高い電圧値となり、ロウの場合は終端電
圧Ｖterよりも低い電圧値となる。また、３ステート出
力バッファＢｕの制御端子にはホールド信号Ｈoldが入
力し、ホールド信号Ｈoldがアクティブのときには、３
ステート出力バッファ１２４の出力はハイインピーダン
スとなる。即ち、データ信号線３００の電圧値は、終端
電圧Ｖterと等しくなる。さらに、ホールド信号Ｈold
は、ホールド信号用出力バッファ１２６を介してホール
ド信号線４００に出力される。このようにして、データ
送信動作が行われる。
【００２０】次に、データ受信回路２００によるデータ
受信動作について説明する。データ受信回路２００の入
力制御回路２１０内の差動増幅器Ｄifの負入力端子
（−）にデータ信号線３００が入力し、正入力端子
（＋）に参照電圧Ｖｒｅｆが入力することにより、送信
データを受信する。差動増幅器Ｄifは、参照電圧Ｖref
をスレッショルドレベルとしてデータ信号線３００を介
して送信されたデータを受信し、その反転データを受信
データＤＡ３として出力する。この時、受信データＤＡ
３の振幅は、電源電圧レベルとなる。
受信動作について説明する。データ受信回路２００の入
力制御回路２１０内の差動増幅器Ｄifの負入力端子
（−）にデータ信号線３００が入力し、正入力端子
（＋）に参照電圧Ｖｒｅｆが入力することにより、送信
データを受信する。差動増幅器Ｄifは、参照電圧Ｖref
をスレッショルドレベルとしてデータ信号線３００を介
して送信されたデータを受信し、その反転データを受信
データＤＡ３として出力する。この時、受信データＤＡ
３の振幅は、電源電圧レベルとなる。
【００２１】受信データＤＡ３は、ホールド回路２１４
に入力し、さらに、差動増幅器Ｄｉｆで受信した内部ホ
ールド信号Ｈｒｅｃもホールド回路２１４に入力する。
ホールド回路２１４は、ホールド信号Ｈrecがアクティ
ブのとき、入力する受信データＤＡ３を遮断し値を保持
する。ホールド回路２１４の詳細構成及び動作について
は、図４を用いて後述する。ホールド信号Ｈrecがアク
ティブのとき、データ信号線３００の電圧値は終端電圧
Ｖterと同じ電圧値となり、データを受信する差動増幅
器Ｄifの受信データもハイレベルとロウレベルの間の中
間レベルになるが、ホールド信号Ｈrecにより、データ
受信回路２００内の内部受信データＤＡ４はホールドさ
れているため、内部回路２２０に影響はないものであ
る。
に入力し、さらに、差動増幅器Ｄｉｆで受信した内部ホ
ールド信号Ｈｒｅｃもホールド回路２１４に入力する。
ホールド回路２１４は、ホールド信号Ｈrecがアクティ
ブのとき、入力する受信データＤＡ３を遮断し値を保持
する。ホールド回路２１４の詳細構成及び動作について
は、図４を用いて後述する。ホールド信号Ｈrecがアク
ティブのとき、データ信号線３００の電圧値は終端電圧
Ｖterと同じ電圧値となり、データを受信する差動増幅
器Ｄifの受信データもハイレベルとロウレベルの間の中
間レベルになるが、ホールド信号Ｈrecにより、データ
受信回路２００内の内部受信データＤＡ４はホールドさ
れているため、内部回路２２０に影響はないものであ
る。
【００２２】以上のように、ホールド信号を生成し、ホ
ールド信号にしたがってデータを保持することでデータ
送受信を実現する。
ールド信号にしたがってデータを保持することでデータ
送受信を実現する。
【００２３】次に、図２及び図３を用いて、本実施形態
による出力制御回路１２０に用いられるホールド信号生
成回路１２２の構成及び動作について説明する。図２に
示すように、ホールド信号生成回路１２２は、ラッチ回
路ＬＡＴ，ＬＡＴ２と、比較器ＣＯＭＰとから構成され
ている。なお、図１には示さなかったが、ホールド信号
生成回路１２２にはデータをラッチするためにクロック
ＣＬＫも入力する。
による出力制御回路１２０に用いられるホールド信号生
成回路１２２の構成及び動作について説明する。図２に
示すように、ホールド信号生成回路１２２は、ラッチ回
路ＬＡＴ，ＬＡＴ２と、比較器ＣＯＭＰとから構成され
ている。なお、図１には示さなかったが、ホールド信号
生成回路１２２にはデータをラッチするためにクロック
ＣＬＫも入力する。
【００２４】内部送信データＤＡ１（以下、「入力デー
タ」と称する）は、ラッチ回路ＬＡＴ１に入力し、クロ
ックＣＬＫでラッチされることにより、１サイクル遅れ
た送信データＤＡ２（以下、「出力データ」と称する）
が、ラッチ回路ＬＡＴ１から出力する。即ち、図３
（Ｂ），（Ｃ）に示すように、サイクル０において、ラ
ッチ回路ＬＡＴ１に入力した入力データＤ１は、１サイ
クル遅れたサイクル１のタイミングで、出力データとし
て、ラッチ回路ＬＡＴ１から出力する。
タ」と称する）は、ラッチ回路ＬＡＴ１に入力し、クロ
ックＣＬＫでラッチされることにより、１サイクル遅れ
た送信データＤＡ２（以下、「出力データ」と称する）
が、ラッチ回路ＬＡＴ１から出力する。即ち、図３
（Ｂ），（Ｃ）に示すように、サイクル０において、ラ
ッチ回路ＬＡＴ１に入力した入力データＤ１は、１サイ
クル遅れたサイクル１のタイミングで、出力データとし
て、ラッチ回路ＬＡＴ１から出力する。
【００２５】入力データと出力データは比較器４１に入
力し、入力データと出力データが一致したとき、つま
り、等しいデータが２サイクル連続するとき、一致検出
信号Ｓagrをアクティブにする。例えば、図３（Ｂ）に
示す例では、入力データＤ１，Ｄ２は、それぞれ、１サ
イクル毎に、データが変わるが、入力データＤ３は、サ
イクル２〜サイクル４までの３サイクルの間等しいもの
とする。このとき、サイクル３とサイクル４において、
比較器ＣＯＭＰの入力が一致することになり、このと
き、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力で
ある一致検出信号Ｓagrがアクティブ（ハイレベル）と
なる。同様にして、入力データＤ５も、サイクル６以降
等しいデータが続くものとすると、サイクル７以降にお
いて、比較器ＣＯＭＰの入力が一致することになり、こ
のとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出
力である一致検出信号Ｓagrがアクティブ（ハイレベ
ル）となる。
力し、入力データと出力データが一致したとき、つま
り、等しいデータが２サイクル連続するとき、一致検出
信号Ｓagrをアクティブにする。例えば、図３（Ｂ）に
示す例では、入力データＤ１，Ｄ２は、それぞれ、１サ
イクル毎に、データが変わるが、入力データＤ３は、サ
イクル２〜サイクル４までの３サイクルの間等しいもの
とする。このとき、サイクル３とサイクル４において、
比較器ＣＯＭＰの入力が一致することになり、このと
き、図３（Ｄ）に示すように、比較器ＣＯＭＰの出力で
ある一致検出信号Ｓagrがアクティブ（ハイレベル）と
なる。同様にして、入力データＤ５も、サイクル６以降
等しいデータが続くものとすると、サイクル７以降にお
いて、比較器ＣＯＭＰの入力が一致することになり、こ
のとき、図３（Ｄ）に示すように、比較器ＣＯＭＰの出
力である一致検出信号Ｓagrがアクティブ（ハイレベ
ル）となる。
【００２６】一致検出信号Ｓagrは、ラッチ回路ＬＡＴ
２によってラッチされ、ホールド信号Ｈoldとして出力
する。図３（Ｅ）に示すように、ホールド信号Ｈold
は、一致検出信号Ｓagrに対して１サイクル遅れた信号
となる。
２によってラッチされ、ホールド信号Ｈoldとして出力
する。図３（Ｅ）に示すように、ホールド信号Ｈold
は、一致検出信号Ｓagrに対して１サイクル遅れた信号
となる。
【００２７】このようにして、ホールド信号生成回路１
２２は、送信データＤＡ２とホールド信号Ｈoldを生成
する。なお、上述した説明では、入力データをラッチ回
路ＬＡＴ１で１サイクル遅延して出力データを生成した
が、入力データをそのまま出力データとし、一致検出信
号Ｓagrをそのままホールド信号Ｈoldとして出力して
も、同一データが複数サイクル連続するデータの第２サ
イクルからホールド信号Ｈoldが有効となれば、何ら問
題はないものである。
２２は、送信データＤＡ２とホールド信号Ｈoldを生成
する。なお、上述した説明では、入力データをラッチ回
路ＬＡＴ１で１サイクル遅延して出力データを生成した
が、入力データをそのまま出力データとし、一致検出信
号Ｓagrをそのままホールド信号Ｈoldとして出力して
も、同一データが複数サイクル連続するデータの第２サ
イクルからホールド信号Ｈoldが有効となれば、何ら問
題はないものである。
【００２８】次に、図４を用いて、本実施形態による入
力制御回路２１０の詳細な構成及び動作について説明す
る。入力制御回路２１０の差動増幅回路２１２は、デー
タ信号線３００から入力するデータと参照電圧Ｖrefと
を比較して、受信データＤＡ３を出力するｎ個の差動増
幅器Ｄif-1，…，Ｄif-nと、ホールド信号線４００から
入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較し
て、受信ホールド信号Ｈrecを出力する１個の差動増幅
器Ｄif-Hとから構成されている。
力制御回路２１０の詳細な構成及び動作について説明す
る。入力制御回路２１０の差動増幅回路２１２は、デー
タ信号線３００から入力するデータと参照電圧Ｖrefと
を比較して、受信データＤＡ３を出力するｎ個の差動増
幅器Ｄif-1，…，Ｄif-nと、ホールド信号線４００から
入力するホールド信号Ｈoldと参照電圧Ｖrefとを比較し
て、受信ホールド信号Ｈrecを出力する１個の差動増幅
器Ｄif-Hとから構成されている。
【００２９】ホールド回路２１４は、受信データが入力
するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受
信ホールド信号Ｈrecが入力する直列接続されたインバ
ータＩＮＶ１，ＩＮＶ２とから構成されている。データ
ラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構
成を有しているものであり、ここでは、データラッチ手
段ＤＬ-1の構成について説明する。データラッチ手段Ｄ
Ｌ-1は、スイッチＳＷ-1と、インバータＩＮＶ-1と、ク
ロックトインバータＣＩ-1とから構成されている。クロ
ックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮ
Ｖ２から出力されるラッチ信号ＳLにより、電源を接続
あるいは遮断して出力のハイインピーダンス制御が可能
なインバータ回路である。インバータＩＮＶ-1の出力
は、クロックトインバータＣＩ-1に入力し、反転した出
力がインバータＩＮＶ-1の入力側に接続し、フィードバ
ックループを形成してデータラッチ手段ＤＬ-1を構成す
る。
するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、受
信ホールド信号Ｈrecが入力する直列接続されたインバ
ータＩＮＶ１，ＩＮＶ２とから構成されている。データ
ラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の構
成を有しているものであり、ここでは、データラッチ手
段ＤＬ-1の構成について説明する。データラッチ手段Ｄ
Ｌ-1は、スイッチＳＷ-1と、インバータＩＮＶ-1と、ク
ロックトインバータＣＩ-1とから構成されている。クロ
ックトインバータＣＩ-1は、インバータＩＮＶ１，ＩＮ
Ｖ２から出力されるラッチ信号ＳLにより、電源を接続
あるいは遮断して出力のハイインピーダンス制御が可能
なインバータ回路である。インバータＩＮＶ-1の出力
は、クロックトインバータＣＩ-1に入力し、反転した出
力がインバータＩＮＶ-1の入力側に接続し、フィードバ
ックループを形成してデータラッチ手段ＤＬ-1を構成す
る。
【００３０】次に、入力制御回路２１０の動作について
説明する。差動増幅回路２１２を構成する差動増幅器Ｄ
if-1，…，Ｄif-nには、 データ信号線３００及び参照
電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，
…，Ｄif-nは、データ信号線３００の反転データである
受信データＤＡ３を出力し、受信データＤＡ３をホール
ド回路２１４に入力する。
説明する。差動増幅回路２１２を構成する差動増幅器Ｄ
if-1，…，Ｄif-nには、 データ信号線３００及び参照
電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-1，
…，Ｄif-nは、データ信号線３００の反転データである
受信データＤＡ３を出力し、受信データＤＡ３をホール
ド回路２１４に入力する。
【００３１】受信データＤＡ３は、スイッチＳＷ-1，
…，ＳＷ-nを通して、インバータＩＮＶ-1，…，ＩＮＶ
-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、
内部受信データＤＡ４を出力する。また、内部受信デー
タＤＡ４は、電源を接続あるいは遮断して出力のハイイ
ンピーダンス制御が可能なクロックトインバータＣＩ-
1，…，ＣＩ-nに入力し、反転した出力をインバータＩ
ＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバッ
クループを形成してラッチ回路を構成する。
…，ＳＷ-nを通して、インバータＩＮＶ-1，…，ＩＮＶ
-nに入力する。インバータＩＮＶ-1，…，ＩＮＶ-nは、
内部受信データＤＡ４を出力する。また、内部受信デー
タＤＡ４は、電源を接続あるいは遮断して出力のハイイ
ンピーダンス制御が可能なクロックトインバータＣＩ-
1，…，ＣＩ-nに入力し、反転した出力をインバータＩ
ＮＶ-1，…，ＩＮＶ-nの入力側に接続し、フィードバッ
クループを形成してラッチ回路を構成する。
【００３２】ホールド回路２１４には、さらにデータ信
号線３００と同様に差動増幅器Ｄif-Hを介して反転した
内部ホールド信号Ｈrecが入力し、インバータＩＮＶ
１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。ホー
ルド信号４００がインアクティブのとき、スイッチＳＷ
-1，…，ＳＷ-nはオンとなり、受信データＤＡ３を通
し、クロックトインバータＣＩ-1，…，ＣＩ-nは、出力
をハイインピーダンスにしてインバータＩＮＶ-1，…，
ＩＮＶ-nは、内部受信データＤＡ４を出力する。即ち、
データラッチ手段ＤＬ-1，…，ＤＬ-nは、受信データＤ
Ａ３を、そのまま内部受信データＤＡ４として、通過さ
せる。
号線３００と同様に差動増幅器Ｄif-Hを介して反転した
内部ホールド信号Ｈrecが入力し、インバータＩＮＶ
１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。ホー
ルド信号４００がインアクティブのとき、スイッチＳＷ
-1，…，ＳＷ-nはオンとなり、受信データＤＡ３を通
し、クロックトインバータＣＩ-1，…，ＣＩ-nは、出力
をハイインピーダンスにしてインバータＩＮＶ-1，…，
ＩＮＶ-nは、内部受信データＤＡ４を出力する。即ち、
データラッチ手段ＤＬ-1，…，ＤＬ-nは、受信データＤ
Ａ３を、そのまま内部受信データＤＡ４として、通過さ
せる。
【００３３】ホールド信号４００がアクティブのとき、
スイッチＳＷ-1，…，ＳＷ-nはオフとなり、受信データ
ＤＡ３は遮断され、クロックトインバータＣＩ-1，…，
ＣＩ-nは、インバータＩＮＶ-1，…，ＩＮＶ-nの出力の
反転を出力し、フィードバックループで値が保持され、
内部受信データＤＡ４を出力する。即ち、データラッチ
手段ＤＬ-1，…，ＤＬ-nは、データをラッチする。この
時、スイッチＳＷ-1，…，ＳＷ-nにより差動増幅回路２
１２が出力する受信データＤＡ３が遮断されるため、デ
ータ信号線３００が終端電圧Ｖterのレベルとなって、
受信データＤＡ３の電圧値が変化しても、ホールド回路
２１４の出力する内部受信データＤＡ４には影響はなく
なる。
スイッチＳＷ-1，…，ＳＷ-nはオフとなり、受信データ
ＤＡ３は遮断され、クロックトインバータＣＩ-1，…，
ＣＩ-nは、インバータＩＮＶ-1，…，ＩＮＶ-nの出力の
反転を出力し、フィードバックループで値が保持され、
内部受信データＤＡ４を出力する。即ち、データラッチ
手段ＤＬ-1，…，ＤＬ-nは、データをラッチする。この
時、スイッチＳＷ-1，…，ＳＷ-nにより差動増幅回路２
１２が出力する受信データＤＡ３が遮断されるため、デ
ータ信号線３００が終端電圧Ｖterのレベルとなって、
受信データＤＡ３の電圧値が変化しても、ホールド回路
２１４の出力する内部受信データＤＡ４には影響はなく
なる。
【００３４】このようにして、ホールド信号Ｈrecを用
いて受信データＤＡ４を保持することでデータ信号線３
００を終端電圧Ｖterレベルにすることができる。
いて受信データＤＡ４を保持することでデータ信号線３
００を終端電圧Ｖterレベルにすることができる。
【００３５】ここで、図５及び図６を用いて、本実施形
態によるデータ転送回路のデータ送信回路により送信さ
れ、データ受信回路により受信されるデータについて説
明する。図５は、テキストデータが表示されているドッ
トマトリックス型の表示画面であり、図６は、本実施形
態によるデータ転送回路を用いた表示画面の第１ライン
の表示データのデータ転送のタイミングチャートを示し
ている。
態によるデータ転送回路のデータ送信回路により送信さ
れ、データ受信回路により受信されるデータについて説
明する。図５は、テキストデータが表示されているドッ
トマトリックス型の表示画面であり、図６は、本実施形
態によるデータ転送回路を用いた表示画面の第１ライン
の表示データのデータ転送のタイミングチャートを示し
ている。
【００３６】図５に示すように、表示画面上に、「０
１」という数字を表示しようとする場合、表示画面を拡
大してみると、例えば、ｙ方向は５ラインで文字の１行
を構成するとすると、第１ラインのｘ方向のデータは、
白を「ハイレベル＝１」とし、黒を「ロウレベル＝０」
のデータで表すと、「１０１１１０１１１１……」とな
る。
１」という数字を表示しようとする場合、表示画面を拡
大してみると、例えば、ｙ方向は５ラインで文字の１行
を構成するとすると、第１ラインのｘ方向のデータは、
白を「ハイレベル＝１」とし、黒を「ロウレベル＝０」
のデータで表すと、「１０１１１０１１１１……」とな
る。
【００３７】図６（Ａ）は、図５に示した第１ラインを
表示するために、図１に示したデータ送信回路１００の
内部回路１１０が出力する内部送信データＤＡ１を示し
ている。
表示するために、図１に示したデータ送信回路１００の
内部回路１１０が出力する内部送信データＤＡ１を示し
ている。
【００３８】図６（Ｂ）に示すデータ信号線３００を流
れる信号は、図３（Ｃ）において説明した出力データＤ
Ａ２に等しいものであり、内部送信データＤＡ１が１サ
イクル遅れた信号となっている。なお、図６（Ｂ）にお
いて、実線は本実施形態におけるデータ波形を示してい
る。破線は、参考のために従来例について示している。
また、終端電圧Ｖterを１．５Ｖとし、データ信号線３
００及びホールド信号線４００を流れるデータは、１．
５Ｖを中心として、±０．５Ｖの振幅の信号となってい
る。
れる信号は、図３（Ｃ）において説明した出力データＤ
Ａ２に等しいものであり、内部送信データＤＡ１が１サ
イクル遅れた信号となっている。なお、図６（Ｂ）にお
いて、実線は本実施形態におけるデータ波形を示してい
る。破線は、参考のために従来例について示している。
また、終端電圧Ｖterを１．５Ｖとし、データ信号線３
００及びホールド信号線４００を流れるデータは、１．
５Ｖを中心として、±０．５Ｖの振幅の信号となってい
る。
【００３９】データ信号線３００は、終端抵抗Ｒｔ−
１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端する
ため、データ信号線３００を流れるデータ信号は、終端
電圧Ｖterを中心に電圧値が変化し、３ステート出力バ
ッファＢｕに入力する送信データがハイの場合は終端電
圧Ｖterよりも高い電圧値（２．０Ｖ）となり、ロウの
場合は終端電圧Ｖterよりも低い電圧値（１．０Ｖ）と
なる。
１，…，Ｒｔ−ｎを介して、終端電圧Ｖterに終端する
ため、データ信号線３００を流れるデータ信号は、終端
電圧Ｖterを中心に電圧値が変化し、３ステート出力バ
ッファＢｕに入力する送信データがハイの場合は終端電
圧Ｖterよりも高い電圧値（２．０Ｖ）となり、ロウの
場合は終端電圧Ｖterよりも低い電圧値（１．０Ｖ）と
なる。
【００４０】サイクル４，５においては、図３（Ｅ）に
示したホールド信号生成回路１２２は、図６（Ｄ）に示
したホールド信号Ｈoldを生成する。ホールド信号Ｈold
は、図１に示したように、３ステート出力バッファＢｕ
の制御端子に入力し、ホールド信号Ｈoldがアクティブ
のときには、３ステート出力バッファＢｕの出力はハイ
インピーダンスとなる。即ち、データ信号線３００の電
圧値は、終端電圧Ｖterと等しくなる。従って、サイク
ル４，５においては、本実施形態においては、データ信
号線３００の信号の電圧は、終端電圧Ｖter（１．５
Ｖ）と等しくなる。なお、従来の方式では、サイクル３
〜５の間は、ハイレベルとなっている。同様にして、サ
イクル８〜１０の間も、データ信号線３００の信号の電
圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
示したホールド信号生成回路１２２は、図６（Ｄ）に示
したホールド信号Ｈoldを生成する。ホールド信号Ｈold
は、図１に示したように、３ステート出力バッファＢｕ
の制御端子に入力し、ホールド信号Ｈoldがアクティブ
のときには、３ステート出力バッファＢｕの出力はハイ
インピーダンスとなる。即ち、データ信号線３００の電
圧値は、終端電圧Ｖterと等しくなる。従って、サイク
ル４，５においては、本実施形態においては、データ信
号線３００の信号の電圧は、終端電圧Ｖter（１．５
Ｖ）と等しくなる。なお、従来の方式では、サイクル３
〜５の間は、ハイレベルとなっている。同様にして、サ
イクル８〜１０の間も、データ信号線３００の信号の電
圧は、終端電圧Ｖter（１．５Ｖ）と等しくなる。
【００４１】次に、図６（Ｃ）は、終端抵抗Ｒｔを流れ
る電流を示しており、Ｒｔ電流は、データ信号線３００
を流れる信号はハイレベルのときは、プラスの電流（例
えば、＋１０ｍＡ）が流れ、ロウレベルのときは、マイ
ナスの電流（例えば、−１０ｍＡ）が流れる。さらに、
本実施形態のように、出力バッファとして、３ステート
出力バッファＢｕを用いて、その制御入力により、３ス
テート出力バッファＢｕの出力をハイインピーダンスと
すると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図６
（Ｃ）に示すように、サイクル４，５及びサイクル８〜
１０の間においては、従来の＋１０ｍＡから０ｍＡに低
減することができる。この電流低減によって、本実施形
態においては、消費電力を低減することができる。
る電流を示しており、Ｒｔ電流は、データ信号線３００
を流れる信号はハイレベルのときは、プラスの電流（例
えば、＋１０ｍＡ）が流れ、ロウレベルのときは、マイ
ナスの電流（例えば、−１０ｍＡ）が流れる。さらに、
本実施形態のように、出力バッファとして、３ステート
出力バッファＢｕを用いて、その制御入力により、３ス
テート出力バッファＢｕの出力をハイインピーダンスと
すると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図６
（Ｃ）に示すように、サイクル４，５及びサイクル８〜
１０の間においては、従来の＋１０ｍＡから０ｍＡに低
減することができる。この電流低減によって、本実施形
態においては、消費電力を低減することができる。
【００４２】さらに、図６（Ｅ）により、受信時の動作
について説明すると、サイクル１〜３においては、図４
に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなってお
り、データ信号線３００を流れるデータ（図６（Ｃ））
は、そのまま、内部受信データＤＡ４として、入力制御
回路２１０から出力される。なお、内部受信データＤＡ
４は、高電位Ｖccと低電位ＧＮＤの間の振幅を有する信
号となる。一方、サイクル４，５においては、スイッチ
ＳＷ-1，…，ＳＷ-nはオフとなる。そして、内部受信デ
ータＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nに
ラッチされた前のサイクルのレベルとなる。同様にし
て、サイクル８〜１０も、前のサイクルのレベルとな
る。
について説明すると、サイクル１〜３においては、図４
に示したスイッチＳＷ-1，…，ＳＷ-nはオンとなってお
り、データ信号線３００を流れるデータ（図６（Ｃ））
は、そのまま、内部受信データＤＡ４として、入力制御
回路２１０から出力される。なお、内部受信データＤＡ
４は、高電位Ｖccと低電位ＧＮＤの間の振幅を有する信
号となる。一方、サイクル４，５においては、スイッチ
ＳＷ-1，…，ＳＷ-nはオフとなる。そして、内部受信デ
ータＤＡ４は、データラッチ手段ＤＬ-1，…，ＤＬ-nに
ラッチされた前のサイクルのレベルとなる。同様にし
て、サイクル８〜１０も、前のサイクルのレベルとな
る。
【００４３】ここで、図６（Ａ）の内部送信データＤＡ
１と、図６（Ｅ）の内部受信データＤＡ４は、１サイク
ル遅れているのみ等しいデータとなっている。即ち、本
実施形態においては、同じデータが続く場合には、Ｒｔ
電流を０とするようにして、消費電力を低減している。
１と、図６（Ｅ）の内部受信データＤＡ４は、１サイク
ル遅れているのみ等しいデータとなっている。即ち、本
実施形態においては、同じデータが続く場合には、Ｒｔ
電流を０とするようにして、消費電力を低減している。
【００４４】なお、従来のデータ転送回路においては、
Ｎビットのデータを転送する際には、データ信号線３０
０の本数は、Ｎ本である。本実施形態においては、ホー
ルド信号線４００が１本追加されるため、Ｎ＋１本必要
となる。ホールド信号線４００を流れる電流を考慮し
て、消費電力の低減効果について見ると、次のようにな
る。サイクル１から３では（Ｎ＋１）×１０ｍＡのＲｔ
電流が流れるが、サイクル４から５では、１×１０ｍＡ
のＲｔ電流となる。即ち、サイクル１から１０までに流
れる単位時間当たりの電流は、各サイクルに流れる電流
の総和をサイクル数で割ることにより得られ、（０．５
×Ｎ＋１）×１０ｍＡとなる。従来のデータ転送回路に
おいてはＮ×１０ｍＡの電流が定常的に流れるため、Ｎ
が３以上の場合に、サイクル１から１０のデータでは、
本実施形態によるデータ転送回路の方がＲｔに流れる電
流が少なくなる。さらに、同一データがより多く連続す
る場合には従来に比べ、大幅にＲｔ電流を低減すること
ができる。例えば、図６（Ａ）に示したサイクル１〜１
０までのデータを、Ｎ＝１０のデータ信号線３００に同
時送る場合を考えると、従来に対して本実施形態の消費
電力は、６０％まで低減することができる。
Ｎビットのデータを転送する際には、データ信号線３０
０の本数は、Ｎ本である。本実施形態においては、ホー
ルド信号線４００が１本追加されるため、Ｎ＋１本必要
となる。ホールド信号線４００を流れる電流を考慮し
て、消費電力の低減効果について見ると、次のようにな
る。サイクル１から３では（Ｎ＋１）×１０ｍＡのＲｔ
電流が流れるが、サイクル４から５では、１×１０ｍＡ
のＲｔ電流となる。即ち、サイクル１から１０までに流
れる単位時間当たりの電流は、各サイクルに流れる電流
の総和をサイクル数で割ることにより得られ、（０．５
×Ｎ＋１）×１０ｍＡとなる。従来のデータ転送回路に
おいてはＮ×１０ｍＡの電流が定常的に流れるため、Ｎ
が３以上の場合に、サイクル１から１０のデータでは、
本実施形態によるデータ転送回路の方がＲｔに流れる電
流が少なくなる。さらに、同一データがより多く連続す
る場合には従来に比べ、大幅にＲｔ電流を低減すること
ができる。例えば、図６（Ａ）に示したサイクル１〜１
０までのデータを、Ｎ＝１０のデータ信号線３００に同
時送る場合を考えると、従来に対して本実施形態の消費
電力は、６０％まで低減することができる。
【００４５】以上説明したように、本実施形態のデータ
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。
【００４６】次に、図７〜図９を用いて、本発明の第２
の実施形態によるデータ転送回路について説明する。図
７は、本実施形態によるデータ転送回路の出力制御回路
に用いるホールド信号生成回路の構成は示しており、図
８は、本実施形態によるホールド信号生成回路の動作を
示しており、図９は、本実施形態によるデータ転送回路
のデータ転送の動作を示している。
の実施形態によるデータ転送回路について説明する。図
７は、本実施形態によるデータ転送回路の出力制御回路
に用いるホールド信号生成回路の構成は示しており、図
８は、本実施形態によるホールド信号生成回路の動作を
示しており、図９は、本実施形態によるデータ転送回路
のデータ転送の動作を示している。
【００４７】最初に、図７を用いて、本実施形態による
データ転送回路の出力制御回路に用いるホールド信号生
成回路の構成について説明する。なお、本実施形態によ
るデータ転送回路の全体構成は、図１に示したデータ送
信回路１００と、データ転送回路受信回路２００と、デ
ータ信号線３００と、ホールド信号線４００とから構成
されるデータ転送回路と同様であり、ホールド信号生成
回路の構成が、図２に示したホールド信号生成回路１２
２と一部異なるものである。
データ転送回路の出力制御回路に用いるホールド信号生
成回路の構成について説明する。なお、本実施形態によ
るデータ転送回路の全体構成は、図１に示したデータ送
信回路１００と、データ転送回路受信回路２００と、デ
ータ信号線３００と、ホールド信号線４００とから構成
されるデータ転送回路と同様であり、ホールド信号生成
回路の構成が、図２に示したホールド信号生成回路１２
２と一部異なるものである。
【００４８】本実施形態においても、図１〜図６におい
て説明した実施形態と同様にして、送信するデータが１
サイクル前のデータと等しいときには、データ送信をホ
ールドし、データ受信回路側で送られてきたホールド信
号に基づいて復元するようにした点は同様である。本実
施形態においては、図１〜図６に示した実施形態よりさ
らに、消費電力を低減しようとしているものである。
て説明した実施形態と同様にして、送信するデータが１
サイクル前のデータと等しいときには、データ送信をホ
ールドし、データ受信回路側で送られてきたホールド信
号に基づいて復元するようにした点は同様である。本実
施形態においては、図１〜図６に示した実施形態よりさ
らに、消費電力を低減しようとしているものである。
【００４９】図７に示すように、ホールド信号生成回路
１２２Ａは、遅延回路ＤＥＬと、比較器ＣＯＭＰ２とか
ら構成されている。遅延回路ＤＥＬによる遅延時間Ｔｄ
は、１サイクルの時間よりも短くしている。例えば、１
サイクルを３０ｎｓとすると、遅延時間Ｔｄは、１０ｎ
ｓ〜２０ｎｓとする。内部送信データＤＡ１（以下、
「入力データ」と称する）は、そのまま送信データＤＡ
２’（以下、「出力データ」と称する）として出力す
る。また、入力データＤＡ１は、遅延回路ＤＥＬに入力
し、遅延時間Ｔｄだけ遅れた遅延データＳｄとして出力
し、比較器ＣＯＭＰ２の一方の入力端子に入力する。ま
た、比較器ＣＯＭＰ２の他方の入力端子には、入力デー
タＤＡ１がそのまま入力する。比較器ＣＯＭＰ２の２つ
の入力データが一致したとき、ホールド信号がアクティ
ブとなる。
１２２Ａは、遅延回路ＤＥＬと、比較器ＣＯＭＰ２とか
ら構成されている。遅延回路ＤＥＬによる遅延時間Ｔｄ
は、１サイクルの時間よりも短くしている。例えば、１
サイクルを３０ｎｓとすると、遅延時間Ｔｄは、１０ｎ
ｓ〜２０ｎｓとする。内部送信データＤＡ１（以下、
「入力データ」と称する）は、そのまま送信データＤＡ
２’（以下、「出力データ」と称する）として出力す
る。また、入力データＤＡ１は、遅延回路ＤＥＬに入力
し、遅延時間Ｔｄだけ遅れた遅延データＳｄとして出力
し、比較器ＣＯＭＰ２の一方の入力端子に入力する。ま
た、比較器ＣＯＭＰ２の他方の入力端子には、入力デー
タＤＡ１がそのまま入力する。比較器ＣＯＭＰ２の２つ
の入力データが一致したとき、ホールド信号がアクティ
ブとなる。
【００５０】例えば、図８に示す例において、図８
（Ａ）は、図３（Ｂ）に示したものと同じ入力データＤ
Ａ１を示している。遅延データＳｄは、図８（Ｂ）に示
すように、入力データＤＡ１に対して、遅延時間Ｔｄだ
け遅延したものとなる。ここで、両者が一致する時間帯
を検討してみると、サイクル３，４及びサイクル７〜１
０は、図３に示した例と同様に一致している。従って、
このとき、比較器ＣＯＭＰ２が出力するホールド信号Ｈ
oldは、アクティブ（ハイレベル）となる。
（Ａ）は、図３（Ｂ）に示したものと同じ入力データＤ
Ａ１を示している。遅延データＳｄは、図８（Ｂ）に示
すように、入力データＤＡ１に対して、遅延時間Ｔｄだ
け遅延したものとなる。ここで、両者が一致する時間帯
を検討してみると、サイクル３，４及びサイクル７〜１
０は、図３に示した例と同様に一致している。従って、
このとき、比較器ＣＯＭＰ２が出力するホールド信号Ｈ
oldは、アクティブ（ハイレベル）となる。
【００５１】また、サイクル０について見ると、遅延時
間Ｔｄずれた分、サイクルの長さをＴｃとすると、（Ｔ
ｃ−Ｔｄ）の間は、一致することとなり、図８（Ｃ）に
示すように、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が
出力するホールド信号Ｈoldは、アクティブ（ハイレベ
ル）となる。同様にして、サイクル１，２，５，６にお
いても、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力
するホールド信号Ｈoldは、アクティブ（ハイレベル）
となる。
間Ｔｄずれた分、サイクルの長さをＴｃとすると、（Ｔ
ｃ−Ｔｄ）の間は、一致することとなり、図８（Ｃ）に
示すように、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が
出力するホールド信号Ｈoldは、アクティブ（ハイレベ
ル）となる。同様にして、サイクル１，２，５，６にお
いても、（Ｔｃ−Ｔｄ）の間、比較器ＣＯＭＰ２が出力
するホールド信号Ｈoldは、アクティブ（ハイレベル）
となる。
【００５２】なお、ここで、ここで、図４に示した入力
制御回路２１０のホールド回路２１４は、データラッチ
回路ＤＬでデータ値を保持する為に、ホールド信号Ｈre
cの立ち上がりエッジに対してデータのセットアップ時
間を必要とするため、遅延時間Ｔｄはこのセットアップ
時間以上の値とする必要がある。
制御回路２１０のホールド回路２１４は、データラッチ
回路ＤＬでデータ値を保持する為に、ホールド信号Ｈre
cの立ち上がりエッジに対してデータのセットアップ時
間を必要とするため、遅延時間Ｔｄはこのセットアップ
時間以上の値とする必要がある。
【００５３】ここで、図９を用いて、本実施形態による
データ転送回路のデータ送信回路により送信され、デー
タ受信回路により受信されるデータについて説明する。
図９（Ａ）は、図５に示した第１ラインを表示するため
に、図１に示したデータ送信回路１００の内部回路１１
０が出力する内部送信データＤＡ１を示しており、図６
（Ａ）と同じものである。
データ転送回路のデータ送信回路により送信され、デー
タ受信回路により受信されるデータについて説明する。
図９（Ａ）は、図５に示した第１ラインを表示するため
に、図１に示したデータ送信回路１００の内部回路１１
０が出力する内部送信データＤＡ１を示しており、図６
（Ａ）と同じものである。
【００５４】図９（Ｂ）に示すデータ信号線３００を流
れる信号は、内部送信データＤＡ１が１サイクル遅れる
とともに、図９（Ｄ）に示すホールド信号Ｈoldがアク
ティブになったとき、３ステート出力バッファＢｕの出
力はハイインピーダンスとなり、データ信号線３００の
電圧値は、終端電圧Ｖterと等しくなる。従って、サイ
クル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）
分）と、サイクル４，５，８〜１０において、データ信
号線３００の信号の電圧は、終端電圧Ｖter（１．５
Ｖ）と等しくなる。
れる信号は、内部送信データＤＡ１が１サイクル遅れる
とともに、図９（Ｄ）に示すホールド信号Ｈoldがアク
ティブになったとき、３ステート出力バッファＢｕの出
力はハイインピーダンスとなり、データ信号線３００の
電圧値は、終端電圧Ｖterと等しくなる。従って、サイ
クル１，２，３，６，７の一部（時間：（Ｔｃ−Ｔｄ）
分）と、サイクル４，５，８〜１０において、データ信
号線３００の信号の電圧は、終端電圧Ｖter（１．５
Ｖ）と等しくなる。
【００５５】次に、図９（Ｃ）は、終端抵抗Ｒｔを流れ
る電流を示しており、Ｒｔ電流は、３ステート出力バッ
ファＢｕの制御入力であるホールド信号により、３ステ
ート出力バッファＢｕの出力をハイインピーダンスとす
ると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図９
（Ｃ）に示すように、サイクル１，２，３，６，７の一
部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８
〜１０の間においては、０ｍＡに低減することができ
る。この電流低減によって、本実施形態においては、消
費電力を低減することができる。
る電流を示しており、Ｒｔ電流は、３ステート出力バッ
ファＢｕの制御入力であるホールド信号により、３ステ
ート出力バッファＢｕの出力をハイインピーダンスとす
ると、Ｒｔ電流は零（０ｍＡ）となる。即ち、図９
（Ｃ）に示すように、サイクル１，２，３，６，７の一
部（時間：（Ｔｃ−Ｔｄ）分）と、サイクル４，５，８
〜１０の間においては、０ｍＡに低減することができ
る。この電流低減によって、本実施形態においては、消
費電力を低減することができる。
【００５６】さらに、図９（Ｅ）により、受信時の動作
について説明すると、図４に示したスイッチＳＷ-1，
…，ＳＷ-nはオンとなっている期間（ホールド信号がロ
ウレベルの期間）は、データ信号線３００を流れるデー
タは、そのまま、内部受信データＤＡ４として、入力制
御回路２１０から出力される。一方、ホールド信号がア
クティブとなり、スイッチＳＷ-1，…，ＳＷ-nはオフと
なると、内部受信データＤＡ４は、データラッチ手段Ｄ
Ｌ-1，…，ＤＬ-nにラッチされたレベルとなる。
について説明すると、図４に示したスイッチＳＷ-1，
…，ＳＷ-nはオンとなっている期間（ホールド信号がロ
ウレベルの期間）は、データ信号線３００を流れるデー
タは、そのまま、内部受信データＤＡ４として、入力制
御回路２１０から出力される。一方、ホールド信号がア
クティブとなり、スイッチＳＷ-1，…，ＳＷ-nはオフと
なると、内部受信データＤＡ４は、データラッチ手段Ｄ
Ｌ-1，…，ＤＬ-nにラッチされたレベルとなる。
【００５７】ここで、図９（Ａ）の内部送信データＤＡ
１と、図９（Ｅ）の内部受信データＤＡ４は、１サイク
ル遅れているのみ等しいデータとなっている。即ち、本
実施形態においては、同じデータが続く場合には、Ｒｔ
電流を０とするようにして、消費電力を低減している。
１と、図９（Ｅ）の内部受信データＤＡ４は、１サイク
ル遅れているのみ等しいデータとなっている。即ち、本
実施形態においては、同じデータが続く場合には、Ｒｔ
電流を０とするようにして、消費電力を低減している。
【００５８】従って、本実施形態においては、図１〜図
６における実施形態によるＲｔ電流の低減効果に加え
て、遅延時間Ｔｄに基づいて生成されるホールド信号の
分だけＲｔ電流を低減することができる。例えば、図６
（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝
１０のデータ信号線３００に同時送る場合を考え、サイ
クルＴｃを３０ｎｓとし、遅延時間Ｔｄを１０ｎｓとす
ると、従来に対して本実施形態の消費電力は、４３％ま
で低減することができる。
６における実施形態によるＲｔ電流の低減効果に加え
て、遅延時間Ｔｄに基づいて生成されるホールド信号の
分だけＲｔ電流を低減することができる。例えば、図６
（Ａ）に示したサイクル１〜１０までのデータを、Ｎ＝
１０のデータ信号線３００に同時送る場合を考え、サイ
クルＴｃを３０ｎｓとし、遅延時間Ｔｄを１０ｎｓとす
ると、従来に対して本実施形態の消費電力は、４３％ま
で低減することができる。
【００５９】以上説明したように、本実施形態のデータ
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。
【００６０】次に、図１０を用いて、本発明の第３の実
施形態によるデータ転送回路について説明する。なお、
図４と同一符号は、同一部分を示している。なお、本実
施形態によるデータ転送回路の全体構成は、図１に示し
たデータ送信回路１００と、データ転送回路受信回路２
００と、データ信号線３００と、ホールド信号線４００
とから構成されるデータ転送回路と同様であり、入力制
御回路の構成が、図２に示した入力制御回路２１０と一
部異なるものである。
施形態によるデータ転送回路について説明する。なお、
図４と同一符号は、同一部分を示している。なお、本実
施形態によるデータ転送回路の全体構成は、図１に示し
たデータ送信回路１００と、データ転送回路受信回路２
００と、データ信号線３００と、ホールド信号線４００
とから構成されるデータ転送回路と同様であり、入力制
御回路の構成が、図２に示した入力制御回路２１０と一
部異なるものである。
【００６１】本実施形態においても、図１〜図６におい
て説明した実施形態と同様にして、送信するデータが１
サイクル前のデータと等しいときには、データ送信をホ
ールドし、データ受信回路側で送られてきたホールド信
号に基づいて復元するようにした点は同様である。
て説明した実施形態と同様にして、送信するデータが１
サイクル前のデータと等しいときには、データ送信をホ
ールドし、データ受信回路側で送られてきたホールド信
号に基づいて復元するようにした点は同様である。
【００６２】図１０は、本発明の第３の実施形態による
データ転送回路の入力制御回路の構成を示すブロック図
である。図４の実施形態における入力制御回路２１０
は、差動増幅器Ｄifの出力である受信データＤＡ３をホ
ールド回路２１４のスイッチＳＷ-1，…，ＳＷ-nにより
遮断し、フィードバックループを形成することでデータ
値を保持していたが、本実施形態における入力制御回路
２１０Ａは、図４に示した入力制御回路２１０における
差動増幅器Ｄif−１，…，Ｄif−ｎ及びスイッチＳＷ-
1，…，ＳＷ-nに代えて、イネーブル端子を設けた差動
増幅器ＥＤif−１，…，ＥＤif−ｎを用いるようにして
いる。
データ転送回路の入力制御回路の構成を示すブロック図
である。図４の実施形態における入力制御回路２１０
は、差動増幅器Ｄifの出力である受信データＤＡ３をホ
ールド回路２１４のスイッチＳＷ-1，…，ＳＷ-nにより
遮断し、フィードバックループを形成することでデータ
値を保持していたが、本実施形態における入力制御回路
２１０Ａは、図４に示した入力制御回路２１０における
差動増幅器Ｄif−１，…，Ｄif−ｎ及びスイッチＳＷ-
1，…，ＳＷ-nに代えて、イネーブル端子を設けた差動
増幅器ＥＤif−１，…，ＥＤif−ｎを用いるようにして
いる。
【００６３】入力制御回路２１０Ａの差動増幅回路２１
２Ａは、データ信号線３００から入力するデータと参照
電圧Ｖrefとを比較して、受信データＤＡ３を出力する
ｎ個の差動増幅器ＥＤif-1，…，ＥＤif-nと、ホールド
信号線４００から入力するホールド信号Ｈoldと参照電
圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力す
る１個の差動増幅器Ｄif-Hとから構成されている。差動
増幅器ＥＤif-1，…，ＥＤif-nは、イネーブル端子ＥＮ
を設けた差動増幅器である。
２Ａは、データ信号線３００から入力するデータと参照
電圧Ｖrefとを比較して、受信データＤＡ３を出力する
ｎ個の差動増幅器ＥＤif-1，…，ＥＤif-nと、ホールド
信号線４００から入力するホールド信号Ｈoldと参照電
圧Ｖrefとを比較して、受信ホールド信号Ｈrecを出力す
る１個の差動増幅器Ｄif-Hとから構成されている。差動
増幅器ＥＤif-1，…，ＥＤif-nは、イネーブル端子ＥＮ
を設けた差動増幅器である。
【００６４】ホールド回路２１４Ａは、受信データが入
力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、
受信ホールド信号Ｈrecが入力する直列接続されたイン
バータＩＮＶ１，ＩＮＶ２とから構成されている。デー
タラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の
構成を有しているものであり、ここでは、データラッチ
手段ＤＬ-1の構成について説明する。データラッチ手段
ＤＬ-1は、インバータＩＮＶ-1と、クロックトインバー
タＣＩ-1とから構成されている。クロックトインバータ
ＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力され
るラッチ信号ＳLにより、電源を接続あるいは遮断して
出力のハイインピーダンス制御が可能なインバータ回路
である。インバータＩＮＶ-1の出力は、クロックトイン
バータＣＩ-1に入力し、反転した出力がインバータＩＮ
Ｖ-1の入力側に接続し、フィードバックループを形成し
てデータラッチ手段ＤＬ-1を構成する。
力するｎ個のデータラッチ手段ＤＬ-1，…，ＤＬ-nと、
受信ホールド信号Ｈrecが入力する直列接続されたイン
バータＩＮＶ１，ＩＮＶ２とから構成されている。デー
タラッチ手段ＤＬ-1，…，ＤＬ-nは、それぞれ、同一の
構成を有しているものであり、ここでは、データラッチ
手段ＤＬ-1の構成について説明する。データラッチ手段
ＤＬ-1は、インバータＩＮＶ-1と、クロックトインバー
タＣＩ-1とから構成されている。クロックトインバータ
ＣＩ-1は、インバータＩＮＶ１，ＩＮＶ２から出力され
るラッチ信号ＳLにより、電源を接続あるいは遮断して
出力のハイインピーダンス制御が可能なインバータ回路
である。インバータＩＮＶ-1の出力は、クロックトイン
バータＣＩ-1に入力し、反転した出力がインバータＩＮ
Ｖ-1の入力側に接続し、フィードバックループを形成し
てデータラッチ手段ＤＬ-1を構成する。
【００６５】次に、入力制御回路２１０Ａの動作につい
て説明する。差動増幅回路２１２Ａを構成する差動増幅
器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び
参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-
1，…，Ｄif-nは、データ信号線３００の反転データで
ある受信データＤＡ３を出力し、受信データＤＡ３をホ
ールド回路２１４Ａに入力する。
て説明する。差動増幅回路２１２Ａを構成する差動増幅
器Ｄif-1，…，Ｄif-nには、 データ信号線３００及び
参照電圧参照電圧Ｖrefが入力する。差動増幅器Ｄif-
1，…，Ｄif-nは、データ信号線３００の反転データで
ある受信データＤＡ３を出力し、受信データＤＡ３をホ
ールド回路２１４Ａに入力する。
【００６６】受信データＤＡ３は、インバータＩＮＶ-
1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，
…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。ま
た、内部受信データＤＡ４は、電源を接続あるいは遮断
して出力のハイインピーダンス制御が可能なクロックト
インバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力
をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続
し、フィードバックループを形成してラッチ回路を構成
する。
1，…，ＩＮＶ-nに入力する。インバータＩＮＶ-1，
…，ＩＮＶ-nは、内部受信データＤＡ４を出力する。ま
た、内部受信データＤＡ４は、電源を接続あるいは遮断
して出力のハイインピーダンス制御が可能なクロックト
インバータＣＩ-1，…，ＣＩ-nに入力し、反転した出力
をインバータＩＮＶ-1，…，ＩＮＶ-nの入力側に接続
し、フィードバックループを形成してラッチ回路を構成
する。
【００６７】ホールド回路２１４Ａには、さらにデータ
信号線３００と同様に差動増幅器Ｄif-Hを介して反転し
た内部ホールド信号Ｈrecが入力し、インバータＩＮＶ
１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。
信号線３００と同様に差動増幅器Ｄif-Hを介して反転し
た内部ホールド信号Ｈrecが入力し、インバータＩＮＶ
１，ＩＮＶ２を通してラッチ信号ＳLAを生成する。
【００６８】差動増幅器Ｄif-1，…，Ｄif-nは、イネー
ブル端子ＥＮにより電源を接続或いは遮断する回路を設
け、ホールド回路２１４ＡのインバータＩＮＶ１が出力
するラッチ信号をイネーブル端子ＥＮに接続して、内部
ホールド信号Ｈrecがアクティブのときに電源が遮断さ
れるようにする。内部ホールド信号Ｈrecがアクティブ
のとき、差動増幅器Ｄif-1，…，Ｄif-nの動作が停止
し、出力端子はハイインピーダンズとなる。このとき、
クロックトインバータＣＩ-1，…，ＣＩ-nは、保持して
いるデータを出力してフィードバックループが形成され
るため、受信データが保持される。
ブル端子ＥＮにより電源を接続或いは遮断する回路を設
け、ホールド回路２１４ＡのインバータＩＮＶ１が出力
するラッチ信号をイネーブル端子ＥＮに接続して、内部
ホールド信号Ｈrecがアクティブのときに電源が遮断さ
れるようにする。内部ホールド信号Ｈrecがアクティブ
のとき、差動増幅器Ｄif-1，…，Ｄif-nの動作が停止
し、出力端子はハイインピーダンズとなる。このとき、
クロックトインバータＣＩ-1，…，ＣＩ-nは、保持して
いるデータを出力してフィードバックループが形成され
るため、受信データが保持される。
【００６９】このようにして、ホールド信号Ｈrecを用
いて受信データＤＡ４を保持することでデータ信号線３
００を終端電圧Ｖterレベルにすることができる。ま
た、ホールド信号Ｈrecがアクティブの期間中に差動増
幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能で
あり、差動増幅器の消費電力を低減することができる。
いて受信データＤＡ４を保持することでデータ信号線３
００を終端電圧Ｖterレベルにすることができる。ま
た、ホールド信号Ｈrecがアクティブの期間中に差動増
幅器Ｄif-1，…，Ｄif-nの動作を停止することが可能で
あり、差動増幅器の消費電力を低減することができる。
【００７０】以上説明したように、本実施形態のデータ
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。また、ホールド信号Ｈrecがアクテ
ィブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を
停止することが可能であり、差動増幅器の消費電力を低
減することができる。
転送回路では、終端抵抗Ｒｔの消費電流を低減すること
ができ、特に同一データが連続して転送されるテキスト
等のコンピュータグラフィックス画像のデータ転送等に
おいて有効である。また、ホールド信号Ｈrecがアクテ
ィブの期間中に差動増幅器Ｄif-1，…，Ｄif-nの動作を
停止することが可能であり、差動増幅器の消費電力を低
減することができる。
【００７１】次に、図１１及び図１２を用いて、本発明
の第４の実施形態によるデータ転送回路を用いた液晶表
示装置の構成及び動作について説明する。図１１は、本
実施形態によるデータ転送回路を用いた液晶表示装置の
全体構成を示しており、図１２は、本実施形態による液
晶表示装置の動作を示している。なお、図１と同一符号
は、同一部分を示している。
の第４の実施形態によるデータ転送回路を用いた液晶表
示装置の構成及び動作について説明する。図１１は、本
実施形態によるデータ転送回路を用いた液晶表示装置の
全体構成を示しており、図１２は、本実施形態による液
晶表示装置の動作を示している。なお、図１と同一符号
は、同一部分を示している。
【００７２】図１１において、液晶パネル１０００に表
示される表示データは、コントローラ１００Ｂからデー
タ信号線３００を介して、液晶駆動回路２００Ｂ−１，
…，２００Ｂ−ｍに転送される。ここで、コントローラ
１００Ｂは、図１に示したデータ送信回路１００に相当
するものである。コントローラ１００Ｂは、図１に示し
た出力制御回路１２０を備えており、その内部のホール
ド信号生成回路としては、図７に示したホールド信号生
成回路１２２Ａを用いている。また、液晶駆動回路２０
０Ｂ−１，…，２００Ｂ−ｍは、それぞれ、図１に示し
たデータ受信回路２００に相当するものである。データ
信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎによ
り終端電圧Ｖterに終端されている。
示される表示データは、コントローラ１００Ｂからデー
タ信号線３００を介して、液晶駆動回路２００Ｂ−１，
…，２００Ｂ−ｍに転送される。ここで、コントローラ
１００Ｂは、図１に示したデータ送信回路１００に相当
するものである。コントローラ１００Ｂは、図１に示し
た出力制御回路１２０を備えており、その内部のホール
ド信号生成回路としては、図７に示したホールド信号生
成回路１２２Ａを用いている。また、液晶駆動回路２０
０Ｂ−１，…，２００Ｂ−ｍは、それぞれ、図１に示し
たデータ受信回路２００に相当するものである。データ
信号線３００は、終端抵抗Ｒｔ−１，…，Ｒｔ−ｎによ
り終端電圧Ｖterに終端されている。
【００７３】また、コントローラ２００Ｂは、内部ホー
ルド信号Ｈoldを生成するとともに、オア回路ＯＲは、
内部ホールド信号Ｈoldと、出力する表示信号の有効期
間を示すＤＩＳＰ信号とのオア出力を、ホールド信号用
出力バッファ１２６Ｂを介して、ホールド信号線４００
に出力する。従って、ＤＩＳＰ信号がインアクティブの
とき、ホールド信号がアクティブとなり、無効表示期間
におけるデータ信号線３００は、終端電圧Ｖterのレベ
ルとしている。
ルド信号Ｈoldを生成するとともに、オア回路ＯＲは、
内部ホールド信号Ｈoldと、出力する表示信号の有効期
間を示すＤＩＳＰ信号とのオア出力を、ホールド信号用
出力バッファ１２６Ｂを介して、ホールド信号線４００
に出力する。従って、ＤＩＳＰ信号がインアクティブの
とき、ホールド信号がアクティブとなり、無効表示期間
におけるデータ信号線３００は、終端電圧Ｖterのレベ
ルとしている。
【００７４】また、コントローラ１００Ｂは、液晶駆動
回路制御信号６１０を液晶駆動回路２００Ｂ−１，…，
２００Ｂ−ｍに出力する。液晶走査回路５００には、コ
ントローラ１００Ｂから液晶走査回路制御信号６２０が
入力する。
回路制御信号６１０を液晶駆動回路２００Ｂ−１，…，
２００Ｂ−ｍに出力する。液晶走査回路５００には、コ
ントローラ１００Ｂから液晶走査回路制御信号６２０が
入力する。
【００７５】次に、本実施形態による液晶表示装置の動
作について説明する。まず、コントローラ１００Ｂは、
液晶パネル１０００に表示する表示データをデータ信号
線３００に出力し、表示データが液晶駆動回路２００Ｂ
−１，…，２００Ｂ−ｍに取込まれる。液晶駆動回路２
００Ｂ−１，…，２００Ｂ−ｍは、表示データに対応し
た電圧で液晶パネル１０００のデータ線を駆動し、さら
にラインクロック等の制御信号６２０を液晶走査回路５
００に与え、液晶パネル１０００の各ラインを走査する
ことで、表示データを液晶パネル１０００に表示する。
作について説明する。まず、コントローラ１００Ｂは、
液晶パネル１０００に表示する表示データをデータ信号
線３００に出力し、表示データが液晶駆動回路２００Ｂ
−１，…，２００Ｂ−ｍに取込まれる。液晶駆動回路２
００Ｂ−１，…，２００Ｂ−ｍは、表示データに対応し
た電圧で液晶パネル１０００のデータ線を駆動し、さら
にラインクロック等の制御信号６２０を液晶走査回路５
００に与え、液晶パネル１０００の各ラインを走査する
ことで、表示データを液晶パネル１０００に表示する。
【００７６】ここで、図１２（Ｃ）に示すように、コン
トローラ１００Ｂの内部データには、液晶パネルに表示
する有効表示データと、液晶パネルには表示しない無効
表示データとが存在する。有効表示データを液晶駆動回
路３０に入力した後、無効表示データの期間中に、図１
２（Ａ）に示すように、ラインクロックが入力される。
トローラ１００Ｂの内部データには、液晶パネルに表示
する有効表示データと、液晶パネルには表示しない無効
表示データとが存在する。有効表示データを液晶駆動回
路３０に入力した後、無効表示データの期間中に、図１
２（Ａ）に示すように、ラインクロックが入力される。
【００７７】コントローラ１００Ｂの内部には、図１２
（Ｂ）に示すように、出力する表示データの有効期間を
示す信号であるＤＩＳＰ信号を備えている。一方、図１
２（Ｄ）に示すように、内部ホールド信号は、有効表示
データ及び無効表示データのそれぞれについて、図８
（Ｃ）において説明したように、同一レベルのデータが
続く場合と、遅延回路の遅延時間Ｔｄとサイクルの長さ
Ｔｃの差分（Ｔｃ−Ｔｄ）の時間の間、生成される。
（Ｂ）に示すように、出力する表示データの有効期間を
示す信号であるＤＩＳＰ信号を備えている。一方、図１
２（Ｄ）に示すように、内部ホールド信号は、有効表示
データ及び無効表示データのそれぞれについて、図８
（Ｃ）において説明したように、同一レベルのデータが
続く場合と、遅延回路の遅延時間Ｔｄとサイクルの長さ
Ｔｃの差分（Ｔｃ−Ｔｄ）の時間の間、生成される。
【００７８】従って、有効表示データは、図１２（Ｅ）
に示されるように出力し、このとき、図１２（Ｆ）に示
すホールド信号が出力されることによって、図１２
（Ｇ）に示すように、Ｒｔ電流が低減される。この原理
は、図８及び図９において説明したものと同様である。
に示されるように出力し、このとき、図１２（Ｆ）に示
すホールド信号が出力されることによって、図１２
（Ｇ）に示すように、Ｒｔ電流が低減される。この原理
は、図８及び図９において説明したものと同様である。
【００７９】さらに、本実施形態においては、無効表示
データは、同一のレベル（例えば、「１１１１……」若
しくは「００００……」）が続く信号であるため、図１
２（Ｃ）に示す無効表示データは、コントローラから出
力する際には、図１２（Ｅ）に示すように、最初の１サ
イクルのデータを無効表示データとして出力するのみ
で、残りの期間は、図１２（Ｆ）に示すホールド信号が
アクティブとなることにより、ホールドされる。従っ
て、無効表示データの送信期間の大部分のＲｔ電流は、
図１２（Ｇ）に示すように０ｍＡとなり、無効表示デー
タの送信の際のＲｔ電流をも低減することができる。
データは、同一のレベル（例えば、「１１１１……」若
しくは「００００……」）が続く信号であるため、図１
２（Ｃ）に示す無効表示データは、コントローラから出
力する際には、図１２（Ｅ）に示すように、最初の１サ
イクルのデータを無効表示データとして出力するのみ
で、残りの期間は、図１２（Ｆ）に示すホールド信号が
アクティブとなることにより、ホールドされる。従っ
て、無効表示データの送信期間の大部分のＲｔ電流は、
図１２（Ｇ）に示すように０ｍＡとなり、無効表示デー
タの送信の際のＲｔ電流をも低減することができる。
【００８０】以上説明したように、本実施形態のデータ
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、無効表示期間に
おける終端抵抗の消費電力を削減することができる。
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、無効表示期間に
おける終端抵抗の消費電力を削減することができる。
【００８１】次に、図１３及び図１４を用いて、本発明
の第５の実施形態によるデータ転送回路を用いた液晶表
示装置の構成及び動作について説明する。図１３は、本
実施形態によるデータ転送回路を用いた液晶表示装置の
全体構成を示しており、図１４は、本実施形態による液
晶表示装置の動作を示している。なお、図１と同一符号
は、同一部分を示している。
の第５の実施形態によるデータ転送回路を用いた液晶表
示装置の構成及び動作について説明する。図１３は、本
実施形態によるデータ転送回路を用いた液晶表示装置の
全体構成を示しており、図１４は、本実施形態による液
晶表示装置の動作を示している。なお、図１と同一符号
は、同一部分を示している。
【００８２】図１３において、本実施形態において用い
られる液晶パネルは、カラー液晶パネルである。従っ
て、コントローラ１００Ｃは、内部回路１１０Ｃと、Ｒ
ＧＢの３原色の表示データをそれぞれ出力するためのＲ
用出力制御回路１２０Ｃ−Ｒと、Ｇ用出力制御回路１２
０Ｃ−Ｇと、Ｂ用出力制御回路１２０Ｃ−Ｂとを備えて
いる。Ｒ用出力制御回路１２０Ｃ−Ｒは、データ信号線
３００Ｒから表示データを出力するとともに、ホールド
信号線４００Ｒからホールド信号Ｈoldを出力する。Ｇ
用出力制御回路１２０Ｃ−Ｇ及びＢ用出力制御回路１２
０Ｃ−Ｂも同様の構成となっている。
られる液晶パネルは、カラー液晶パネルである。従っ
て、コントローラ１００Ｃは、内部回路１１０Ｃと、Ｒ
ＧＢの３原色の表示データをそれぞれ出力するためのＲ
用出力制御回路１２０Ｃ−Ｒと、Ｇ用出力制御回路１２
０Ｃ−Ｇと、Ｂ用出力制御回路１２０Ｃ−Ｂとを備えて
いる。Ｒ用出力制御回路１２０Ｃ−Ｒは、データ信号線
３００Ｒから表示データを出力するとともに、ホールド
信号線４００Ｒからホールド信号Ｈoldを出力する。Ｇ
用出力制御回路１２０Ｃ−Ｇ及びＢ用出力制御回路１２
０Ｃ−Ｂも同様の構成となっている。
【００８３】液晶駆動回路２００Ｃは、ＲＧＢの３原色
用のＲ用入力制御回路２１０Ｃ−Ｒと、Ｇ用入力制御回
路２１０Ｃ−Ｇと、Ｂ用入力制御回路２１０Ｃ−Ｂと、
内部回路２２０Ｃとを備えている。
用のＲ用入力制御回路２１０Ｃ−Ｒと、Ｇ用入力制御回
路２１０Ｃ−Ｇと、Ｂ用入力制御回路２１０Ｃ−Ｂと、
内部回路２２０Ｃとを備えている。
【００８４】液晶パネルに表示される表示データは、コ
ントローラ１００Ｃからデータ信号線３００Ｒ，３００
Ｇ，３００Ｂを介して、液晶駆動回路２００Ｃに転送さ
れる。ここで、コントローラ１００Ｃは、図１に示した
データ送信回路１００に相当するものである。コントロ
ーラ１００Ｃの出力制御回路１２０Ｃ−Ｒ，１２０Ｃ−
Ｇ，１２０Ｃ−Ｂの内部のホールド信号生成回路として
は、図２に示したホールド信号生成回路１２２Ａを用い
ている。また、液晶駆動回路２００は、図１に示したデ
ータ受信回路２００に相当するものである。データ信号
線３００Ｒ，３００Ｇ，３００Ｂは、終端抵抗により終
端電圧に終端されている。
ントローラ１００Ｃからデータ信号線３００Ｒ，３００
Ｇ，３００Ｂを介して、液晶駆動回路２００Ｃに転送さ
れる。ここで、コントローラ１００Ｃは、図１に示した
データ送信回路１００に相当するものである。コントロ
ーラ１００Ｃの出力制御回路１２０Ｃ−Ｒ，１２０Ｃ−
Ｇ，１２０Ｃ−Ｂの内部のホールド信号生成回路として
は、図２に示したホールド信号生成回路１２２Ａを用い
ている。また、液晶駆動回路２００は、図１に示したデ
ータ受信回路２００に相当するものである。データ信号
線３００Ｒ，３００Ｇ，３００Ｂは、終端抵抗により終
端電圧に終端されている。
【００８５】ここで、図１４を用いて、本実施形態にお
ける液晶表示装置の動作について説明する。なお、以下
の例においては、カラー液晶パネルには、黒の背景に、
赤の文字が表示されるものとする。即ち、ＲＧＢ用デー
タ信号線３００Ｒ，３００Ｇ，３００Ｂの内、データ信
号線３００Ｒには、カラー液晶パネルに表示される赤の
表示データが送信されるが、データ信号線３００Ｇ，３
００Ｂにはデータが送信されないことになる。
ける液晶表示装置の動作について説明する。なお、以下
の例においては、カラー液晶パネルには、黒の背景に、
赤の文字が表示されるものとする。即ち、ＲＧＢ用デー
タ信号線３００Ｒ，３００Ｇ，３００Ｂの内、データ信
号線３００Ｒには、カラー液晶パネルに表示される赤の
表示データが送信されるが、データ信号線３００Ｇ，３
００Ｂにはデータが送信されないことになる。
【００８６】図１４（Ａ）〜（Ｄ）は、それぞれ、図６
（Ａ）〜（Ｄ）に対応している。即ち、Ｒ用信号につい
ては、図１４（Ａ）に示す内部送信データが生成されて
いる場合、サイクル３，４，７〜１０においては、前と
同じデータ繰り返されるため、図１４（Ｄ）に示すよう
に、Ｒ用ホールド信号がアクティブとなる。従って、図
１４（Ｂ）に示すように、サイクル４，５，８〜１０に
おいて、Ｒ用データ信号緒線の信号レベルは中間レベル
となり、図１４（Ｃ）に示すように、Ｒ用Ｒｔ電流も、
０ｍＡとなり、Ｒｔ電流を低減して、消費電力を低減す
ることができる。
（Ａ）〜（Ｄ）に対応している。即ち、Ｒ用信号につい
ては、図１４（Ａ）に示す内部送信データが生成されて
いる場合、サイクル３，４，７〜１０においては、前と
同じデータ繰り返されるため、図１４（Ｄ）に示すよう
に、Ｒ用ホールド信号がアクティブとなる。従って、図
１４（Ｂ）に示すように、サイクル４，５，８〜１０に
おいて、Ｒ用データ信号緒線の信号レベルは中間レベル
となり、図１４（Ｃ）に示すように、Ｒ用Ｒｔ電流も、
０ｍＡとなり、Ｒｔ電流を低減して、消費電力を低減す
ることができる。
【００８７】さらに、本例においては、黒の背景に赤の
文字を表示する場合、図１４（Ｅ）に示すように、Ｇ用
内部送信データは、０レベルである。なお、Ｂ用内部送
信データも、Ｇ用内部送信データと同様に０レベルであ
るため、図示は省略している。以下の説明においても、
Ｇ用とＢ用は同様である。従って、サイクル１以降のデ
ータは前のデータと等しいため、サイクル２以降におい
て、図１４（Ｈ）に示すように、Ｇ用ホールド信号がア
クティブとなる。その結果、図１４（Ｆ）に示すよう
に、Ｇ用データ信号線に流れるデータは、サイクル１に
おいてマイナスのレベル（１．０Ｖ）となるだけで、サ
イクル２以降は、中間レベル（１．５Ｖ）となる。ま
た、図１４（Ｇ）に示すように、Ｇ用Ｒｔ電流も、サイ
クル２以降は０ｍＡとなる。Ｂ用Ｒｔ電流も同様であ
る。従って、例えば、黒の背景に赤の文字の表示画像で
はＲのデータのみに変化があり、Ｇ及びＢの各色はデー
タに変化がないため、Ｇ及びＢのＲｔ電流を低減するこ
とができる。
文字を表示する場合、図１４（Ｅ）に示すように、Ｇ用
内部送信データは、０レベルである。なお、Ｂ用内部送
信データも、Ｇ用内部送信データと同様に０レベルであ
るため、図示は省略している。以下の説明においても、
Ｇ用とＢ用は同様である。従って、サイクル１以降のデ
ータは前のデータと等しいため、サイクル２以降におい
て、図１４（Ｈ）に示すように、Ｇ用ホールド信号がア
クティブとなる。その結果、図１４（Ｆ）に示すよう
に、Ｇ用データ信号線に流れるデータは、サイクル１に
おいてマイナスのレベル（１．０Ｖ）となるだけで、サ
イクル２以降は、中間レベル（１．５Ｖ）となる。ま
た、図１４（Ｇ）に示すように、Ｇ用Ｒｔ電流も、サイ
クル２以降は０ｍＡとなる。Ｂ用Ｒｔ電流も同様であ
る。従って、例えば、黒の背景に赤の文字の表示画像で
はＲのデータのみに変化があり、Ｇ及びＢの各色はデー
タに変化がないため、Ｇ及びＢのＲｔ電流を低減するこ
とができる。
【００８８】以上説明したように、本実施形態のデータ
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、カラー液晶パネ
ルに表示する場合のＲｔ電流をさらに低減することが可
能となる。
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、カラー液晶パネ
ルに表示する場合のＲｔ電流をさらに低減することが可
能となる。
【００８９】次に、図１５を用いて、本発明の第６の実
施形態によるデータ転送回路を用いた液晶表示装置の構
成について説明する。なお、図１と同一符号は、同一部
分を示している。
施形態によるデータ転送回路を用いた液晶表示装置の構
成について説明する。なお、図１と同一符号は、同一部
分を示している。
【００９０】本実施形態においては、コントローラ１０
０Ｄは、内部回路１１０Ｄと、上位ビット用出力制御回
路１２０Ｄ−Ｕと、下位ビット用出力制御回路１２０Ｄ
−Ｌとを備えている。上位ビット用出力制御回路１２０
Ｄ−Ｕは、データ信号線３００Ｕから表示データを出力
するとともに、ホールド信号線４００Ｕからホールド信
号を出力する。下位ビット用出力制御回路１２０Ｄ−Ｌ
も同様の構成となっている。液晶駆動回路２００Ｄは、
上位ビット用入力制御回路２１０Ｄ−Ｕと、下位ビット
用入力制御回路２１０Ｄ−Ｌと、内部回路２２０Ｄとを
備えている。
０Ｄは、内部回路１１０Ｄと、上位ビット用出力制御回
路１２０Ｄ−Ｕと、下位ビット用出力制御回路１２０Ｄ
−Ｌとを備えている。上位ビット用出力制御回路１２０
Ｄ−Ｕは、データ信号線３００Ｕから表示データを出力
するとともに、ホールド信号線４００Ｕからホールド信
号を出力する。下位ビット用出力制御回路１２０Ｄ−Ｌ
も同様の構成となっている。液晶駆動回路２００Ｄは、
上位ビット用入力制御回路２１０Ｄ−Ｕと、下位ビット
用入力制御回路２１０Ｄ−Ｌと、内部回路２２０Ｄとを
備えている。
【００９１】液晶パネルに表示される表示データは、コ
ントローラ１００Ｄからデータ信号線３００Ｕ，３００
Ｌを介して、液晶駆動回路２００Ｄに転送される。ここ
で、コントローラ１００Ｄは、図１に示したデータ送信
回路１００に相当するものである。コントローラ１００
Ｄの出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌの内部の
ホールド信号生成回路としては、図２に示したホールド
信号生成回路１２２Ａを用いている。また、液晶駆動回
路２００Ｄは、図１に示したデータ受信回路２００に相
当するものである。データ信号線３００Ｕ，３００Ｌ
は、終端抵抗により終端電圧に終端されている。
ントローラ１００Ｄからデータ信号線３００Ｕ，３００
Ｌを介して、液晶駆動回路２００Ｄに転送される。ここ
で、コントローラ１００Ｄは、図１に示したデータ送信
回路１００に相当するものである。コントローラ１００
Ｄの出力制御回路１２０Ｄ−Ｕ，１２０Ｄ−Ｌの内部の
ホールド信号生成回路としては、図２に示したホールド
信号生成回路１２２Ａを用いている。また、液晶駆動回
路２００Ｄは、図１に示したデータ受信回路２００に相
当するものである。データ信号線３００Ｕ，３００Ｌ
は、終端抵抗により終端電圧に終端されている。
【００９２】次に、本実施形態における液晶表示装置の
動作について説明する。出力制御回路１２０Ｄ−Ｕ，１
２０Ｄ−Ｌ及びホールド信号線３００Ｕ，３００Ｌ及び
入力制御回路２１０Ｄ−Ｕ，２１０Ｄ−Ｌを、上位及び
下位ビット個別に備えたことにより、送信するデータは
変化しているが、その変化量の少ない領域が存在する画
像、例えば、自然画等では下位ビットのデータのみに変
化がある画像において、上位ビットのデータに変化がな
いため、上位ビットのＲｔ電流を低減することが可能と
なる。
動作について説明する。出力制御回路１２０Ｄ−Ｕ，１
２０Ｄ−Ｌ及びホールド信号線３００Ｕ，３００Ｌ及び
入力制御回路２１０Ｄ−Ｕ，２１０Ｄ−Ｌを、上位及び
下位ビット個別に備えたことにより、送信するデータは
変化しているが、その変化量の少ない領域が存在する画
像、例えば、自然画等では下位ビットのデータのみに変
化がある画像において、上位ビットのデータに変化がな
いため、上位ビットのＲｔ電流を低減することが可能と
なる。
【００９３】このように表示画像のデータの局所的な変
化量に合わせて、出力制御回路及びホールド信号線及び
入力制御回路を複数備えることにより、消費電力を低減
することが可能となる。
化量に合わせて、出力制御回路及びホールド信号線及び
入力制御回路を複数備えることにより、消費電力を低減
することが可能となる。
【００９４】以上説明したように、本実施形態のデータ
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、データの変化量
の少ない画像を表示する場合、Ｒｔ電流をさらに低減す
ることが可能となる。
転送回路を用いる液晶表示装置では、終端抵抗Ｒｔの消
費電流を低減することができる。また、データの変化量
の少ない画像を表示する場合、Ｒｔ電流をさらに低減す
ることが可能となる。
【００９５】なお、本発明は、上述した実施形態に限定
されるものではなく、その主旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。例えば、第１の
実施形態に示したホールド信号Ｈoldは、１サイクル前
のデータと基のデータとを比較して生成したが、ホール
ド回路でデータをラッチできさえすれば１サイクルに限
らずに同等な機能を実現することができる。また、第５
の実施形態における出力制御回路及びホールド信号線及
び入力制御回路は、第４の実施形態に示したように、
Ｒ，Ｇ，Ｂの各色をさらに上位ビットと下位ビットに分
けてそれぞれ個別に備えるものであってもよい。
されるものではなく、その主旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。例えば、第１の
実施形態に示したホールド信号Ｈoldは、１サイクル前
のデータと基のデータとを比較して生成したが、ホール
ド回路でデータをラッチできさえすれば１サイクルに限
らずに同等な機能を実現することができる。また、第５
の実施形態における出力制御回路及びホールド信号線及
び入力制御回路は、第４の実施形態に示したように、
Ｒ，Ｇ，Ｂの各色をさらに上位ビットと下位ビットに分
けてそれぞれ個別に備えるものであってもよい。
【００９６】さらに、３ステート出力バッファ及びホー
ルド用出力バッファをプッシュプル型のバッファとし、
終端電圧Ｖterを中心とした±０．５Ｖの信号振幅で送
信すると仮定したが、これに限定されず、ＧＴＬのよう
にオープンドレイン型のバッファとしても、あるいは２
本の差動信号線で送信しても、終端抵抗の消費電力を低
減することができる。
ルド用出力バッファをプッシュプル型のバッファとし、
終端電圧Ｖterを中心とした±０．５Ｖの信号振幅で送
信すると仮定したが、これに限定されず、ＧＴＬのよう
にオープンドレイン型のバッファとしても、あるいは２
本の差動信号線で送信しても、終端抵抗の消費電力を低
減することができる。
【００９７】
【発明の効果】本発明によれば、データ転送回路及びこ
れを用いた液晶表示装置において、終端抵抗により終端
されたデータバスにおける消費電力を低減することがで
きる。
れを用いた液晶表示装置において、終端抵抗により終端
されたデータバスにおける消費電力を低減することがで
きる。
【図１】本発明の一実施形態によるデータ転送回路の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の一実施形態によるデータ転送回路を構
成する出力制御回路に用いられるホールド信号生成回路
の構成を示すブロック図である。
成する出力制御回路に用いられるホールド信号生成回路
の構成を示すブロック図である。
【図３】本発明の一実施形態によるデータ転送回路を構
成する出力制御回路に用いられるホールド信号生成回路
の動作を示すタイミングチャートである。
成する出力制御回路に用いられるホールド信号生成回路
の動作を示すタイミングチャートである。
【図４】本発明の一実施形態によるデータ転送回路に用
いる入力制御回路の構成を示すブロック図である。
いる入力制御回路の構成を示すブロック図である。
【図５】テキストデータが表示されているドットマトリ
ックス型の表示画面の説明図である。
ックス型の表示画面の説明図である。
【図６】本発明の一実施形態によるデータ転送回路を用
いてデータを送受信して、表示画面の第１ラインの表示
データのデータ転送のタイミングチャートである。
いてデータを送受信して、表示画面の第１ラインの表示
データのデータ転送のタイミングチャートである。
【図７】本発明の第２の実施形態によるデータ転送回路
の出力制御回路に用いるホールド信号生成回路の構成を
示すブロック図である。
の出力制御回路に用いるホールド信号生成回路の構成を
示すブロック図である。
【図８】本発明の第２の実施形態によるホールド信号生
成回路の動作を示すタイミングチャートである。
成回路の動作を示すタイミングチャートである。
【図９】本発明の第２の実施形態によるデータ転送回路
のデータ転送の動作を示すタイミングチャートである。
のデータ転送の動作を示すタイミングチャートである。
【図１０】本発明の第３の実施形態によるデータ転送回
路の入力制御回路の構成を示すブロック図である。
路の入力制御回路の構成を示すブロック図である。
【図１１】本発明の第４の実施形態によるデータ転送回
路を用いた液晶表示装置の構成を示すブロック図であ
る。
路を用いた液晶表示装置の構成を示すブロック図であ
る。
【図１２】図１２は、本発明の第４の実施形態によるデ
ータ転送回路を用いた液晶表示装置の動作を示すタイミ
ングチャートである。
ータ転送回路を用いた液晶表示装置の動作を示すタイミ
ングチャートである。
【図１３】本発明の第５の実施形態によるデータ転送回
路を用いた液晶表示装置の構成を示すブロック図であ
る。
路を用いた液晶表示装置の構成を示すブロック図であ
る。
【図１４】本発明の第５の実施形態によるデータ転送回
路を用いた液晶表示装置の動作を示すタイミングチャー
トである。
路を用いた液晶表示装置の動作を示すタイミングチャー
トである。
【図１５】本発明の第６の実施形態によるデータ転送回
路を用いた液晶表示装置の構成を示すブロック図であ
る。
路を用いた液晶表示装置の構成を示すブロック図であ
る。
１００…データ送信回路 １００Ｂ…コントローラ １１０…内部回路 １２０…出力制御回路 １２２…ホールド信号生成回路 １２４…ステート出力バッファ １２６…ホールド信号用出力バッファ ２００…データ受信回路 ２００Ｂ…液晶駆動回路 ２１０…入力制御回路 ２１２…差動増幅回路 ２１４…ホールド回路 ２２０…内部回路 ３００…データ信号線 ５００…走査駆動回路 １０００…液晶表示パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 比嘉 淳裕 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立画像情報システム内 (72)発明者 中村 雅志 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 恒川 悟 東京都小平市上水本町五丁目20番地１号 株式会社日立製作所半導体事業部内 (72)発明者 輿 博文 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所電子デバイス事業部内
Claims (6)
- 【請求項１】複数のデータ信号線によって接続されたデ
ータ送信回路とデータ受信回路を有し、上記データ信号
線は、それぞれ、終端抵抗によって終端されているデー
タ転送回路において、 上記データ送信回路は、送信するデータが、１サイクル
前のデータと等しいとき有効となるホールド信号を生成
するホールド信号生成手段を備え、 このホールド信号によってデータ送信を停止するととも
に、上記ホールド信号を上記データ受信回路に送信し、 上記データ受信回路は、受信したデータをホールドする
ホールド回路を備え、 上記ホールド信号によって上記データ送信回路からのデ
ータの受信を停止するとともに、上記ホールド回路によ
ってホールドされたデータを出力することを特徴とする
データ転送回路。 - 【請求項２】請求項１記載のデータ転送回路において、 上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成することを特徴とするデータ転送回路。 - 【請求項３】複数のデータ信号線によって接続されたコ
ントローラと液晶駆動回路と、液晶駆動回路によって駆
動されて情報を表示する液晶パネルを有し、上記データ
信号線は、それぞれ、終端抵抗によって終端されている
液晶表示装置において、 上記コントローラは、送信するデータが、１サイクル前
のデータと等しいとき有効となるホールド信号を生成す
るホールド信号生成手段を備え、 このホールド信号によってデータ送信を停止するととも
に、上記ホールド信号を上記データ受信回路に送信し、 上記液晶駆動回路は、受信したデータをホールドするホ
ールド回路を備え、 上記ホールド信号によって上記データ送信回路からのデ
ータの受信を停止するとともに、上記ホールド回路によ
ってホールドされたデータを出力することを特徴とする
液晶表示装置。 - 【請求項４】請求項３記載の液晶表示装置において、 上記ホールド信号生成手段は、所定時間遅延させたデー
タと送信するデータを比較し、一致するときホールド信
号を生成することを特徴とする液晶表示装置。 - 【請求項５】請求項３記載の液晶表示装置において、 上記コントローラは、送信する有効表示データと無効表
示データの内、無効表示データについては、第１のデー
タを送信するとともに、残りのデータ送信を停止して、
ホールド信号を上記液晶駆動回路に送信することを特徴
とする液晶表示装置。 - 【請求項６】請求項３記載の液晶表示装置において、 上記コントローラは、送信するデータを複数の組の分割
し、それぞれの組のデータに対して、上記ホールド信号
生成回路を備えることを特徴とする液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13524398A JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
| TW088107715A TW468077B (en) | 1998-05-18 | 1999-05-12 | Data transfer circuit and liquid crystal display device |
| KR1019990017543A KR100306179B1 (ko) | 1998-05-18 | 1999-05-17 | 데이터 전송 장치 및 액정 표시 장치 |
| US09/313,251 US6392619B1 (en) | 1998-05-18 | 1999-05-18 | Data transfer device and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13524398A JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11327712A true JPH11327712A (ja) | 1999-11-30 |
| JP3660126B2 JP3660126B2 (ja) | 2005-06-15 |
Family
ID=15147165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13524398A Expired - Fee Related JP3660126B2 (ja) | 1998-05-18 | 1998-05-18 | データ転送回路及び液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6392619B1 (ja) |
| JP (1) | JP3660126B2 (ja) |
| KR (1) | KR100306179B1 (ja) |
| TW (1) | TW468077B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2008293044A (ja) * | 2008-08-12 | 2008-12-04 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| JP2008310355A (ja) * | 2008-08-12 | 2008-12-25 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| KR20150080085A (ko) * | 2013-12-30 | 2015-07-09 | 엘지디스플레이 주식회사 | 영상 표시장치 및 그 구동방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6839855B2 (en) * | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2001111651A (ja) * | 1999-10-07 | 2001-04-20 | Internatl Business Mach Corp <Ibm> | データ伝送装置およびその方法 |
| JP2001311933A (ja) * | 2000-04-28 | 2001-11-09 | Hitachi Ltd | 液晶表示装置 |
| JP4190706B2 (ja) * | 2000-07-03 | 2008-12-03 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| JP2003173174A (ja) * | 2001-09-25 | 2003-06-20 | Sharp Corp | 画像表示装置および表示駆動方法 |
| JP4092132B2 (ja) * | 2002-04-26 | 2008-05-28 | Ｎｅｃエレクトロニクス株式会社 | 表示装置 |
| US7598959B2 (en) * | 2005-06-29 | 2009-10-06 | Intel Corporation | Display controller |
| JP2007171592A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 表示駆動装置、表示信号転送装置、および表示装置 |
| KR102529187B1 (ko) * | 2016-03-31 | 2023-05-04 | 삼성전자주식회사 | 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745546A (en) * | 1982-06-25 | 1988-05-17 | Hughes Aircraft Company | Column shorted and full array shorted functional plane for use in a modular array processor and method for using same |
| JPS60113395A (ja) * | 1983-11-25 | 1985-06-19 | Hitachi Ltd | メモリ制御回路 |
| EP0236111A3 (en) * | 1986-03-03 | 1989-07-19 | Seiko Instruments Inc. | Interface for a thin colour display panel |
| JP2536094B2 (ja) * | 1988-10-20 | 1996-09-18 | 富士ゼロックス株式会社 | カラ―画像処理装置 |
| US5034736A (en) * | 1989-08-14 | 1991-07-23 | Polaroid Corporation | Bistable display with permuted excitation |
| JP2843393B2 (ja) * | 1989-12-29 | 1999-01-06 | 沖電気工業株式会社 | 多値レベル出力回路 |
| US5293482A (en) * | 1991-10-18 | 1994-03-08 | Supermac Technology, Inc. | Method and apparatus for partial display and magnification of a graphical video display |
| US5467295A (en) * | 1992-04-30 | 1995-11-14 | Intel Corporation | Bus arbitration with master unit controlling bus and locking a slave unit that can relinquish bus for other masters while maintaining lock on slave unit |
| JPH06332664A (ja) * | 1993-03-23 | 1994-12-02 | Toshiba Corp | 表示制御システム |
| JPH0822026A (ja) * | 1994-07-08 | 1996-01-23 | Toshiba Corp | 液晶表示装置 |
| JPH0876147A (ja) * | 1994-07-08 | 1996-03-22 | Hitachi Ltd | Ｔｆｔ液晶表示ディスプレイ |
| KR970002384B1 (ko) * | 1994-10-26 | 1997-03-03 | 엘지전자 주식회사 | 휴대형 단말기의 사운드 발생 및 디스플레이 제어장치 |
| JPH08221039A (ja) * | 1995-02-17 | 1996-08-30 | Sony Corp | 液晶表示装置及びその駆動方法 |
| US5687326A (en) * | 1995-10-20 | 1997-11-11 | I. Q. Systems, Inc. | Methods and apparatus for implementing a high speed serial link and serial data bus |
| JPH09114765A (ja) * | 1995-10-17 | 1997-05-02 | Nippon Telegr & Teleph Corp <Ntt> | 分散型データアクセスシステム |
| JPH10115817A (ja) * | 1996-10-11 | 1998-05-06 | Minolta Co Ltd | 画像形成装置 |
-
1998
- 1998-05-18 JP JP13524398A patent/JP3660126B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-12 TW TW088107715A patent/TW468077B/zh not_active IP Right Cessation
- 1999-05-17 KR KR1019990017543A patent/KR100306179B1/ko not_active IP Right Cessation
- 1999-05-18 US US09/313,251 patent/US6392619B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170749A (ja) * | 2007-01-12 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8643583B2 (en) | 2007-01-12 | 2014-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9171492B2 (en) | 2007-01-12 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9734802B2 (en) | 2007-01-12 | 2017-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2008293044A (ja) * | 2008-08-12 | 2008-12-04 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| JP2008310355A (ja) * | 2008-08-12 | 2008-12-25 | Seiko Epson Corp | 表示装置および表示装置の制御方法 |
| KR20150080085A (ko) * | 2013-12-30 | 2015-07-09 | 엘지디스플레이 주식회사 | 영상 표시장치 및 그 구동방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088328A (ko) | 1999-12-27 |
| KR100306179B1 (ko) | 2001-09-26 |
| US6392619B1 (en) | 2002-05-21 |
| TW468077B (en) | 2001-12-11 |
| JP3660126B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4567356B2 (ja) | データ転送方法および電子装置 | |
| US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
| JP5524283B2 (ja) | 表示装置および携帯端末 | |
| US7936345B2 (en) | Driver for driving a display panel | |
| US20060187163A1 (en) | Method of driving a color liquid crystal display and driver circuit for driving the display as well as portable electronic device with the driver circuit | |
| JP2000020031A (ja) | 画像データ処理装置 | |
| JP4678755B2 (ja) | 液晶表示装置，ソースドライバ，及びソースドライバ動作方法 | |
| JPH06295162A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH11327712A (ja) | データ転送回路及び液晶表示装置 | |
| JP2005202408A (ja) | ディスプレイ装置 | |
| JP2001222249A (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| JP2011002841A (ja) | 液晶駆動装置 | |
| JP2003233358A (ja) | 液晶ドライバ及び液晶ディスプレイ装置 | |
| JP2003347926A (ja) | レベルシフト回路、表示装置および携帯端末 | |
| JP3416045B2 (ja) | 液晶表示装置 | |
| US7741880B2 (en) | Data receiver and data receiving method | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| KR100357690B1 (ko) | 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 | |
| KR20010060787A (ko) | 데이터 전송 방법 및 장치 | |
| JP4633383B2 (ja) | 半導体集積回路装置およびその装置を用いた電子装置 | |
| JP4302996B2 (ja) | 表示装置のデータ側駆動回路 | |
| TW580673B (en) | Semiconductor integrated circuit, liquid crystal drive apparatus, and liquid crystal display system | |
| JP2003345284A (ja) | インターフェース回路およびそれを備えた電子装置 | |
| JPH06161394A (ja) | 液晶駆動回路 | |
| JP2007148428A (ja) | 液晶駆動装置および液晶表示システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050316 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |