JPH06161394A - 液晶駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 低消費電力化を実現した液晶駆動回路を提供
する。 【構成】 シリアルに取り込まれた画素信号をパラレル
に転送させるクロックパルスを用い、それと交流化信号
の論理和信号を採ることにより、クロックパルスがアク
ティブレベルにある間にＴＦＴ液晶画素に書き込まれる
信号電圧を形成する出力トランジスタをオフ状態にさせ
る。また、上記クロックパルスの期間において信号線駆
動用のドライバＭＯＳＦＥＴを強制的にオフ状態にす
る。 【効果】 信号の切り換わり時にトランジスタ又はドラ
イバＭＯＳＦＥＴをオフ状態にするものであるので、貫
通電流の発生を未然に防止することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、液晶駆動回路に関
し、例えば交流化信号により信号電圧の極性を切り替え
る回路に利用して有効な技術に関するものである。

【０００２】

【従来の技術】ＴＦＴ（薄膜トランジスタ）によるアク
ティブマトリックス型液晶表示装置の例として、特公昭
６２−１１８２９号公報がある。この公報においては、
交流化のための駆動電圧極性反転において、正極性と負
極性とで振幅を異ならせ、ハネル内部で実効的に等しく
する。

【０００３】

【発明が解決しようとする課題】液晶の交流駆動のため
には、駆動電圧を極性を交流化信号により反転させる必
要がある。このような駆動電圧の極性を反転させる回路
として、図４に示すような回路がある。この回路では、
交流化信号Ｍがハイレベルのときには、インバータ回路
Ｎ１の出力信号Ａがロウレベルに、インバータ回路Ｎ２
の出力信号Ｂがハイレベルにされる。上記インバータ回
路Ｎ１の出力信号ＡのロウレベルによりＰＮＰトランジ
スタＴ３とＴ２がオン状態に、インバータ回路Ｎ２の出
力信号ＢのハイレベルによりトＰＮＰランジスタＴ１と
Ｔ４がオフ状態にされる。上記トランジスタＴ１のオフ
状態によりＮＰＮトランジスタＴ５がオフ状態にされ
る。上記トランジスタＴ２のオン状態により、ＮＰＮト
ランジスタＴ６がオン状態にされる。それ故、プッシュ
プル形態にされたトランジスタＴ３とＴ５からなる出力
回路の出力電圧Ｖ１は、トランジスタＴ３がオン状態
に、トランジスタＴ４がオフ状態にされることに応じて
ハイレベルにされる。このとき、プッシュプル形態にさ
れたトランジスタＴ４とＴ６からなる出力回路の出力電
圧Ｖ２は、トランジスタＴ４がオフ状態に、トランジス
タＴ６がオン状態にされることに応じてロウレベルにさ
れる。

【０００４】交流信号Ｍがハイレベルからロウレベルに
変化すると、上記の場合とは逆に出力電圧Ｖ１がロウレ
ベルに、出力電圧Ｖ２がハイレベルに切り替えられる。
この切り替え時の遷移期間において、信号遅延等によっ
てトランジスタＴ３とＴ５あるいはトランジスタＴ４と
Ｔ６との同時にオン動作により貫通電流ｉが流れてしま
う。

【０００５】この駆動電圧Ｖ１とＶ２を画素データに対
応して出力させるドライバＭＯＳＦＥＴにおいても、駆
動電圧側からみると２つのＭＯＳＦＥＴが並列形態に接
続されるものであり、そのゲートに供給されるデコーダ
信号の遷移期間において信号遅延等により両ＭＯＳＦＥ
Ｔが同時にオン状態にされる期間が生じて、同様に貫通
電流が流れてしまうという問題がある。上記ドライバＭ
ＯＳＦＥＴは、液晶表示パネルに設けられる多数の信号
線に一対一に対応して多数設けられるから、１つのドラ
イバでの貫通電流が比較的小さくても全体でみれば無視
できない大きな電流値になってしまう。

【０００６】この発明の目的は、低消費電力化を実現し
た液晶駆動回路を提供することにある。この発明の前記
ならびにそのほかの目的と新規な特徴は、本明細書の記
述および添付図面から明らかになるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、シリアルに取り込まれた画
素信号をパラレルに転送させるクロックパルスを用い、
それと交流化信号の論理和信号を採ることにより、クロ
ックパルスがアクティブレベルにある間にＴＦＴ液晶画
素に書き込まれる信号電圧を形成する出力トランジスタ
をオフ状態にさせる。また、上記クロックパルスの期間
において信号線駆動用のドライバＭＯＳＦＥＴを強制的
にオフ状態にする。

【０００８】

【作用】上記した手段によれば、信号の切り換わり時に
トランジスタ又はドライバＭＯＳＦＥＴをオフ状態にす
るものであるので、貫通電流の発生を未然に防止するこ
とができる。

【０００９】

【実施例】図１には、この発明に係る電圧発生回路の一
実施例の回路図が示されている。駆動電圧Ｖ１とＶ２
は、液晶の２値表示のときの点灯／非点灯に対応した電
圧である。階調表示を行うときには、上記駆動電圧Ｖ１
とＶ２を直列抵抗回路により分圧し、点灯と非点灯の間
に設定された中間階調電圧が形成される。

【００１０】電圧Ｖ１は、交流化信号Ｍにより直列形態
にされたＰＮＰトランジスタＴ３とＮＰＮトランジスタ
Ｔ５を相補的にスイッチ制御することにより電源電圧Ｖ
ＤＤに対応したハイレベルの電圧と、電源電圧ＶＥＥに
対応したロウレベルの電圧とに切り替えられる。上記Ｎ
ＰＮトランジスタＴ５は、その前段に設けられたＰＮＰ
トランジスタＴ１と、そのコレクタに設けられた負荷抵
抗とにより構成された反転回路の出力信号により制御さ
れる。

【００１１】上記ＰＮＰ出力トランジスタＴ３のベース
には、交流化信号Ｍを受けるインバータ回路Ｎ１の出力
信号とクロックパルスＣＬ１とを受けるオアゲート回路
Ｇ１の出力信号Ａが供給される。上記反転回路を構成す
るＰＮＰトランジスタＴ１のベースには、上記インバー
タ回路Ｎ１の出力信号を受けるインバータ回路Ｎ２と上
記クロックパルスＣＬ１とを受けるオアゲート回路Ｇ２
の出力信号Ｂが供給される。

【００１２】電圧Ｖ２は、前記と同様な回路により構成
されるトランジスタＴ２、Ｔ４及びＴ６等から構成され
る。電圧Ｖ２は、電圧Ｖ１に対し逆極性の電圧にするた
めに、ＰＮＰ出力トランジスタＴ４のベースには、上記
の場合とは逆にオアゲート回路Ｇ２の出力信号Ｂが供給
され、反転回路を構成するＰＮＰトランジスタＴ２のベ
ースには、オアゲート回路Ｇ１の出力信号Ａが供給され
る。

【００１３】図２には、上記電圧発生回路の動作を説明
するためのタイミング図が示されている。クロックパル
スＣＬ１は、液晶パネルの１ライン分の信号の取り込み
が終了した後に発生されて、上記ライン分の信号をパラ
レルに転送させるタイミングパルスである。特に制限さ
れないが、上記クロックパルスＣＬ１の立ち上がりエッ
ジに同期し、上記シリアルに取り込まれた１ライン分の
画素データがパラレルに転送される。

【００１４】交流化信号Ｍは、液晶の交流駆動のための
ものであり、それがハイレベルときには電圧Ｖ１をハイ
レベルにし、電圧Ｖ２をロウレベルにして、画素電極へ
の書き込みを行う。交流化信号Ｍがロウレベルのきには
上記の場合とは逆に電圧Ｖ１をロウレベルにし、電圧Ｖ
２をハイレベルにして画素電極に逆極性で同じ電圧を供
給することによって交流駆動を行う。

【００１５】この実施例では、交流化信号Ｍはクロック
パルスＣＬ１とのオア論理が採られている。それ故、ク
ロックパルスＣＬ１がハイレベル（論理１）のとき、交
流化信号Ｍには無関係に信号Ａ及びＢがハイレベルにさ
れる。この結果、上記ＰＮＰトランジスタＴ１とＴ３及
びＴ２とＴ４がオフ状態にされる。上記反転回路を構成
するトランジスタＴ１とＴ２のオフ状態により、ＮＰＮ
出力トランジスタＴ５とＴ６もオフ状態にされる。

【００１６】交流化信号Ｍは、１表示期間（１フレー
ム）においてハイレベルとロウレベルに変化させられ
る。特に制限されないが、交流駆動に伴う画面のチラツ
キを防止するために、１画面毎に交流信号を変化させる
のではなく、複数ライン毎に交流化信号を変化させ、見
掛け上交流化周波数を数百Ｈｚのように高くされる。こ
れに伴い、交流化信号Ｍは、１ライン周期に発生するク
ロックパルスＣＬ１に同期して変化させられるることに
なる。したがって、上記のようなクロックパルスＣＬ１
とのオア論理を採ることにより、交流化信号Ｍが変化す
るときに出力トランジスタＴ３とＴ５及びＴ４とＴ６を
オフ状態にできるから、前記のような貫通電流の発生を
防止することができる。

【００１７】すなわち、上記のようなクロックパルスＣ
Ｌ１がアクティブレベルにされる期間、信号ＡとＢが共
にハイレベルにされ、その結果、同図に斜線で示したよ
うにトランジスタＴ１〜Ｔ６をオフ状態にさせるＯＦＦ
期間が設けられて、上記貫通電流の発生を防止すること
ができる。また、上記のように電圧発生回路の出力がハ
イインピーダンス状態にされることに応じて、上記電圧
Ｖ１とＶ２を直接出力させるドライバＭＯＳＦＥＴにお
いては、信号の遅延等により両ＭＯＳＦＥＴが同時にオ
ン状態にされたとしても、そこに貫通電流が流れること
が防止できる。

【００１８】図３には、この発明が適用されたＴＦＴ液
晶表示装置における信号線駆動回路の一実施例の要部概
略ブロック図が示されている。同図の信号線駆動回路
は、公知の半導体集積回路の製造技術によって、特に制
限されないが、単結晶シリコンのような１個の半導体基
板上において形成される。

【００１９】この実施例の信号線駆動回路は、１ないし
ｍからなるｍ本の信号線Ｄ１〜Ｄｍを駆動する機能を持
つ。特に制限されないが、上記信号線の数ｍは、１２０
本のように多数からなる。ラッチ回路ＦＦ１ないしＦＦ
ｍは、入力端子Ｄinから画素データをクロックパルスＣ
Ｌ２に同期してシリアルに取り込み、クロックパルスＣ
Ｌ１に同期してパラレルに出力させる。すなわち、ラッ
チ回路ＦＦ１ないしＦＦｍは、シリアル／パラレル変換
機能を持つシフトレジスタ＆ラッチを構成するものであ
る。上記各ラッチ回路ＦＦ１ないしＦＦｍは、それぞれ
複数からなるフリップフロップ回路から構成される。階
調表示を行う場合には、複数ビットの単位の画素データ
のシリアル／パラレル変換動作と保持動作を行う。

【００２０】画素データは、例えば８階調表示の場合に
は３ビットから構成される。これらの画素データは、ラ
ッチ回路ＦＦ１ないしＦＦｍからパラレルにデコーダＤ
ＥＣ１ないしＤＥＣｍに伝えられる。デコーダＤＥＣ１
ないしＤＥＣｍは、上記３ビットからなる画素データを
解読して、階調表示に対応して形成された階調電圧ｖ０
〜ｖ７を出力するための選択信号を形成する。上記各デ
コーダＤＥＣ１ないしＤＥＣｍにより形成された選択信
号は、レベルシフタＬＳ１ないしＬＳｍに伝えられる。

【００２１】レベルシフタＬＳ１ないしＬＳｍは、上記
のような電圧発生回路により形成された駆動電圧Ｖ１と
Ｖ２と、それを分圧して形成された階調電圧とを含むｖ
０〜ｖ７を上記画素データに対応させて選択的に出力さ
せるスイッチＭＯＳＦＥＴの制御信号を形成する。すな
わち、上記シフトレジスタ＆ラッチを構成するラッチ回
路ＦＦ１ないしＦＦｎやデコーダＤＥＣ１ないしＤＥＣ
ｎは、特に制限されないが、約５Ｖのような電源電圧を
受けて動作するようにされるため、約５Ｖのようなハイ
レベルと、０Ｖのようなロウレベルからなる信号を出力
する。これに対して、液晶表示パネルに供給される駆動
電圧ｖ０ないしｖ７は、５Ｖのような電源電圧ＶＤＤと
−２０ＶのようなＶＥＥに基づいて形成される比較的高
いレベルにされる。それ故、上記のようなレベル（５
Ｖ、０Ｖ）では、スイッチＭＯＳＦＥＴをオン状態やオ
フ状態にすることができないので、レベルシフタＬＳ１
ないしＬＳｍによりそれに見合ったレベルにレベル変換
するものである。

【００２２】代表として例示的に示されているスイッチ
ＭＯＳＦＥＴＱ０ないしＱ７は、１つの信号線Ｄ１に対
応した単位の駆動回路を構成し、前記のように形成され
た駆動電圧ｖ０ないしｖ７の中から１つを選んで信号線
Ｄ１に伝える。上記のようにｖ０ないしｖ７からなる８
階調表示を行うときには、８個のスイッチＭＯＳＦＥＴ
がそれぞれに対応して設けられる。同図では、ドライバ
ＭＯＳＦＥＴを１つにより表しているが、実際にはＮチ
ャンネル型ＭＯＳＦＥＴとＰチャンネル型ＭＯＳＦＥＴ
とからなるＣＭＯＳスイッチにより構成される。他の例
示的に示されている信号線Ｄ２ないしＤｍに対しても上
記同様なドライバとしてのスイッチＭＯＳＦＥＴが設け
られる。

【００２３】上記駆動用のスイッチＭＯＳＦＥＴに入力
される階調電圧ｖ０〜ｖ７は、ドライバーの内部又は外
部に設けられた前記のように交流化信号Ｍとクロックパ
ルスＣＬ１により極性が切り替えられる電圧発生回路Ｖ
Ｇにより形成される。これにより、それ自身での貫通電
流の発生を防止するものである。

【００２４】この実施例では、レベルシフタＬＳにもク
ロックパルスＣＬ１を供給して、クロックパルスＣＬ１
がアクティブレベルの期間に信号出力を禁止して、上記
ドライバＭＯＳＦＥＴをオフ状態にする。これにより、
各ライン毎に階調電圧が変化するとき、１つ前のライン
でオン状態にされていたＭＯＳＦＥＴがオフ状態にされ
る前に、クロックパルスＣＬ１により入力された画素デ
ータによりオフ状態からオン状態に変化すときに発生す
る貫通電流を防止することができる。すなわち、上記デ
コーダとレベルシフタにより、ドライバＭＯＳＦＥＴを
切り替えるときの信号遅延等により２つのＭＯＳＦＥＴ
が同時にオン状態にされることがあるので、上記クロッ
クパルスＣＬ１を用いてそれを防止するものである。特
に制限されないが、レベルシフタの入力段に論理ゲート
回路を設けて、クロックパルスＬＣ１がハイレベルにさ
れると、レベルシフタＬＳの出力信号が共にスイッチＭ
ＯＳＦＥＴをオフ状態にさせるレベルになるようにすれ
ばよい。

【００２５】同図において、液晶表示パネルＬＣＤの左
側に、１つの走査線駆動回路ＧＤＶが配置されている。
この走査線駆動回路ＧＶＤは、液晶表示パネルＬＣＤの
横方向に延長される走査線を順次選択し、ＴＦＴトラン
ジスタの選択を行う。これにより、信号線Ｄ１ないしＤ
ｍからパラレルに伝えられた上記の各駆動電圧は、選択
された走査線に対応した液晶画素に書き込まれる。液晶
画素は、等価的にキャパシタとして作用し、上記書き込
まれた駆動電圧を次の駆動電圧が書き込まれるまで保持
する。この駆動電圧の書き込みは、上記クロックパルス
ＣＬ１がロウレベルにされて、次のラインに切り替える
までに書き込まれればよいので、上記クロックパルスＣ
Ｌ１がアクティブレベルのときに信号線駆動回路の出力
をハイインピーダンス状態にしても問題ない。

【００２６】上記実施例から得られる作用効果は、下記
の通りである。すなわち、 （１） シリアルに取り込まれた画素信号をパラレルに
転送させるクロックパルスを用い、それと交流化信号の
論理和信号を採ることにより、クロックパルスがアクテ
ィブレベルにある間にＴＦＴ液晶画素に書き込まれる信
号電圧を形成する出力トランジスタをオフ状態にさせる
ことにより、交流化信号の切り換わり時に駆動電圧の極
性を反転させるトランジスタをいったんオフ状態にする
ものであるので貫通電流の発生を防止することができる
という効果が得られる。

【００２７】（２） シリアルに取り込まれた画素信号
をパラレルに転送させるクロックパルスを用いてアクテ
ィブレベルの期間のときに信号電圧をＴＦＴ液晶表示パ
ネルの信号線に出力させる信号線駆動用のドライバＭＯ
ＳＦＥＴを強制的にオフ状態にすることにより、書き込
み電圧の切り換わり時にドライバＭＯＳＦＥＴ間に生じ
る貫通電流を防止することができるという効果が得られ
る。

【００２８】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、交流
化信号により極性が反転させられる駆動電圧を形成する
電圧発生回路の構成は、前記のような動作を行うもので
あれば何であんてもよい。この発明は、液晶駆動回路と
して広く利用できる。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、シリアルに取り込まれた画
素信号をパラレルに転送させるクロックパルスを用い、
それと交流化信号の論理和信号を採ることにより、クロ
ックパルスがアクティブレベルにある間にＴＦＴ液晶画
素に書き込まれる信号電圧を形成する出力トランジスタ
をオフ状態にさせ、上記クロックパルスの期間において
信号線駆動用のドライバＭＯＳＦＥＴを強制的にオフ状
態にすることにより、信号の切り換わり時にトランジス
タ又はドライバＭＯＳＦＥＴをオフ状態にするものであ
るので、貫通電流の発生を未然に防止することができ
る。

【図面の簡単な説明】

【図１】この発明に係る電圧発生回路の一実施例を示す
回路図である。

【図２】図１の電圧発生回路の動作を説明するためのタ
イミング図である。

【図３】この発明が適用されたＴＦＴ液晶表示装置にお
ける信号線駆動回路の一実施例を示す要部概略ブロック
図である。

【図４】従来の電圧発生回路の一例を示す回路図であ
る。

【符号の説明】

Ｎ１，Ｎ２…インバータ回路、Ｇ１，Ｇ２…オアゲート
回路、Ｔ１〜Ｔ６…トランジスタ、Ｑ０〜Ｑ７…ＭＯＳ
ＦＥＴ、ＬＣＤ…液晶表示パネル、ＦＦ１〜ＦＦｍ…シ
フトレジスタ＆ラッチ、ＤＥＣ１〜ＤＥＣｍ…デコー
ダ、ＬＳ１〜ＬＳｍ…レベルシフタ、ＬＣＤ…液晶表示
パネル、ＰＸ…画素、ＧＤＶ…走査線駆動回路、Ｇ１〜
Ｇ４８０…走査線電極、Ｄ１〜Ｄｎ…信号線電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 二見 利男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 シリアルに取り込まれた画素信号をパラ
   レルに転送させるクロックパルスと交流化信号の論理和
   信号を形成し、上記クロックパルスがアクティブレベル
   にある間にＴＦＴ液晶画素に書き込まれる信号電圧を形
   成する出力トランジスタをオフ状態にさせたことを特徴
   とする液晶駆動回路。
2. 【請求項２】 シリアルに取り込まれた画素信号をパラ
   レルに転送させるクロックパルスを用い、それのアクテ
   ィブレベルの期間のときに信号電圧をＴＦＴ液晶表示パ
   ネルの信号線に出力させる信号線駆動用のドライバＭＯ
   ＳＦＥＴを強制的にオフ状態にさせることを特徴とする
   液晶駆動回路。