JP2653625B2

JP2653625B2 - 表示装置の駆動回路

Info

Publication number: JP2653625B2
Application number: JP16812093A
Authority: JP
Inventors: 久夫岡田; 武寶田; 裕司山本
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1993-07-07
Filing date: 1993-07-07
Publication date: 1997-09-17
Anticipated expiration: 2012-09-17
Also published as: JPH0728429A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号がディジタル
で与えられる表示装置の駆動回路に関し、特に交流駆動
を必要とする表示装置、例えば直流電圧を印加すると表
示画面を構成する絵素が劣化若しくは破壊される虞れの
ある液晶表示装置等に利用される表示装置の駆動回路に
関する。

【０００２】

【従来の技術】上述した映像信号がディジタルで与えら
れ交流駆動される表示装置としては、スイッチング素子
に薄膜トランジスタ（ＴＦＴ）を使用したＴＦＴ液晶表
示装置が知られている。かかるＴＦＴ液晶表示装置に、
映像信号をディジタルで与える駆動回路であるソースド
ライバとしては、図８に示すような駆動回路が用いられ
ている。尚、ここでは簡単の為、映像信号データは、２
ビットで構成されているものとする。即ち、映像信号デ
ータは、０〜３の４つの値を持ち、それぞれの値に対応
して、電圧供給部１から供給される階調用電圧Ｖ0〜Ｖ3
が選択されて出力となる。図９は、そのうち第ｎ番目の
出力に対応した部分を示すものであり、この回路は、映
像信号データの各ビット（Ｄ0、Ｄ1）毎に設けられた第
１段目のＤフリップフロップ（サンプリングフリップフ
ロップ）ＭSMP及び第２段目のフリップフロップ（ホー
ルドフリップフロップ）ＭH、１個のデコーダＤＥＣ、
それに４種の階調電圧Ｖ0〜Ｖ3とソースラインＯnとの
間に各々設けられたアナログスイッチＡＳＷ0〜ＡＳＷ3
により構成される。なお、ディジタル映像信号データの
サンプリングは、Ｄフリップフロップ以外にも種々のも
のを用いることができる。このディジタルソースドラ
イバは次のように動作する。映像信号データＤ0、Ｄ1は
第ｎ番目の絵素に対応するサンプリングパルスＴSMPnの
立ち上がり時点でサンプリングフリップフロップＭSMP
に取り込まれて、そこで保持される。１水平期間のサン
プリングが終了した時点で出力パルスＯＥがホールドフ
リップフロップＭHに与えられ、サンプリングフリップ
フロップＭSMPに保持されていた映像信号データＤ0、Ｄ
1はホールドフリップフロップＭHに取り込まれると共に
デコーダＤＥＣに出力される。デコーダＤＥＣはこの２
ビットの映像信号データ（Ｄ0、Ｄ1）をデコードし、そ
の値（０〜３）に応じてアナログスイッチＡＳＷ0〜Ａ
ＳＷ3のいずれか１個を導通として、４種の階調電圧Ｖ0
〜Ｖ3のいずれかをソースラインＯnに出力する。

【０００３】図１０に、上記駆動回路の出力波形の一例
を示す。信号ＰＯＬが高の時は共通電極からみた絵素の
電圧が正極性になるように共通電極駆動電圧Ｖｃｏｍと
階調電圧Ｖ０〜Ｖ３は出力されており（これを正の時限
という）、信号ＰＯＬが低の時は、同じく負極性になる
ように出力されている（これを負の時限という）。どち
らの時限においても共通電極と絵素電極との電位差の絶
対値は、データの値０〜３と同じ順で高くなるようにす
る。すなわち、｜Ｖ０−Ｖｃｏｍ｜＜｜Ｖ１−Ｖｃｏｍ
｜＜｜Ｖ２−Ｖｃｏｍ｜＜｜Ｖ３−Ｖｃｏｍ｜となるよ
うにする。これは、ノーマリブラックといわれる様態の
液晶表示体を駆動する場合の電圧設定条件であるが、ノ
ーマリホワイトといわれる様態の表示体では、この大小
関係が逆になる。どちらの様態の表示体を駆動するかは
本発明の本質とは無関係であるので、以降の説明では、
それぞれどちらかの場合で説明する。また、特に断らな
い限りは、電圧が高い、低いという場合は、正の時限の
場合の電圧関係を指す。なお、図１０は、１水平線（横
線、または行線）毎に絵素にかかる電圧の正負を反転す
るライン反転の場合の波形であり、以下同様である。

【０００４】図示のように、各電圧Ｖ0〜Ｖ3及びＶcom
は、１出力期間ごとに反転する信号ＰＯＬと同期して２
つの電圧レベルの間を交互に変化している。また、各電
圧レベルは、ある適当な電圧である中心電圧ＶMに対し
て対称となるように定められている。

【０００５】図１１に電圧Ｖcomが印加される共通電極
から見た階調電圧Ｖ0〜Ｖ3を示す。ある絵素を考える
と、その絵素がゲートドライバ（走査用ドライバ）によ
って選択されている間の図１１の電圧でその絵素が充電
されることになる。今、仮に、その時が図示の正（共通
電極電圧Ｖcomよりも高い）のタイミングであるとする
と、次にその絵素が選択されるタイミングでは、図示の
負（共通電極電圧Ｖcomよりも低い）のタイミングであ
るように制御を行えばよい。このように制御することに
よって、絵素には、１表示期間毎に正負の間を変化する
電圧、即ち交流電圧を与えることができ、絵素に平均値
としての直流電圧をかかるのを防止できる。

【０００６】

【発明が解決しようとする課題】ところで、上述のデー
タドライバによれば、ディジタル映像データのビット数
の増加に応じて必要とされる電圧源の数は２の累乗で増
加する。例えば、ディジタル映像データが４ビットで与
えられ１６階調の表示が行われる場合には、必要とされ
る電圧源の数は、２⁴＝１６個となる。同様に、ディジ
タル映像データが５ビットの場合には、必要とされる電
圧源の数は２⁵＝３２個となり、ディジタル映像データ
が６ビットで与えられ６４階調の表示が行われる場合に
は、必要とされる電圧源の数は２⁶＝６４個となる。

【０００７】電圧源は、アナログスイッチを介して液晶
パネルに接続されるため、液晶パネルという重い負荷を
十分に駆動できるだけの性能を備える必要がある。従っ
て、そのような性能を備えた電圧源の数が増加すること
は駆動回路のコストを上昇させる重要な要因となる。ま
た、そのような電圧源を駆動回路のＬＳＩの内部に備え
ることは困難であるので、液晶パネルを駆動するための
信号電圧はＬＳＩの外部の電圧源から供給せざるを得な
い。その結果、電圧源の数が増加すれば、駆動回路を構
成するＬＳＩの入力端子数もそれと同数だけ増加するこ
とになる。従って、実際にはＬＳＩの作製が困難にな
る。仮に、ＬＳＩの作製が可能としても実装上、または
生産上の問題が発生し、実際の量産化は不可能という自
体に立ち至る。

【０００８】本発明は、このような課題を解決すべくな
されたものであり、階調用電源の数を減少でき、コスト
を低廉化できる表示装置の駆動回路を提供することを目
的とする。

【０００９】

【課題を解決するための手段】本発明の表示装置の駆動
回路は、外部から与えられるディジタル信号である映像
信号データに応じた階調電圧を表示装置に与える表示装
置の駆動回路であって、複数の階調用電源と複数の駆動
用電源とを備え、該階調用電源により複数の階調電圧の
一部を作製すると共に、該駆動用電源により残りの階調
電圧を作製する構成としてあるので、そのことにより上
記目的が達成される。

【００１０】上記表示装置の駆動回路において、駆動用
電源により作製する階調電圧は、前記複数の階調電圧の
うちの最大階調電圧及び／又は最小階調電圧とすること
ができる。

【００１１】また、駆動用電源により残りの階調電圧を
作製する回路としては、１つの階調電圧作製用に１対の
オンオフ制御手段を前後段に２対備え、前段の１対のオ
ンオフ制御手段の一方がＡＮＤ回路、他方がＮＯＲ回路
からなり、該ＡＮＤ回路により後段の１対のオンオフ制
御手段の一方のオンオフ切り替えを行い、該ＮＯＲ回路
により後段の１対のオンオフ制御手段の他方のオンオフ
切り替えを行う構成としてもよい。

【００１２】

【作用】本発明にあっては、複数の階調電圧の一部を階
調用電源によりを作製し、残りの階調電圧を駆動用電源
により作製するので、階調用電源の数を少なくすること
が可能となる。

【００１３】

【実施例】以下、本発明の実施例を図面に基づき具体的
に説明する。以下では、マトリクス型の液晶表示装置を
表示装置の例にとって説明を行うが、本発明は他の種類
の表示装置にも適用可能である。

【００１４】（実施例１）図１は本発明にかかる表示装
置の駆動回路（ディジタルデータドライバ）の出力側を
示し、例えばＮ個の絵素のうち第ｎ番目の絵素に対応す
る回路５０の構成例を示す。この例では、ディジタル映
像データは３ビットからなるものとする。回路５０は、
ディジタル映像データを受け取り、保持するための第１
段目のサンプリングフリップフロップＭSMP及び第２段
目のホールドフリップフロップＭHと、ホールドフリッ
プフロップＭHからの出力信号を入力する選択制御回路
ＳＣＯＬと、選択制御回路ＳＣＯＬの９つの出力端子Ｓ
0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6、Ｓ7から出
力される信号に基づいてオン・オフ制御される９個のア
ナログスイッチＡＳＷ0H、ＡＳＷ0L、ＡＳＷ1、〜、Ａ
ＳＷ7とを備える。

【００１５】上記アナログスイッチのうちＡＳＷ0HとＡ
ＳＷ0Lとには、各々、ディジタルデータドライバを駆動
する駆動電源に共に備わった高側駆動用電源ＶDDと低側
駆動用電源ＶGNDとからの電圧ｖDD、ｖGNDが与えられ、
他のＡＳＷ1、〜、ＡＳＷ7の各々には、上記駆動用電源
とは別に設けた階調用電源Ｖ1、〜、Ｖ7からの電圧ｖ
1、〜、ｖ7が与えられる。アナログスイッチＡＳＷ0H、
ＡＳＷ0L、ＡＳＷ1、〜、ＡＳＷ7は、選択制御回路ＳＣ
ＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ
5、Ｓ6、Ｓ7から出力される信号に基づいてオンとなっ
ているときに、各アナログスイッチＡＳＷ0Hなどに与え
られる高側駆動用電源ＶDDからの電圧ｖDDなどを、ソー
スラインＯnに出力する。なお、本例は、データが０で
あるときに最も高い電圧を必要とするノーマリホワイト
モードの表示体を駆動する場合に駆動しやすい構成とな
っている。ノーマリブラックモードの表示体を駆動する
ドライバの場合は、データ７に対応する回路の方を本例
の０に対応する回路のように構成した方が良い。

【００１６】表１は、選択制御回路ＳＣＯＬの入力と出
力との関係を示す論理表である。

【００１７】

【表１】

【００１８】表１の第１欄は、選択制御回路ＳＣＯＬの
入力端子ｄ0、ｄ1及びｄ2のそれぞれに入力される各ビ
ットの値を示している。表１の第２欄は、選択制御回路
ＳＣＯＬの出力端子Ｓ0H、Ｓ0L、Ｓ1、Ｓ2、Ｓ3、Ｓ4、
Ｓ5、Ｓ6、Ｓ7から出力される制御信号の値を示してい
る。

【００１９】制御信号の値が１のとき、その出力端子に
接続されているアナログスイッチはオン状態となる。制
御信号の値が０のとき、その出力端子に接続されている
アナログスイッチはオフ状態となる。表１の第２欄の空
白の部分は、制御信号の値が０であることを示す。ま
た、「ｐ」は、信号ｐの値が１のとき制御信号の値が１
となり、信号ｐの値が０のとき制御信号の値が０となる
ことを示す。「ｐバー」は、信号ｐの値が１のとき制御
信号の値が０となり、信号ｐの値が０のとき制御信号の
値が１となることを示す。なお、本明細書では、「ｐバ
ー」という表記は、ｐの上方に横棒線を付した表記と同
義とする。

【００２０】ｐは図１０における信号ＰＯＬの値であっ
て、信号ＰＯＬが高の時（すなわち正の時限の時）に１
となり、信号ＰＯＬが低の時（負の時限の時）に０とな
る。なお、信号ＰＯＬは一般に１水平線毎に反転する場
合と、１垂直線毎に反転する場合とがあるが、ここで
は、先述したように原則として１水平線毎に反転する場
合で説明している。なお、以下でも特に断らない限り同
様とする。

【００２１】次に、選択制御回路ＳＣＯＬの動作を説明
する。

【００２２】例えば、選択制御回路ＳＣＯＬの入力端子
ｄ0、ｄ1及びｄ2が総て０のとき、即ち出力すべきデー
タが０のとき、それに対応する論理表の値はｐである。
このとき、ｐが１であれば出力端子Ｓ0Hは入りとなり、
高側駆動用電源ＶDDからの電圧ｖDDをソースラインＯn
に出力する。また、ｐが０であれば出力端子Ｓ0Lは入り
となり、低側駆動用電源ＶGNDからの電圧ｖGNDをソース
ラインＯnに出力する。

【００２３】したがって、本実施例１による場合には、
ディジタルデータドライバを駆動するための駆動用電源
である高側駆動用電源ＶDDと低側駆動用電源ＶGNDとか
らの２電圧ｖDDとｖGNDにより得られた矩形波形で、従
来の回路における階調用電源Ｖ0と等価な出力を得るこ
とが可能となる。よって、階調用電源の数を従来よりも
減少させることが可能となる。

【００２４】（実施例２）本実施例２は、更に階調用電
源の数を減少させ得るディジタルデータドライバの場合
である。

【００２５】図２は、本実施例２に係るディジタルデー
タドライバを示すブロック図である。

【００２６】本実施例２に係る回路は、ディジタルデー
タドライバを駆動する駆動用電源である高側駆動用電源
ＶDDと低側駆動用電源ＶGNDとからの電圧ｖDDとｖGNDが
与えられ、階調電圧ｖ0を、正の時限において高側駆動
用電源ＶDDから、負の時限においては低側駆動用電源Ｖ
GNDから作製する。また、中間階調であるｖ1、ｖ3、ｖ4
及びｖ6を、その両側の階調電圧により作製するもので
ある。

【００２７】以下に上記回路を詳述に説明する。この回
路は、５つの出力端子Ｓ0H、Ｓ0L、Ｓ2、Ｓ5、Ｓ7を有
する選択制御回路ＳＣＯＬと、この出力端子Ｓ0H、Ｓ0
L、Ｓ2、Ｓ5、Ｓ7からの信号を入力してオンオフ制御さ
れる５つのアナログスイッチＡＳＷ0H、ＡＳＷ0L、ＡＳ
Ｗ2、ＡＳＷ5、ＡＳＷ7と、アナログスイッチＡＳＷ2、
ＡＳＷ5及びＡＳＷ7に階調電圧を与える３つの階調用電
源Ｖ2、Ｖ5及びＶ7とを備える。また、この回路のアナ
ログスイッチＡＳＷ0Hには高側駆動用電源ＶDDからの電
圧ｖDDが、アナログスイッチＡＳＷ0Lには低側駆動用電
源ＶGNDからの電圧ｖGNDが、それぞれディジタルデータ
ドライバを駆動する駆動用電源から与えられる。

【００２８】表２は、この回路に備わった選択制御回路
ＳＣＯＬの入力と出力との関係を示す論理表である。

【００２９】

【表２】

【００３０】正の時限においてはｐ＝１、ｐバー＝０で
あるから、データが０ときには、アナログスイッチＡＳ
Ｗ0HのみがオンとなってＶDDが出力される。同じく正の
時限においては、データが１のときは、アナログスイッ
チＡＳＷ0HとＡＳＷ2が信号ｔの高低に従って交互にオ
ンオフを繰り返し、振動電圧駆動法の原理によって信号
ｔのデューティ比によって定まるｖ0（すなわちＶDD）
とｖ2との間の電圧が絵素に充電されることになる。

【００３１】データ２のときには、出力端子Ｓ2には信
号１が与えられ、アナログスイッチＡＳＷ2がオンとな
り、階調電源Ｖ2からの階調電圧ｖ2がそのままソースラ
インＯnに出力される。

【００３２】データ３のときには、出力端子Ｓ2、Ｓ5に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ2と階調電圧ｖ5との中間の階調電圧ｖ3が表示装置に
与えられる。

【００３３】データ４のときには、出力端子Ｓ2、Ｓ5に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
2、ＡＳＷ5の一方がオンとなり、階調電源Ｖ2からの階
調電圧ｖ2と階調電源Ｖ5からの階調電圧ｖ5との一方が
交互にソースラインＯnに出力される。つまり、階調電
圧ｖ2と階調電圧ｖ5との中間の階調電圧ｖ4が表示装置
に与えられる。なお、階調電圧ｖ3と階調電圧ｖ4とにお
いては、階調電圧ｖ2と階調電圧ｖ5との中間の電圧であ
り、その電圧値が信号ｔ、ｔバーの各々の１である比率
により左右されるため、信号ｔが０と１である比率を両
者等しいものであるすると、階調電圧ｖ3と階調電圧ｖ4
とが等しくなって、所定の階調電圧を確保することが不
可能となる。既に実用化されている本発明を用いたドラ
イバでは、信号ｔとしてはデューティ比が２：１（高／
低）の信号を使用している。そうすることで、データ３
と４とに対応する電圧ｖ3、ｖ4としてそれぞれＶ ₃ ＝（２Ｖ ₂ ＋Ｖ ₅ ）／３Ｖ ₄ ＝（Ｖ ₂ ＋２Ｖ ₅ ）／３の電圧を絵素に与えることができる。

【００３４】データ５のときには、出力端子Ｓ5には信
号１が与えられ、アナログスイッチＡＳＷ5がオンとな
り、階調電源Ｖ5からの階調電圧ｖ5がそのままソースラ
インＯnに出力される。

【００３５】データ６のときには、出力端子Ｓ5、Ｓ7に
は信号ｔ、ｔバーが与えられ、アナログスイッチＡＳＷ
5、ＡＳＷ7の一方がオンとなり、階調電源Ｖ5からの階
調電圧ｖ5と階調電源Ｖ7からの階調電圧ｖ7の一方が交
互にソースラインＯnに出力される。つまり、階調電圧
ｖ5と階調電圧ｖ7の中間の階調電圧ｖ6が表示装置に与
えられる。

【００３６】データ７のときには、出力端子Ｓ7には信
号１が与えられ、アナログスイッチＡＳＷ7がオンとな
り、階調電源Ｖ7からの階調電圧ｖ7がそのままソースラ
インＯnに出力される。

【００３７】なお、負の時限においてはデータが０のと
きには電圧ｖ0の電圧としては電圧ＶGNDが出力となるだ
けで、その他は同様に説明できる。以上のように、本実
施例２による場合には、実施例１よりも更に階調用電源
の数を減少させることができる。

【００３８】（実施例３）本実施例３は、実施例２とは異なり、中間の階調電圧ｖ
1を、ディジタルデータドライバを駆動する駆動用電源
である高側駆動用電源ＶDDおよび低側駆動用電源ＶGND
からの電圧ｖDDとｖGNDによらず、階調電圧ｖ1の両側の
階調電圧ｖ0と階調電圧ｖ2とから形成する場合である。

【００３９】図３は、本実施例３に係るディジタルデー
タドライバを示すブロック図である。この回路は、出力
端子Ｓ0を余分に備えた選択制御回路ＳＣＯＬを有する
と共に、その出力端子Ｓ0からの信号を入力してオンオ
フ制御されるアナログスイッチＡＳＷ0と、アナログス
イッチＡＳＷ0に階調電圧ｖ0を与える階調電源Ｖ0とを
余分に備える。

【００４０】表３は、上記選択制御回路ＳＣＯＬの入力
と出力との関係を示す論理表である。

【００４１】

【表３】

【００４２】データが０のときには、実施例２と同様に
動作する。データ１のときには、出力端子Ｓ0、Ｓ2には
信号ｔバー、ｔが与えられ、アナログスイッチＡＳＷ
0、ＡＳＷ2の一方がオンとなり、階調電源Ｖ0からの階
調電圧ｖ0と階調電源Ｖ2からの階調電圧ｖ2の一方が交
互にソースラインＯｎに出力される。つまり、階調電圧
ｖ0と階調電圧ｖ2との中間の階調電圧ｖ1が表示装置に
与えられる。

【００４３】このように、本実施例では、絵素に与えら
れるデータが０のときの電圧と１のときの電圧とを相互
に独立に定めることができるので、黒レベル近辺の階調
の調整が行いやすいドライバが構成できる。

【００４４】なお、本実施例でも実施例２と同じく、信
号ｔには２：１（高／低）のデューティ比の信号を用い
ている。

【００４５】（実施例４）本実施例４は、ディジタルデータドライバを駆動する駆
動電源からの信号により作製する階調電圧を、最も低い
側と最も高い側とに適用した場合である。

【００４６】この実施例４に係る回路は、実施例３より
も選択制御回路ＳＣＯＬが出力端子Ｓ7H、Ｓ7Lを更に備
えており、また出力端子Ｓ7Hからの信号によりオンオフ
制御されるアナログスイッチＡＳＷ7Hと、出力端子Ｓ7L
からの信号によりオンオフ制御されるアナログスイッチ
ＡＳＷ7Lとを余分に備えている。

【００４７】表４は、この回路の選択制御回路ＳＣＯＬ
の入力と出力との関係を示す論理表である。

【００４８】

【表４】

【００４９】この回路においてデータが０から６まで
は、実施例３と同一であり、データが７の時に異なった
動作をする。すなわち、データが７の時、正の時限にお
いてはＶGNDが出力となり、負の時限においてはＶDDが
出力となる。従って、データが６のときに絵素に与えら
れる電圧ｖ6は、データが７の時にドライバから出力さ
れる電圧と独立に決定できるので、先の実施例とあわせ
て黒レベル近辺のみならず白レベル近辺も階調調整がお
こないやすいドライバが構成できる。なお、本実施例に
おいても信号ｔはデューティ比が２：１（高／低）の信
号を用いている。

【００５０】したがって、本実施例４による場合にも、
実施例１よりも更に従来に比して階調電源の数を減少さ
せることが可能となる。

【００５１】ところで、実際の液晶表示体においては、
正負それぞれの時限において、表示体の駆動端子にかか
る電圧に対する透過率の特性が、正負それぞれの時限に
おいて異なっているという特性がある。そのため、階調
電圧の中心値と共通電極駆動電圧の中心値とを敢えてず
らすことによってその特性の補償を行うという方法が採
られる。こと特性の相違は、電圧によって少しずつ異な
るため、理想的にはそれぞれの階調電源を独立に調整す
ることが好ましい。これに対して、まず、ノーマリホワ
イトでは、最大電圧であるｖ0に対してｖcomの中心値を
ずらすことでｖ0の正負の特性の相違を吸収し、次にこ
のように決定された共通電極の中心値を基準として他の
階調電圧の中心値をずらしていくという方法で、全ての
階調に対する正負の特性の相違を補償する、という方法
が発明されている。なお、正負の特性が生じる原因およ
び調整するためのずらし量等に関しても同じ出願特開平
５−５３５３４号公報に詳述されているので参照された
い。

【００５２】ここで、実施例４の場合を考えると、デー
タが０の時とデータが７のとき、すなわち最も電圧がか
かるときとかからないときとの出力電圧はともに、ＶDD
とＶGNDで決定され、中心値は（ＶDD＋ＶGND）／２で固
定され、調整することはできない。しかし、これが実際
に問題となることはない。それは、電圧ｖ7の場合にお
いては、最も共通電極からみた電位差の絶対値が小さ
く、正負の特性の相違はほとんど問題とならないレベル
だからである。

【００５３】（実施例５）本実施例５は、上述したようにディジタルデータドライ
バを駆動する駆動電源である高側駆動用電源ＶDDと低側
駆動用電源ＶGNDとが各々与えられるアナログスイッチ
を切り換えて、中間の階調電圧を作製する場合に生じる
貫通電流を防止する場合である。

【００５４】即ち、従来構成の場合には、図５に示すよ
うに、２つのアナログスイッチＡＳＷH、ＡＳＷLの一方
のアナログスイッチＡＳＷHにｐ信号をそのまま入力
し、他方のアナログスイッチＡＳＷLにインバータ５１
を介してｐ信号を反転した信号を入力する構成である。
よって、瞬間的に両アナログスイッチＡＳＷH、ＡＳＷL
がオンとなって、高側駆動用電源ＶDDからの電圧ｖDDが
低側駆動用電源ＶGNDに流れて貫通電流が生じ、その結
果として鋭い雑音成分が電源に乗り、発熱が起こった
り、ときによっては論理の誤動作が招来されるなど、種
々の欠点があった。図６は、本発明に係る表示装置の駆
動回路において、高側駆動用電源ＶDDからの階調電圧ｖ
DDと低側駆動用電源ＶGNDからの階調電圧ｖGNDとが各々
与えられるアナログスイッチＡＳＷH、ＡＳＷLの近傍の
回路部分を示す。この回路は、アナログスイッチＡＳＷ
H、ＡＳＷLの切り替えのときに、同時に２つのアナログ
スイッチＡＳＷH、ＡＳＷLが入りとなる瞬間が論理的に
生じないように構成してある。即ち、２つのアナログス
イッチＡＳＷH、ＡＳＷLにオンオフ制御信号を出力する
選択制御回路ＳＣＯＬの２部分を、共にオンオフ制御機
能を持つＡＮＤ回路６１とＮＯＲ回路６２とにより構成
している。また、ＡＮＤ回路６１の２つの入力端子に
は、一方にｐ信号がそのまま与えられ、他方にｐ信号が
バッファ６３を経たｐ′信号が与えられる。ＮＯＲ回路
６２の２つの入力反転端子には、一方にｐ信号がそのま
ま与えられ、他方にｐ信号がバッファ６３を経たｐ′信
号が与えられる。ＡＮＤ回路６１の出力端子ＳHとアナ
ログスイッチＡＳＷHとを電気的に接続し、ＮＯＲ回路
６２の出力端子ＳLとアナログスイッチＡＳＷLとを電気
的に接続している。

【００５５】図７は、かかる回路における信号の入出力
状態を示し、（ａ）はｐ信号について、（ｂ）はｐ′信
号について、（ｃ）は出力端子ＳHについて、（ｄ）は
出力端子ＳLについて示している。この図より理解され
るように、ｐ信号とｐ′信号とが共に１となると、ＡＮ
Ｄ回路は出力端子Ｓ0Hからオン（Ｈｉ）信号をアナログ
スイッチＡＳＷHに与え、アナログスイッチＡＳＷHをオ
ンにする。

【００５６】その後、ｐ信号及びｐ′信号が共に０とな
ると、ＡＮＤ回路は出力端子ＳHからオフ（Ｌｏ）信号
をアナログスイッチＡＳＷHに与え、アナログスイッチ
ＡＳＷHをオフにすると共に、ＮＯＲ回路は出力端子ＳL
からオン（Ｈｉ）信号をアナログスイッチＡＳＷLに与
え、アナログスイッチＡＳＷLをオンにする。このと
き、共に０であるｐ信号及びｐ′信号がＡＮＤ回路に与
えられるタイミングと、反転されたｐ信号及びｐ′信号
がＮＯＲ回路に与えられるタイミングとは、若干の期間
△ｔだけずれた状態となる。

【００５７】したがって、本実施例による場合には、２
つのアナログスイッチＡＳＷH、ＡＳＷLが同時にオンと
なることがない。よって、貫通電流の発生を防止でき、
これにより電源へ鋭い雑音成分が乗るのを防ぐことが可
能となり、発熱防止や論理の誤動作の防止を図ることが
できる。

【００５８】

【発明の効果】以上のように本発明によれば、複数の階
調電圧の一部を階調用電源によりを作製し、残りの階調
電圧を駆動用電源により作製するので、階調用電源の数
を少なくすることが可能となり、よってコストの低廉化
を図ることができる。

【図面の簡単な説明】

【図１】実施例１に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。

【図２】実施例２に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。

【図３】実施例３に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。

【図４】実施例４に係るディジタルデータドライバの出
力側に設けられた複数の回路の１つの部分を示すブロッ
ク図である。

【図５】貫通電流が生じる従来のディジタルデータドラ
イバの構成を示すブロック図である。

【図６】実施例５に係るディジタルデータドライバの構
成を示すブロック図である。

【図７】図６のディジタルデータドライバにおける信号
の入出力状態を示す図である。

【図８】従来のディジタルデータドライバの構成を示す
ブロック図である。

【図９】従来のディジタルデータドライバの１回路構成
部分を示すブロック図である。

【図１０】従来のディジタルデータドライバにおける階
調電圧Ｖ0〜Ｖ3及び、液晶パネルの共通電極に加えられ
る共通電極電圧Ｖcomの電圧波形を示す。

【図１１】従来のディジタルデータドライバにおいて、
電圧Ｖcomが印加される共通電極から見た階調電圧Ｖ0〜
Ｖ3を示す。

【符号の説明】

ＭSMP サンプリングフリップフロップＭH ホールドフリップフロップＳＣＯＬ選択制御回路Ｓ0H 出力端子Ｓ0L 出力端子Ｓ0〜Ｓ7 出力端子Ｓ7H 出力端子Ｓ7L 出力端子ＳH 出力端子ＳL 出力端子ＡＳＷ0H アナログスイッチＡＳＷ0L アナログスイッチＡＳＷ1〜ＡＳＷ7 アナログスイッチＡＳＷH アナログスイッチＡＳＷL アナログスイッチＶDD 高側駆動用電源ＶGND 低側駆動用電源Ｖ1〜Ｖ7 階調用電源Ｏn ソースライン６１ＡＮＤ回路６２ＮＯＲ回路６３バッファ

Claims

(57)【特許請求の範囲】

【請求項１】外部から与えられるディジタル信号であ
る映像信号データに応じた階調電圧を表示装置に与える
表示装置の駆動回路であって、複数の階調用電源と複数の駆動用電源とを備え、該階調
用電源により複数の階調電圧の一部を作製すると共に、
該駆動用電源により残りの階調電圧を作製する表示装置
の駆動回路。
【請求項２】前記駆動用電源により作製する階調電圧
が、前記複数の階調電圧のうちの最大階調電圧及び／又
は最小階調電圧である請求項１に記載の表示装置の駆動
回路。
【請求項３】前記駆動用電源により残りの階調電圧を
作製する回路が、１つの階調電圧作製用に１対のオンオ
フ制御手段を前後段に２対備え、前段の１対のオンオフ
制御手段の一方がＡＮＤ回路、他方がＮＯＲ回路からな
り、該ＡＮＤ回路により後段の１対のオンオフ制御手段
の一方のオンオフ切り替えを行い、該ＮＯＲ回路により
後段の１対のオンオフ制御手段の他方のオンオフ切り替
えを行う構成としてある請求項１又は２に記載の表示装
置の駆動回路。