JPS6336360Y2

JPS6336360Y2 -

Info

Publication number: JPS6336360Y2
Application number: JP1986087132U
Authority: JP
Priority date: 1986-06-10
Filing date: 1986-06-10
Publication date: 1988-09-27
Also published as: JPS629295U

Description

【考案の詳細な説明】［考案の技術分野］この考案は、小型電子式計算機等の小型電子機
器に用いられる液晶表示装置に関する。

［従来技術とその問題点］近年、小型電子式計算機等の表示部として液晶
表示装置が多く用いられている。この液晶表示装
置をダイナミツク駆動する際には、例えば液晶表
示装置の第１電極（セグメント電極）と第２電極
（バツクプレート電極）との夫々に所定レベルの
交流電圧信号を印加し、第１電極と第２電極間の
電位差の実行値の大きさにより点灯を行なわせる
ものであり1/3バイアス−1/3デユーテイ、1/2バ
イアス−1/2デユーテイ等種々の駆動方式がある。
例えば、1/3バイアス−1/3デユーテイ駆動方式で
は第２電極駆動信号Ｘ，Ｙ，Ｚを順次第２電極に
印加し、Ｘ，Ｙ，Ｚのタイミング毎に例えば表示
桁数の３倍のビツト数からなる表示バツフアに表
示データを読みこませ、この表示データに基づい
て所定の第１電極駆動信号を第１電極に印加して
表示を行なう表示方式が従来より考えられてい
る。この表示方式によれば表示バツフア数が少な
くなり回路構成が簡単となるが、Ｘ，Ｙ，Ｚのタ
イミング毎に表示データを表示バツフアに読みこ
ませる必要があるため、時計付小型電子式計算機
の如く同一の表示データにより表示している際に
ROM，RAM等の演算処理回路の動作を停止さ
せ、液晶駆動に要する回路のみを動作させて消費
電力の低減を計るものに用いることはできない。

そこで、第２電極駆動信号Ｘ，Ｙ，Ｚの数に対
応して表示桁数の３倍のビツト数からなるスタテ
イツクな表示バツフアを３個設け、予めＸ，Ｙ，
Ｚに対応する表示データを各表示バツフアに異な
るクロツクにより読みこませたのちは、Ｘ，Ｙ，
Ｚ夫々のタイミング毎に第１電極駆動信号を第１
電極に印加し表示を行なう表示方式が考えられ
る。しかしながら、この表示方式ではクロツクの
数が増大し、配線及び回路構成が複雑となり、回
路全体をLSI化した場合にはLSIが大きくなる等
の欠点があつた。

［考案の目的］この考案は上記事情に鑑みてなされたもので、
表示データをシフトレジスタに読みこませた後は
表示データを循環保持させることにより消費電力
の低減を計る液晶表示装置を提供することを目的
とする。

［考案の要点］この考案は、表示データを第２電極駆動信号に
対応した複数のシリアルデータに変換し、変換さ
れたシリアルデータの総てを循環記憶するシフト
レジスタに記憶させ、これらのデータを第１電極
駆動信号に基づいて液晶表示させるようにしたも
のである。

［考案の実施例］以下、この考案を図面に示す一実施例に基づい
て詳細に説明する。第１図は本考案を適用した小
型電子式計算機の回路構成図である。図中１は
ROM（リードオンリメモリ）で各種の動作を制
御するマイクロプログラムが記憶されており、
RAM（ランダムアクセスメモリ）の行アドレス
を指定する行アドレス信号Ｕ及び列アドレスを指
定する列アドレス信号Ｌ、インストラクシヨンデ
コーダ３の制御を行なうインストラクシヨン信号
INS及びネクストアドレス信号NA等を並列的に
出力する。このネクストアドレス信号NAは
ROMアドレス部４に与えられ、このROMアド
レス部４によりROM１のネクストアドレスが指
定される。上記インストラクシヨンデコーダ３は
タイミング信号発生回路５から出力されるクロツ
ク信号φ₁，φ₂及び三相のタイミング信号t₁〜t₃に
基づいてインストラクシヨン信号INSをデコード
し、表示信号Ｄ、読出し／書込み信号Ｒ／Ｗ等各
種の制御信号を出力する。この読み出し書き込み
信号Ｒ／ＷはRAM２のデータの読出し、書込み
動作を制御する信号である。また、上記インスト
ラクシヨンデコーダ３には後述するタイミング信
号X′が入力しており、上記表示信号Ｄはこのタ
イミング信号x′の立上りに同期して２値論理レベ
ルの“１”となり、次のタイミング信号x′の立上
りに同期して“０”となる信号である。また、上
記行アドレス信号Ｕは３ビツトデータとして
RAM２の行アドレス入力端子に入力されるもの
で、この３ビツトデータのうち最下位ビツト信号
はオアゲート６を介して入力され、列アドレス信
号ＬはRAM２の列アドレス入力端子に入力され
る。上記オアゲート６の他方の入力端にはアンド
ゲート７の出力信号が入力しており、このアンド
ゲート７には表示信号Ｄ、後述するタイミング信
号z′及びオアゲート８を介してタイミング信号
t₁，t₃が入力している。

上記RAM２はＡレジスタ、Ｂレジスタ等各種
のレジスタにより構成されている。Ａレジスタは
数値データ記憶用で行アドレス信号Ｕが「000」
のとき指定され、Ｂレジスタは小数点及び記号デ
ータ記憶用で行アドレス信号Ｕが「001」のとき
指定され、夫々１桁４ビツトで８桁の容量を有し
ている。ここで、小数点データ及び記号データは
Ｂレジスタにおいて表示すべき桁に対応する桁に
小数点コード「0010」、記号コード「0100」とし
て記憶される。しかして、上記行アドレス信号Ｕ
及び列アドレス信号Ｌにより指定されたレジスタ
のデータは、演算処理時には演算部９に入力され
所定の演算処理が施され、その演算結果データは
RAM２内の指定されたレジスタに入力される。
また、表示処理時には通常行アドレス信号〔Ｕ〕
の内容が「000」となりＡレジスタが指定され、
Ａレジスタのデータが桁毎に４ビツトデータとし
て図示せぬバツフアを介してデコーダ１０に入力
される。なお、このときRAM２にはインストラ
クシヨンデコーダ３から読み出し信号Ｒ／Ｗが与
えられる。そしてこのデコーダ１０に入力された
データはデコードされ、その内容に応じた列ライ
ンR₀〜R₁₅が指定される。この列ラインR₀〜R₁₅
は数値「０」〜「９」、小数点、記号等のデータ
に対応づけられているもので、列ラインR₀〜R₁₅
の出力信号はエンコーダ１１に入力されセグメン
ト信号S₁〜S₉に変換される。このエンコーダ１１
ではデータを日の字形の７セグメントに分解し、
また小数点を１個のドツトセグメント、記号を１
個のセグメントとして表示するため合計９個のセ
グメント記号S₁〜S₉にエンコードするものであ
る。そして、セグメント信号S₁〜S₉は選択回路１
２に入力され後述するタイミング信号x′，y′，
z′により選択され変換回路１３に入力される。こ
の変換回路１３は選択された上記セグメント信号
S₁〜S₉をタイミング信号t₁，t₂，t₃によりシリア
ルデータに変換して夫々端子ａ，ｂ，ｃから１ビ
ツトずつ１桁３ビツトのシリアルデータとして出
力し、合計８桁分24ビツトのシリアルデータをタ
イミング信号x′，y′，z′毎に出力するものであ
る。なお、タイミング信号z′のタイミングでタイ
ミング信号t₁，t₂の出力時には前記アンドゲート
７の出力信号が“１”になるため前記オアゲート
６を介して行アドレス信号Ｕが「001」となりＢ
レジスタが指定され、小数点データ及び記号デー
タがRAM2から読み出されるようになつている。
しかして、上記シリアルデータはアンドゲート１
４、オアゲート１５を介して直列に接続されてい
るシフトレジスタ１６，１７，１８にクロツク信
号φ_Aにより順次詰めこまれる。このシフトレジ
スタ１６，１７，１８は夫々容量24ビツトからな
り上記の如く夫々が直列に接続され、シフトレジ
スタ１８の出力端はアンドゲート１９及び上記オ
アゲート１５を介しシフトレジスタ１６の入力端
に接続される。また、前記表示信号Ｄが上記アン
ドゲート１４の他方の入力端に直接アンドゲート
１９の他方の入力端に直接、アンドゲート１９の
他方の入力端にインバータ２０を介し与えられて
おり、表示信号Ｄが“１”の間は上記シリアルデ
ータがアンドゲート１４及びオアゲート１５を介
し順次シフトレジス１６，１７，１８に読みこま
れ、表示信号Ｄが“０”の間はアンドゲート１９
及びオアゲート１５を介してシフトレジスタ１
６，１７，１８の内容が循環保持されるようにな
つている。そして、上記シフトレジスタ１６の各
ビツト出力は表示バツフア２１に後述するクロツ
ク信号φ_Bによりパラレルデータとして読み込ま
れ、更に第１電極駆動回路２２に与えられ第１電
極駆動信号a₁〜c₈が出力され液晶表示装置２３に
送られる。

一方、インストラクシヨンデコーダ３から出力
される表示信号Ｄ及びタイミング信号発生回路５
から出力されるクロツク信号φ₁，φ₂は液晶駆動
用タイミング信号発生回路２４に与えられる。こ
の液晶駆動用タイミング信号発生回路２４はこれ
に基づいてタイミング信号x′，y′，z′，ｘ，ｙ，
ｚ及びクロツク信号φ_A，φ_Bを常時出力する。上
記タイミング信号ｘ，ｙ，ｚはタイミング信号
x′，y′，z′より１タイミングだけ遅れて出力され
る信号で第２電極駆動回路２５に入力され、また
クロツク信号φ_Aはタイミング信号x′，y′，z′出力
時に夫々24発出力される信号、更にクロツク信号
φ_Bはタイミング信号ｘ，ｙ，ｚの立上りに同期
して出力される信号である。そして、上記第２電
極駆動回路２５はタイミング信号ｘ，ｙ，ｚに基
づいて第２電極駆動信号Ｘ，Ｙ，Ｚを作成し液晶
表示装置２３に送る。

上記液晶表示装置２３は第１電極及び第２電極
として日の字状からなるセグメント、小数点用の
ドツトセグメント、記号用のセグメントが結果的
にマトリツクスとなるように構成されており、第
１電極駆動信号a₁〜c₈及び第２電極駆動信号Ｘ，
Ｙ，Ｚにより1/3デユーテイでタイナミツク駆動
され、数値、小数点及び記号が表示される。ここ
で第２図を用いて各表示に対する変換回路の端子
ａ，ｂ，ｃの出力状態を簡単に説明する。例えば
数値データ「０」がRAM２から読み出された場
合にはデコーダ１０において列ラインR₀に出力
信号が得られ、エンコーダ１１によりエンコード
されてセグメント信号S₁，S₂，S₄，S₆，S₇，S₈が
得られる。そしてタイミング信号x′の出力時では
ａ，ｂ，ｃの各端子に“１”信号が得られ、タイ
ミング信号y′の出力時ではａ，ｃ端子に“１”，
ｂ端子に“０”信号が得られ、またタイミング信
号z′の出力時ではａ，ｃ端子に“０”，ｂ端子に
“１”信号が得られる。また、小数点データが
RAM２から読み出された場合にはタイミング信
号z′の出力時のみａ端子に“１”，ｂ，ｃ端子に
“０”信号が得られ、同様に記号データの場合に
もタイミング信号z′の出力時のみａ，ｂ端子に
“０”，ｃ端子に“１”信号が得られるもので、他
の数値データにおいても第２図に示す如き各端子
の出力状態となる。

次に、上記の如く構成されたこの実施例の動作
について第３図乃至第６図を参照しながら具体的
に説明する。ここで第３図は表示例を示したもの
で、例えば数値データを１〜３桁に「123」、小数
点データを３桁目に、また例えばラジアン
（RAD）、度（DEG）、グラジアン（GRA）等の
角度単位等を指示するための記号データを１桁目
に表示する場合である。そして第４図は第３図の
表示例に基づいたRAM２のＡレジスタ、Ｂレジ
スタの記憶内容を示したものである。すなわちＡ
レジスタの１〜３桁には数値データに対応する４
ビツトのデータが記憶され、その他の桁にはブラ
ンキングコードとして「1111」が記憶される。そ
してＢレジスタの３桁目に小数点データとして
「0010」及び１桁目に記号データとして「0100」
がそれぞれ記憶される。

このようにRAM２のＡ，Ｂレジスタに表示デ
ータが記憶されている状態において表示動作を第
５図のタイムチヤートを用いて説明すると、先ず
表示動作開始時に所定のインストラクシヨン信号
INSが出力されてインストラクシヨンデコーダ３
に与えられる。そして第５図の時刻T₁において、
インストラクシヨンデコーダ３から表示信号Ｄが
液晶駆動用タイミング信号発生回路２４から出力
するタイミング信号x′の立上りに同期して“１”
信号として出力されアンドゲート７，１４及びイ
ンバータ２０を介してアンドゲート１９に与えら
れる。このため、アンドゲート１４のゲートは開
かれ、アンドゲート１９のゲートは閉じられてお
り、変換回路１３から出力されるシリアルデータ
はアンドゲート１４、オアゲート１５を介しシフ
トレジスタ１６に送られる。また、表示処理時に
は行アドレス記号Ｕは「000」となりRAM２の
Ａレジスタが指定され、１桁〜８桁を指定する列
アドレス記号ＬによりＡレジスタの内容が１桁毎
に順次読み出される。しかして、Ａレジスタの１
桁目の数値データ「３」を示す４ビツトデータ
「0011」がデコーダ１０に読込まれるとこのデー
タはデコーダ１０によつてデコードされ、列ライ
ンR₃が指定される。そして列ラインR₃からの出
力信号はエンコーダ１１によつてセグメント信号
S₁〜S₉にエンコードされ、選択回路１２に入力さ
れる。選択回路１２は現在入力中のタイミング信
号x′に対応づけられているセグメント信号S₁，
S₄，S₇のみを選択出力して変換回路１３に送るの
で、変換回路１３は更にタイミング信号t₁，t₂，
t₃の出力時にそれぞれセグメント信号S₁，S₄，S₇
を１ビツトづつ出力してシフトレジスタ１６に送
る。いま１桁目の数値データは「３」であるか
ら、第２図に示す如くセグメント信号S₁，S₄，S₇
の内容はそれぞれ“１”，“１”，“０”であり、し
たがつてシフトレジスタ１６には先ず３ビツトの
シリアルデータ“１”，“１”，“０”が第５図の時
刻T₂において３発出力されるクロツク信号φ_Aに
駆動されて順次入力される。次にＡレジスタの２
桁目の数値データ「２」が読み出されると、この
数値データ「２」は前述同様にしてデコーダ１
０、エンコーダ１１、選択回路１２、変換回路１
３を介して３ビツトのシリアルデータとしてシフ
トレジスタ１６に３発のクロツク信号φ_Aに駆動
されて入力される。このときのシリアルデータの
内容は“１”，“１”，“０”である。同様にしてＡ
レジスタの３桁目から数値データ「１」が読出さ
れると、３発のクロツク信号φ_Aが出力され、シ
フトレジスタ１６に“１”，“０”，“０”の内容の
３ビツトのシリアルデータが入力される。更に、
４〜８桁目から夫々ブランキングコードが読み出
されると、夫々３ビツトのシリアルデータ“０”，
“０”，“０”としてシフトレジスタ１６に合計15
発のクロツク信号φ_Aに駆動されて入力される。
このようにしてＡレジスタの１〜３桁目から前記
数値データ「３」，「２」，「１」，４〜８桁目から
ブランキンコードがそれぞれ読出され、また24発
のクロツク信号φ_Aが出力された結果、第５図に
示す時刻T₃においてシフトレジスタ１６には入
力端側からみて24ビツトのシリアルデータ「０…
0001011011」が入力されている。そして時刻T₄
においてタイミング信号x′の立下り時（タイミン
グ信号ｘ立上り時）にクロツク信号φ_Bが出力さ
れると前記内容の24ビツトのシリアルデータが24
ビツトのパラレルデータとして表示用バツフア２
１に読込まれ、第１電極駆動回路２２に送られ
る。このため第１電極駆動回路２２から第１電極
駆動信号a₁〜c₈が出力され、液晶表示装置２３に
送られる。このとき、液晶表示装置２３の第２電
極にはタイミング信号ｘのタイミングで第２電極
駆動回路２５より第２電極駆動信号Ｘが与えられ
ているため、液晶表示装置23の１〜８桁目で第２
電極駆動信号Ｘによつて駆動されるセグメント部
分（セグメント信号S₁，S₄，S₇に対応するセグメ
ント部分）のみが前記データの内容に応じて点灯
あるいは消灯される。

一方、時刻T₄ではタイミング信号y′が出力し
ており、列アドレス信号ＬによりRAM２のＡレ
ジスタの１〜８桁目が再び指定され、１〜３桁目
の数値データ「３」，「２」，「１」及び４〜８桁目
のブランキングコードが順次デコーダ１０に入力
される。そして、前述と同様にしてエンコーダ１
１を介して選択回路１２に入力されるが、この選
択回路１２はタイミング信号y′に対応づけられて
いるセグメント信号S₂，S₅，S₈のみを選択出力し
て変換回路１３に出力し、変換回路１３ではタイ
ミング信号t₁，t₂，t₃により前記セグメント信号
S₂，S₅，S₈をシリアルデータに変換出力する。そ
して、このシリアルデータは時刻T₅より出力す
る24発のクロツク信号φ_Aによりシフトレジスタ
１６に順次読み込まれ、結局時刻T₆ではシフト
レジスタ１６の入力端側からみて、24ビツトのデ
ータ「０…0010110011」が入力される。なお、前
記タイミング信号x′の出力時にシフトレジスタ１
６に入力された24ビツトのシリアルデータは、シ
フトレジスタ１６に直列に接続されているシフト
レジスタ１７に上記24発のクロツク信号φ_Aによ
り順次シフトされ転送されている。しかして、前
記シフトレジスタ１６に入力されている24ビツト
のデータは時刻T₇において、タイミング信号
y′の立下り時（タイミング信号ｙの立上り時）に
出力されるクロツク信号φ_Bによりパラレルデー
タとして表示用バツフア２１に読み込まれる。そ
して表示用バツフア２１から第１電極駆動回路２
２にこのデータが送られ、第１電極駆動信号a₁〜
c₈が液晶表示装置２３に送られる。このとき、液
晶表示装置２３の第２電極にはタイミング信号ｙ
のタイミングで第２電極駆動信号Ｙが与えられて
いるため、液晶表示装置２３の１〜８桁目で第２
電極駆動信号Ｙによつて駆動されるセグメント部
分（セグメント信号S₂，S₅，S₈に対応するセグメ
ント部分）のみが前記データの内容に応じて点灯
あるいは消灯される。

また、時刻T₇においてタイミング信号z′が出力
され、前記アンドゲート７のゲートが開かれタイ
ミング信号t₁あるいはt₂の出力時にのみ行アドレ
ス信号が「001」となりＢレジスタが指定される
ようになつている。そして、列アドレス信号Ｌに
よりＡレジスタ、Ｂレジスタの１〜８桁目が順次
指定され、前述同様にデータがデコーダ１０、エ
ンコーダ１１、選択回路１２及び変換回路１３を
介しシリアルデータとして出力される。このシリ
アルデータはセグメント信号S₃，S₆，S₉を表わし
ている。なお、タイミング信号t₁の出力時に出力
されるセグメント信号S₃は小数点表示用、タイミ
ング信号t₃の出力時に出力されるセグメント信号
S₉は記号表示用である。しかして、このシリアル
データが時刻T₈より24発出力されるクロツク信
号φ_Aによりシフトレジスタ１６に順次読み込ま
れる。なお、時刻T₄〜T₇におけるタイミング信
号y′の出力時にシフトレジスタ１６に入力されて
いたデータは上記クロツク信号φ_Aによりシフト
レジスタ１９に転送され、更にシフトレジスタ１
７に入力されていたデータはこのシフトレジスタ
１７に直列接続されているシフトレジスタ１８に
転送されており、結局時刻T₉における各シフト
レジスタ１６，１７，１８の内容は第６図に示す
ようになる。そして、時刻T₁₀においてタイミン
グ信号z′の立下り時（タイミング信号ｚの立上り
時）にクロツク信号φ_Bが出力されると、シフト
レジスタ１６の24ビツトのデータがパラレルデー
タとして表示バツフア２１に読み込まれ第１電極
駆動回路２２に送られる。このため、第１電極駆
動回路２２から第１電極駆動信号a₁〜c₈が出力さ
れ液晶表示装置２３に送られる。このとき、液晶
表示装置２３の第２電極にはタイミング信号ｚの
タイミングで第２電極駆動回路２５より第２電極
駆動信号Ｚが与えられているため、液晶表示装置
２３の１〜８桁目で第２電極駆動信号Ｚにより駆
動されるセグメント部分（セグメント信号S₃，
S₅，S₉に対応するセグメント部分）のみが点灯あ
るいは消灯される。

しかして、上述の動作によりシフトレジスタ１
６，１７，１８に第６図に示す如くデータが入力
され第３図に示す如く表示されるが、時刻T₁₀で
は表示信号Ｄがタイミング信号x′の立上りに同期
して“０”となる。このときインストラクシヨン
デコーダ３はRAM２に対し読み出し命令Ｒ／Ｗ
を与えず、データのデコーダ１０に対する読み出
しは行なわれない。そして、表示信号Ｄが“０”
になることによりアンドゲート１４が閉成され、
アンドゲート１９が閉成される。従つて、時刻
T₁₀以降はシフトレジスタ１６，１７，１８、ア
ンドゲート１９、オアゲート１５により循環ルー
プが形成され、タイミング信号x′，y′，z′夫々の
タイミングで24発ずつ出力されるクロツク信号
φ_Aによりシフトレジスタ１６，１７，１８の内
容が循環保持される。そして、前述のタイミング
でクロツク信号φ_Bが順次出力して、第３図に示
す如き表示が表示され続ける。従つて、同一の表
示を行なつている間はRAM２から各タイミング
信号x′，y′，z′出力時にデータを読み出す必要が
なく、消費電力が低減される。

次に、図示せぬキー入力部によりキー操作が行
なわれると、ROM１から所定のインストラクシ
ヨン信号INSが出力する。そして、インストラク
シヨンデコーダ３より表示信号Ｄが出力され（時
刻T₁₁）、前述と同様の動作がなされ所定の表示
が行なわれる。なお、このときには表示信号Ｄに
よりアンドゲート１９は閉成されて循環ループは
形成されず、シフトレジスタ１６，１７，１８に
新たなシリアルデータがクロツク信号φ_Aにより
読み込まれる。

このように、夫々直列に接続されたシフトレジ
スタ１６，１７，１８に各タイミング信号x′，
y′，z′出力時にデータを読み込ませた後は、シフ
トレジスタ１６，１７，１８の内容を循環保持さ
せて表示を行なうのである。

なお、上記実施例においては、各タイミング信
号x′，y′，z′の出力時のそれぞれのシリアルデー
タをシフトレジスタ１６の入力端から、順次読み
込ませるように構成したが、この考案はこれに限
らず、タイミング信号x′，y′，z′に対応づけられ
たセグメント信号毎にシリアルデータを出力さ
せ、この各シリアルデータを第１、第２及び第３
のシフトレジスタの入力端子から同一のタイミン
グで一度に読み込ませたのち、各シフトレジスタ
の内容を循環保持するようにしてもよい。

また上記実施例は1/3デユーテイ方式にて液晶
表示装置２３を駆動したが、本考案は他のデユー
テイ方式にて駆動する場合にも適用可能で、その
場合にはデユーテイ数に対応してシフトレジスタ
が構成されればよい。

更に上記実施例においては日の字状のセグメン
ト電極が構成された液晶表示装置２３により表示
する場合を示したが、これ以外にドツトマトリク
ス状に電極構成された液晶表示装置にも適用でき
る。

加えて、上記実施例は小型電子式計算機につい
て適用したものであるが、この考案はこれに限ら
ず、電子時計、電子式金銭登録機などの小型電子
機器においても適用できることは勿論で、その他
本考案の要旨を逸脱しない範囲で種々変更可能で
ある。

［考案の効果］本考案は、以上詳細に説明したように、１／ｎ
（ｎは２以上の整数）デユーテイ駆動の場合、デ
ユーテイ数（ｎ）に対応した複数のシフトレジス
タに表示データをシリアルデータに変換して順次
読み込ませたのち、このシフトレジスタのデータ
を循環保持させてこのデータの１／ｎ分のデータ
を所定のタイミングで一括して表示バツフアへ送
り、その後パラレルデータとして表示装置に送り
表示させるようにしたため、同一データを表示す
る間は表示データを順次表示処理に要する回路に
読み出す必要がなく、消費電力が低減される。ま
た同一データを表示している間は表示処理及び表
示動作に必要な回路のみを動作させればよいた
め、演算処理回路の動作を停止させることも可能
となる。更に本考案によればクロツク信号の種類
が少なくなり、配線が簡単となり、回路全体を
LSI化した場合にそのLSIの大きさが小さくなる
等種々の効果を有する。

【図面の簡単な説明】

図面は、この考案の一実施例を示したもので、
第１図は小型電子式計算機に適用した場合の回路
構成図、第２図は数値データ、小数点、記号デー
タを表示する場合に、各種タイミング信号に従つ
て得られる各端子ａ，ｂ，ｃの出力状態を示す一
覧表、第３図は液晶表示装置２３の表示の状態を
示す図、第４図はRAM２におけるＡレジスタ、
Ｂレジスタの記憶の内容を示す図、第５図は各種
信号のタイミングチヤート、第６図は各シフトレ
ジスタ１６，１７，１８に記憶される内容を示す
図である。１……ROM、２……RAM、３……インスト
ラクシヨンデコーダ、１０……デコーダ、１１…
…エンコーダ、１２……選択回路、１３……変換
回路、１６，１７，１８……シフトレジスタ、２
１……表示バツフア、２２……第１電極駆動回
路、２３……液晶表示装置、２４……液晶駆動用
タイミング信号発生回路、２５……第２電極駆動
回路。

Claims

【実用新案登録請求の範囲】

第１電極及び第２電極を時分割的に駆動するこ
とにより表示を行なう表示手段と、前記第２電極
に複数の第２電極駆動信号を送出する第２電極駆
動手段と、表示データを前記第２電極駆動信号に
対応した複数のシリアルデータに変換出力する表
示処理手段と、該表示処理手段より出力される複
数のシリアルデータの総てを入力し循環記憶する
循環記憶手段と、該循環記憶手段のシリアルデー
タを循環させるかあるいは前記表示処理手段より
出力されるシリアルデータを前記循環記憶手段に
入力させるかを制御する制御手段と、前記第２電
極駆動信号が出力するタミングでその第２電極駆
動信号に対応した前記循環記憶手段のシリアルデ
ータのうちの１／ｎ（ｎは２以上の整数）のデー
タを一括して記憶すると共にパラレルデータとし
て出力する表示バツフア手段と、該バツフア手段
の内容を入力し前記第１電極に第１電極駆動信号
を送出する第１電極駆動手段とを具備したことを
特徴とする液晶表示装置。