JPS625728Y2

JPS625728Y2 -

Info

Publication number: JPS625728Y2
Application number: JP1985155491U
Authority: JP
Priority date: 1985-10-11
Filing date: 1985-10-11
Publication date: 1987-02-09
Also published as: JPS6165558U

Description

【考案の詳細な説明】この考案は電子式翻訳機などのキヤラクタコー
ド変換装置に関する。

近年、電子式翻訳機などのが開発されている
が、この装置には日本語や英語などの単語を記憶
するROM（リードオンリメモリ）が設けられて
いる。そして例えば英単語の場合、各単語は26文
字のアルフアベツトにより表わされるが、従来で
は各アルフアベツト（キヤラクタ）は夫々１つの
コードと対応付けられており、このため夫々が５
ビツトからなる26種類のコードが26文字のアルフ
アベツトに対し設定されている。そして各英単語
は１キヤラクタにつき５ビツトの容量をもつデー
タとしてROMに記憶されている。

ところで英単語ではER，ON，EAなど、しば
しば用いられる複数キヤラクタの組合せがあり、
このような組合せキヤラクタを１キヤラクタずつ
コード化してROMに記憶したのではROMの記憶
容量を徒らに増大させるものである。

この考案は上述した事情に着目してなされたも
ので、その目的とするところは、上述した複数キ
ヤラクタからなる頻繁に使用される組合せキヤラ
クタに対して１キヤラクタに対するコードと同一
ビツト数の圧縮コードを対応付け、よい少い記憶
容量によつてキヤラクタ情報を記憶できるように
した電子式翻訳機において、キーから入力される
単語のキヤラクタは１キヤラクタずつ入力される
から、ROMから読み出した圧縮コードを１キヤ
ラクタ単位のコードに分解して、入力されたキヤ
ラクタコードと比較するためのコード変換回路を
提供することである。

以下、図面を参照してこの考案の実施例を説明
する。第１図ないし第５図はこの考案を英語と日
本語の翻訳機能を持つた電子式翻訳機に適用した
実施例を示している。第１図において、キー入力
部１には、日本語入力モード指示キー、英語入力
モード指示キー、翻訳指示キー、更には英語また
は日本語を入力するためのアルフアベツトキーま
たはカナキー等、各種キーが設けられている。そ
してキー入力部１の各キーのキー操作信号は制御
部２に与えられて翻訳に必要な各種制御動作を実
行させると共に、キー入力部１から出力される英
語または日本語の入力データはレジスタ３に入力
され、一時記憶される。そしてこのレジスタ３に
記憶されたデータはアドレス指定回路４、比較回
路５、表示部６に夫々与えられる。上記アドレス
指定回路４はレジスタ３内に入力されたデータを
基にROM７のアドレスを指定する回路である。

ここで、ROM７の構成を説明すると、ROM７
内は大別して英語エリアと日本語エリアとより成
つている。そして英語エリアには英単語と、この
英単語の訳語が記憶されている日本語エリア内の
アドレスデータとが一対のデータとして記憶さ
れ、日本語エリアには、日本語と、この日本語の
訳語が記憶されている英語エリア内のアドレスデ
ータとが一対のデータとして記憶されている。そ
して英単語の場合、アルフアベツトＡ〜Ｚには
夫々、第２図に示すように１〜26（「000001」〜
「011010」）のコードが与えられ、更にER，ON，
EA……など２キヤラクタの組合せに対し27，
28，29…のコードが与えられている。すなわち、
各コードは６ビツト構成である。

ROM７から読出される各単語は変換回路８に
入力される。この変換回路８の詳細は後述する
が、「ER」のように２キヤラクタの組合せで１つ
のコード「27」に対応しているキヤラクタを
「Ｅ」，「Ｒ」すなわちコード「５」，「18」のよう
に１キヤラクタ毎のコードに変換して、スタテイ
ツクシフトレジスタで構成されるレジスタ９へ供
給する回路である。レジスタ９に入力されたデー
タは比較回路５に与えられ、この比較回路５によ
つてレジスタ３内のデータとの一致、不一致が比
較検出される。その検出信号は制御部２に与えら
れ、これにより制御部２はアドレス指定回路４に
対する制御命令を出力する。この制御部２はシス
テム全体を制御するもので、タイミング信号φ
_１，φ_２ははじめ各種制御信号を出力するが、こ
れら制御信号の図示は省略してある。

レジスタ３，９内の各データは表示部６に送ら
れて表示される。この表示部６は例えば20桁の５
×７液晶ドツトマトリクス表示装置から成つてい
る。

次に、第３図は参照して変換回路８の具体的構
成を説明する。ROM７から読出された単語はス
タテイツクシフトレジスタにより構成されるレジ
スタ１１に入力される。このレジスタ１１はアン
ドゲート１２，１３を夫々介し入力されるクロツ
クφ_１，φ_２により駆動され、クロツクφ_１の出
力時にデータを読込み、クロツクφ_２の出力時に
読込んだデータを次段に出力する。レジスタ１１
から出力されるデータは１キヤラクタ分の容量を
もち、且つクロツクφ_１，φ_２により駆動される
バツフア１４に入力される。このバツフア１４内
のデータは検出回路１５、アンドゲート１６に
夫々与えられている。上記検出回路１５は第２図
に示す27以上のコード、すなわち、２キヤラクタ
を１キヤラクタに圧縮したコードを検出する回路
であり、その検出信号はインバータ１７を介しア
ンドゲート１６およびワンシヨツト回路１８に与
えられるほか、レジスタ２０、アンドゲート２
１、遅延回路２２に夫々直接与えられている。ワ
ンシヨツト回路１８は上記検出回路１５からの検
出出力“１”が得られた時にφ_１，φ_２の１サイ
クルタイムの間“０”出力を発生する回路であ
り、その出力は上記アンドゲート１２，１３に
夫々ゲート制御信号として与えられている。

デコーダ１９は検出回路１５により検出された
27以上のコードを入力し、１文字ずつに分解した
コードを２キヤラクタ分発生し、バツフア２０に
与える回路で、例えば「OR」のコード「32」が
入力された場合には、「Ｏ」のコード「15」をバ
ツフア２０の上位桁２０Ａに、「Ｒ」のコード
「18」を下位桁２０Ｂに出力する。バツフア２０
は上記検出回路１５からの検出信号によりデコー
ダ１９からのコードを読込み、クロツクφ_１によ
り読出し動作を実行する。また遅延回路２２はク
ロツクφ_２により駆動され、１キヤラクタ分の遅
延動作を実行する。そしてその遅延出力はアンド
ゲート２３のゲート制御信号とされる。

一方、バツフア２０の上位桁２０Ａ、下位桁２
０Ｂから読出されたコードは夫々、アンドゲート
２１，２３を介しレジスタ９に入力される。また
上記アンドゲート１６から出力されるコードもレ
ジスタ９に入力される。なお、レジスタ９はクロ
ツクφ_１，φ_２により駆動されるスタテイツクシ
フトレジスタである。

次に上記実施例の動作を説明する。例えば英単
語「CORN」を入力してその和訳「トウモロコ
シ」を得るものとする。この場合、キー入力部１
の英語入力モード指示キーを操作し、次いでアル
フアベツトキーにより上記英単語「CORN」を入
力し、次いで翻訳指示キーを操作する。上記キー
操作により英単語「CORN」がコード「３，15，
18，14」からなる入力データとしてレジスタ３に
入力され、アドレス指定回路４、比較回路５、表
示部６に夫々与えられる。このためアドレス指定
回路４はROM７の英語エリアの先頭アドレスか
ら順次アドレス指定動作を実行開始する。また表
示部６には英単語「CORN」が表示される。
ROM７からは上記アドレス指定動作にしたがつ
てその先頭アドレスの英単語から順次読出され、
変換回路８を介してレジスタ９に書込まれ、比較
回路５に供給される。このため比較回路５はレジ
スタ３内の英単語「CORN」とレジスタ９内の英
単語を順次比較し、一致が検出されるまで２値論
理レベルの“０”の検出信号を出力しつづけて制
御部２に与え、このため制御部２はこれに応じて
アドレス指定回路４に対しアドレス指定動作を続
行させる。

ROM７の英単語「CORN」の記憶されている
アドレスが指定されると、レジスタ１１に
「Ｃ」，「OR」，「Ｎ」の各コード「３」，「32」，
「14」がこの順序にて入力される。そして先ず
「Ｃ」がレジスタ１１から出力され、バツフア１
４にクロツクφ_１のタイミングで読込まれ、次い
でクロツクφ_２のタイミングで読出されて検出回
路１５、アンドゲート１６に与えられる。検出回
路１５は「Ｃ」が27以上のコードの何れでもない
ため検出信号は“０”である。このためインバー
タ１７の出力は“１”であり、アンドゲート１６
を開成し、上記「Ｃ」がアンドゲート１６を介し
てレジスタ９に読込まれる。次に「OR」を示す
コード「32」がバツフア１４に読込まれると、検
出回路１５が「OR」のコードであることを検出
し、検出信号“１”を出力する。このためインバ
ータ１７の出力が“０”に反転し、アンドゲート
１６が開成されるとともに、ワンシヨツト回路１
８がこの状態を検出し、１キヤラクタ分のシフト
動作期間、“０”の信号を出力してアンドゲート
１２，１３を閉成し、１キヤラクタ分だけのシフ
ト動作を停止させる。また検出回路１５はコード
「32」をデコーダ１９に与え、これに応じてデコ
ーダ１９から「Ｏ」，「Ｒ」の各コード「15」，
「18」が並列して出力され、バツフア２０の上位
桁２０Ａ，下位桁２０Ｂに夫々与えられる。而し
てクロツクφ_１のタイミングで上位桁２０Ａから
コード「15」が読出されると、いま検出回路１５
の検出信号“１”により開成中のアンドゲート２
１を介し該コード「15」すなわちキヤラクタ
「Ｏ」がレジスタ９に与えられ読込まれる。次い
でクロツクφ_２のタイミングにて上記検出信号
“１”が遅延回路２２から“１”として出力さ
れ、アンドゲート２３を開成させる。このためバ
ツフア２０の下位桁２０Ｂ内のコード「18」すな
わちキヤラクタ「Ｒ」がアンドゲート２３を介し
レジスタ９に与えられ読込まれる。またこのクロ
ツクφ_２のタイミング直後からアンドゲート１
２，１３が再び開成され、レジスタ１１がクロツ
クφ_１により駆動されて「Ｎ」がバツフア１４に
入力される。而してこの「Ｎ」はコード「27以
上」に該当しないから検出回路１５の検出信号が
“０”として出力され、これに応じてアンドゲー
ト１６が再び開成され、上記「Ｎ」がアンドゲー
ト１６を介しレジスタ９に入力される。

上述のようにしてレジスタ９に英単語
「CORN」の４つのコードが夫々入力されると、
比較回路５はレジスタ３、レジスタ９内の各英単
語のコードの一致を検出し、検出信号“１”を出
力して制御部２に与える。このためアドレス指定
動作が停止し、また検索された英単語「CORN」
のコードと共に読出された訳語「トウモロコシ」
のアドレスデータにもとづくアドレス指定動作が
開始され、日本語「トウモロコシ」をレジスタ９
に読込み、表示部６にて表示する。

以上の如く構成することにより、例えば
「CONTINENT」という単語を例にとると、１キ
ヤラクタを５ビツトコードで表わす従来の記憶装
置では、第４図Ａに示すだけの容量を必要とした
が、本実施例のように１キヤラクタを６ビツトコ
ードで表わし、且つ所定組合せのキヤラクタを１
つのコードに対応させた記憶装置では、同図Ｂに
示す通り斜線部分の容量を節約することができ
る。また第５図は、ROM７内に記憶されている
単語の一部を示したものであるが、わずか13語を
比較しただけでも18キヤラクタ、すなわち１キヤ
ラクタを６ビツト構成とすれば108ビツト容量を
節約することができるものである。

猶、上記の各実施例では英単語についてのみ圧
縮コードを設けたが、勿論、日本語について同様
なコードを設けることも可能である。また２キヤ
ラクタに限らず、例えば「EST」，「ILY」など、
３語以上のものを１つのコードとしてもよく、更
には文章中にしばしば使われる「THIS」，
「YOU」，「WHICH」などの単語自体を１つのコ
ードとすることも可能である。また日本語、英語
に限らず他の言語であつてもよいことは勿論であ
り、また翻訳機ではなく、電子メモのように入力
した単語を単に記憶する記憶装置にも採用するこ
とができる。

以上説明したように、この考案によれば、効率
良くキヤラクタ情報を記憶することができるか
ら、メモリ容量を節約することができ、従つて多
くの単語を記憶装置内に収容することができる。
そして、コード変換回路により圧縮コードを含む
キヤラクタ情報を、１キヤラクタ単位で構成され
るキヤラクタ情報の比較を高速で行なうことがで
きる効果を奏するものである。

【図面の簡単な説明】

第１図はこの考案を電子式翻訳機に適用した一
実施例の回路ブロツク図、第２図は英語のキヤラ
クタコードを示す図、第３図は変換回路８の具体
的な回路構成図、第４図Ａ，Ｂは夫々、従来また
は本実施例における単語のコード化の一例を示す
図、第５図は従来または本実施例における単語を
コード化した場合のキヤラクタ数を比較した図で
ある。１……キー入力部、２……制御部、３，９，１
１……レジスタ、４……アドレス指定回路、５…
…比較回路、６……表示部、７……ROM、８…
…変換回路、１８……検出回路、１９……デコー
ダ。

Claims

【実用新案登録請求の範囲】

１つのコードに１キヤラクタを対応付けると共
に、このコードと同一ビツト数からなる１つのコ
ードに複数のキヤラクタを対応付け、これら各コ
ードにより表わされるキヤラクタ情報を記憶する
メモリと、このメモリのアドレスを指定するアド
レス指定回路と、このアドレス指定回路により指
定された上記メモリのアドレスから読み出したキ
ヤラクタ情報を記憶する第１のレジスタと、この
第１のレジスタに記憶されたキヤラクタ情報を１
キヤラクタコードずつ読み出し、該コードが複数
キヤラクタが対応付けられている圧縮コードかど
うかを検出する検出回路と、この検出回路が圧縮
コードを検出したとき、該コードに対応付けられ
ている複数のキヤラクタコードを発生するデコー
ダと、上記第１のレジスタから順次読み出された
キヤラクタ情報を順次記憶する第２のレジスタ
と、上記検出回路が圧縮コードを検出したとき、
上記第１のレジスタから第２のレジスタへのキヤ
ラクタコードの転送を禁止し、上記デコーダで発
生したキヤクタコードを上記第２のレジスタへ書
き込むゲート回路とを具備したことを特徴とする
キヤラクタコード変換装置。