JPS585790A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPS585790A JPS585790A JP9818082A JP9818082A JPS585790A JP S585790 A JPS585790 A JP S585790A JP 9818082 A JP9818082 A JP 9818082A JP 9818082 A JP9818082 A JP 9818082A JP S585790 A JPS585790 A JP S585790A
- Authority
- JP
- Japan
- Prior art keywords
- digit
- segment
- electrodes
- display
- numerical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数桁の情報を上・下２段表示する液晶表示装
置の駆動回路に関する。
置の駆動回路に関する。
従来、電子式卓上計算機（以下電卓という。）等に用い
られる液晶表示装置は、一般に第１図（ａ）に示すよう
に２枚のガラス基板１及び２の間に液晶８を介在させ、
一方のガラス基板１の内面にアルミニウム等から成る対
向電極４を設け、他方のガラス基板２にはセグメント電
極ａ、ｂ、ｃ、・・・ ｈを設け、上記電極間に電圧を
印加することによって数字等の文字を表示していた。こ
のような液晶表示装置を用いて複数桁の数字等の文字情
報を表示する場合には、第１図（ｂ）に示す様に、ガラ
ス基板２には日文字形で示されるセグメント電極ａ。
られる液晶表示装置は、一般に第１図（ａ）に示すよう
に２枚のガラス基板１及び２の間に液晶８を介在させ、
一方のガラス基板１の内面にアルミニウム等から成る対
向電極４を設け、他方のガラス基板２にはセグメント電
極ａ、ｂ、ｃ、・・・ ｈを設け、上記電極間に電圧を
印加することによって数字等の文字を表示していた。こ
のような液晶表示装置を用いて複数桁の数字等の文字情
報を表示する場合には、第１図（ｂ）に示す様に、ガラ
ス基板２には日文字形で示されるセグメント電極ａ。
ｂ、ｃ、ｄ、ｅ、ｆ４及び小数点用電極りが酸化インジ
ウム等の透明導電物質によって表示桁数分形成され、そ
れぞれ同一のセグメント電極は共通に接続されて引出さ
れている。また他方のガラス基板ｌにはセグメント電極
と対向するように各桁毎の碑θ電極４が形成されている
。このような液晶表示装置においてはセグメント電極の
引出し線は相互の接続線を交叉することなしに引出すこ
とができないため、プリント配線において多層配線を施
す必要がある。
ウム等の透明導電物質によって表示桁数分形成され、そ
れぞれ同一のセグメント電極は共通に接続されて引出さ
れている。また他方のガラス基板ｌにはセグメント電極
と対向するように各桁毎の碑θ電極４が形成されている
。このような液晶表示装置においてはセグメント電極の
引出し線は相互の接続線を交叉することなしに引出すこ
とができないため、プリント配線において多層配線を施
す必要がある。
また最近では、このような多層配線の手数を少なくする
ために第１図（ｃ）に示すように対向電極をセグメント
形にしたものも提案されている。この様にして構成され
た液晶表示装置が一般に電卓等の表示装置として用いら
れておシ、該液晶表示装置は通常８〜１２桁の表示素子
が一列に配列され、時分割表示されるために同時に一つ
の情報しか表示できない構造となっている。そのため例
えば’ＡＸＢ’という計算を行う場合、Ｉ Ａ Ｉとい
う数値情報をキー人力すれば液晶表示装置に数値情報′
Ａ′が表示され、次に１ｘ′→％ Ｂ Ｉという順にキ
ー人力すれば数値情報％Ｂｌを入力した時点で、前記数
値情報１人′を所定の記憶装置に記憶させ％ Ａ Ｉの
表示を消去し、数値情報％ Ｂ Ｉを該液晶表示装置に
表示していた。
ために第１図（ｃ）に示すように対向電極をセグメント
形にしたものも提案されている。この様にして構成され
た液晶表示装置が一般に電卓等の表示装置として用いら
れておシ、該液晶表示装置は通常８〜１２桁の表示素子
が一列に配列され、時分割表示されるために同時に一つ
の情報しか表示できない構造となっている。そのため例
えば’ＡＸＢ’という計算を行う場合、Ｉ Ａ Ｉとい
う数値情報をキー人力すれば液晶表示装置に数値情報′
Ａ′が表示され、次に１ｘ′→％ Ｂ Ｉという順にキ
ー人力すれば数値情報％Ｂｌを入力した時点で、前記数
値情報１人′を所定の記憶装置に記憶させ％ Ａ Ｉの
表示を消去し、数値情報％ Ｂ Ｉを該液晶表示装置に
表示していた。
市かしながら、近年学童等の計算練習のための機能をも
備えた電卓が要望されており、その様な電卓の場合、計
算式、例えば’ＡＸＢ’の数値情報および演算記号等の
全ての計算式を表示装置上に表示するのが望ましいが、
上述した様な８〜１２桁−列に配列した液晶表示装置で
は、その機能を果すことができない。そこで、単に同一
の液晶表示装置を２つ上・下に配設し、演算数・被演算
数をそれぞれ、上・下に表示することも考えられるが、
この様にすると液晶表示装置の電極の引き出し線が従来
の２倍となるため、その制御回路も従来の表示装置の２
倍必要となシ、装置自体がコスト高になると共に信頼性
低下の原因となる。また、別の方法として、上・下２段
の表示装置を一体に形成して同一セグメントを共通に結
線して、前述の端子数を減する方法も考えられるが、上
・下段の同一セグメント電極を結線すると、対向電極の
結線のための電極とセグメント電極結線のための電極と
が、セグメント電極以外の位置で交差してしまうため、
液晶表示装置の接続端子を同一方向に勲黒才ることがで
きず、結果的に表示装置の両側は接続端子を出さなけれ
ばならず、又端子数もそれほど減することができない。
備えた電卓が要望されており、その様な電卓の場合、計
算式、例えば’ＡＸＢ’の数値情報および演算記号等の
全ての計算式を表示装置上に表示するのが望ましいが、
上述した様な８〜１２桁−列に配列した液晶表示装置で
は、その機能を果すことができない。そこで、単に同一
の液晶表示装置を２つ上・下に配設し、演算数・被演算
数をそれぞれ、上・下に表示することも考えられるが、
この様にすると液晶表示装置の電極の引き出し線が従来
の２倍となるため、その制御回路も従来の表示装置の２
倍必要となシ、装置自体がコスト高になると共に信頼性
低下の原因となる。また、別の方法として、上・下２段
の表示装置を一体に形成して同一セグメントを共通に結
線して、前述の端子数を減する方法も考えられるが、上
・下段の同一セグメント電極を結線すると、対向電極の
結線のための電極とセグメント電極結線のための電極と
が、セグメント電極以外の位置で交差してしまうため、
液晶表示装置の接続端子を同一方向に勲黒才ることがで
きず、結果的に表示装置の両側は接続端子を出さなけれ
ばならず、又端子数もそれほど減することができない。
そこで、本発明は液晶表示装置を用いて上・下２段表示
をする場合に上述の様な従来の問題点を除去するために
、上中下２段に配設された表示用セグメント電極と該セ
グメント電極に液晶を介して対向する対向電極をもセグ
メント型に形成し、これらのセグメント電極・対向電極
の結線構造を、それぞれの結線が交差することなく且つ
それぞれの接続端子が同一方向に引き出し得る結線構造
とし、その結線構造の液晶表示装置の駆動を良好に行な
う駆動回路を提供するものである。
をする場合に上述の様な従来の問題点を除去するために
、上中下２段に配設された表示用セグメント電極と該セ
グメント電極に液晶を介して対向する対向電極をもセグ
メント型に形成し、これらのセグメント電極・対向電極
の結線構造を、それぞれの結線が交差することなく且つ
それぞれの接続端子が同一方向に引き出し得る結線構造
とし、その結線構造の液晶表示装置の駆動を良好に行な
う駆動回路を提供するものである。
以下本発明を図面と共に詳細に説明する。第２図（ａ）
（ｂ）は本発明に係る上下２段の表示装置を一体に形成
した表示装置の結線構造の一例を示す。但し第２図（ａ
）（ｂ）に示される表示装置は計算練習機能を備えた電
子式卓上計算機の表示装置であって数値情報表示部の前
に演算記号を表示する電極１止′／１％ が位置する。
（ｂ）は本発明に係る上下２段の表示装置を一体に形成
した表示装置の結線構造の一例を示す。但し第２図（ａ
）（ｂ）に示される表示装置は計算練習機能を備えた電
子式卓上計算機の表示装置であって数値情報表示部の前
に演算記号を表示する電極１止′／１％ が位置する。
同１ｉＱ（ａ）はセグメント電極の結線構造を示し、上
・下２段に配設されたセグメント電極ａ−ｈはガラス基
板の表面に蒸着法及びフォトエツチングによって酸化イ
ンジェーム等の透明金属薄膜によって上・下段の各桁毎
に形成されている。この様にして形成された表示用セグ
メント電極の接続端子は上・下段共通に接続され各桁毎
に４つのグループに分は引き出している。具体的には、
上段のす。
・下２段に配設されたセグメント電極ａ−ｈはガラス基
板の表面に蒸着法及びフォトエツチングによって酸化イ
ンジェーム等の透明金属薄膜によって上・下段の各桁毎
に形成されている。この様にして形成された表示用セグ
メント電極の接続端子は上・下段共通に接続され各桁毎
に４つのグループに分は引き出している。具体的には、
上段のす。
ｃ、ｈセグメントと下段のｈセグメントを第１のグルー
プＡとし、上段のｇ、ｄセグメントと下段のａ、ｂセグ
メントを第２のグループＢとし、上段のａ、ｆセグメン
トと下段のｅ、ｄセグメントを第４のグループＤとし、
上段のＣセグメントと下段のｆ ｒ ｇ ｒ Ｃセグメ
ントを第８のグループＣとして接続している０ 同図（ｂ）は対向電極の結線構造を示し、上・下段に配
設されたセグメント型に形成された対向電極ａ＝ｈは背
面ガラス基板の表面に酸化インジューム等の透明金属膜
あるいはアルミニウム等の対向電極用金属膜が蒸着法あ
るいは印刷法によって形成され、この対向電極はガラス
基板表面に全桁のングされている。この様にして形成し
た対向電極の接続端子を横方向に４つのグループに分は
引き出している。具体的には、上段ａ、ｂ、ｅ、ｇセグ
メントを第菟のグループＭｌ とし、上段のｃ、ｄ、ｆ
セグメントと下段のｆセグメントを第２のグループＨ２
とし、上段のｈセグメントと下段のａｌ ｅ １ｇセグ
メントを第３のグループＨ８とし、下段のす、ｃ、ｄ、
ｈセグメントを第４のグループＨ４として各桁の対向電
極を接続している。
プＡとし、上段のｇ、ｄセグメントと下段のａ、ｂセグ
メントを第２のグループＢとし、上段のａ、ｆセグメン
トと下段のｅ、ｄセグメントを第４のグループＤとし、
上段のＣセグメントと下段のｆ ｒ ｇ ｒ Ｃセグメ
ントを第８のグループＣとして接続している０ 同図（ｂ）は対向電極の結線構造を示し、上・下段に配
設されたセグメント型に形成された対向電極ａ＝ｈは背
面ガラス基板の表面に酸化インジューム等の透明金属膜
あるいはアルミニウム等の対向電極用金属膜が蒸着法あ
るいは印刷法によって形成され、この対向電極はガラス
基板表面に全桁のングされている。この様にして形成し
た対向電極の接続端子を横方向に４つのグループに分は
引き出している。具体的には、上段ａ、ｂ、ｅ、ｇセグ
メントを第菟のグループＭｌ とし、上段のｃ、ｄ、ｆ
セグメントと下段のｆセグメントを第２のグループＨ２
とし、上段のｈセグメントと下段のａｌ ｅ １ｇセグ
メントを第３のグループＨ８とし、下段のす、ｃ、ｄ、
ｈセグメントを第４のグループＨ４として各桁の対向電
極を接続している。
第８図は上述の様な結線の液晶表示装置を駆動する本発
明に係る駆動回路における制御回路のブロック図である
。同図において５は上段表示用レジスタ、６は上段表示
用４ビツトバツフア、７は上段表示用デコーダ、８は下
段表示用レジスタ、９は下段表示用４ビツトバツフア、
菖０は下段表示用デコーダ、Ｉ ＩＡ、Ｄはオアゲート
、Ｉ ２Ａ、Ｄは表示用バッファレジスタ、ＩＢＡ”Ｄ
はセグメントドライバー、１４は上下段のセグメント電
極グループシ信号の発生を制御する信号α、βを発生す
る２進カウンタ、Ｉ５は対向電極選択信号発生回路、Ａ
−Ｄは上記セグメント電極グループを選択する選択信号
、Ａｌ 〜Ａ６−Ｂｌ −Ｂ６ ＃Ｃ） 〜Ｃ６＃Ｄ１
〜Ｄ６はそれぞれの桁に対応した上述のセグメント電極
の第１〜第４グループを選択する選択信号である。上・
下段表示用レジスタ５・８の内容は４ビツトバツフア６
拳９及びデコーダ７・１０を介してセグメント電極グル
ープ選択信号Ａ−Ｄに変換される。この変換はα拳βの
信号情報に基づいてなされる。この場合上段表示用レジ
スタ５の内容は、上段表示用デコーダ７で、下段表示用
レジスタ８の内容は下段表示用デコーダ１０でデコード
され、オアゲートＩｍＡ〜ＩＩＤを介して、それぞれの
バッファレジスタ＋２Ａ−＋２Ｄに入力され記憶される
。上記バッファレジスタ１２Ａ〜＋２Ｄに記憶された各
桁のセグメント電極グループ選択信号は、セグメントド
ライバー１８Ａ−１８Ｄに移され、実際に各セグメント
電極に印加される電圧に変換される。上記２進カウンタ
１４はα・β信号−生させると同時に対向電極選択信号
発生回路１５に基準信号として入力され、対向電極の第
１〜第４のグループ選択信号Ｈ１〜Ｈ４を発生する。
明に係る駆動回路における制御回路のブロック図である
。同図において５は上段表示用レジスタ、６は上段表示
用４ビツトバツフア、７は上段表示用デコーダ、８は下
段表示用レジスタ、９は下段表示用４ビツトバツフア、
菖０は下段表示用デコーダ、Ｉ ＩＡ、Ｄはオアゲート
、Ｉ ２Ａ、Ｄは表示用バッファレジスタ、ＩＢＡ”Ｄ
はセグメントドライバー、１４は上下段のセグメント電
極グループシ信号の発生を制御する信号α、βを発生す
る２進カウンタ、Ｉ５は対向電極選択信号発生回路、Ａ
−Ｄは上記セグメント電極グループを選択する選択信号
、Ａｌ 〜Ａ６−Ｂｌ −Ｂ６ ＃Ｃ） 〜Ｃ６＃Ｄ１
〜Ｄ６はそれぞれの桁に対応した上述のセグメント電極
の第１〜第４グループを選択する選択信号である。上・
下段表示用レジスタ５・８の内容は４ビツトバツフア６
拳９及びデコーダ７・１０を介してセグメント電極グル
ープ選択信号Ａ−Ｄに変換される。この変換はα拳βの
信号情報に基づいてなされる。この場合上段表示用レジ
スタ５の内容は、上段表示用デコーダ７で、下段表示用
レジスタ８の内容は下段表示用デコーダ１０でデコード
され、オアゲートＩｍＡ〜ＩＩＤを介して、それぞれの
バッファレジスタ＋２Ａ−＋２Ｄに入力され記憶される
。上記バッファレジスタ１２Ａ〜＋２Ｄに記憶された各
桁のセグメント電極グループ選択信号は、セグメントド
ライバー１８Ａ−１８Ｄに移され、実際に各セグメント
電極に印加される電圧に変換される。上記２進カウンタ
１４はα・β信号−生させると同時に対向電極選択信号
発生回路１５に基準信号として入力され、対向電極の第
１〜第４のグループ選択信号Ｈ１〜Ｈ４を発生する。
なお本実施例においては上・下段表示用デコーダ７・１
０は下記第１表、第２表に示す様に４ビツトバツフア６
１１９の数値情報をセグメント電極の第１〜第４の各グ
ループの選択信号Ａ、Ｂ、Ｃ。
０は下記第１表、第２表に示す様に４ビツトバツフア６
１１９の数値情報をセグメント電極の第１〜第４の各グ
ループの選択信号Ａ、Ｂ、Ｃ。
Ｄに変換して出力する。
第１表
〔デコーダ７〕−〔上段〕
第２表
［デコーダ１０］−（下段〕
上記第１表・第２表はセグメント型に形成された対向電
極の第１〜第４のグループＩ（ｌ−Ｈ４が発生している
時間にセグメント電極の第１〜第４のグループ（Ａ−Ｄ
）が、この第１表・第２表の条件でバッファレジスタ１
２Ａ〜１２Ｄに入力記憶されていると、所望の数字（θ
〜９）が表示できることを表わしている。
極の第１〜第４のグループＩ（ｌ−Ｈ４が発生している
時間にセグメント電極の第１〜第４のグループ（Ａ−Ｄ
）が、この第１表・第２表の条件でバッファレジスタ１
２Ａ〜１２Ｄに入力記憶されていると、所望の数字（θ
〜９）が表示できることを表わしている。
以下第４図のタイムチャートにもとすいて“１＋２＃の
計算を行う場合に、上段の表示部に数値甲下障只表示部
に数９’２’を表示する方法につい７て述べる。まず、
キー人力手段（図示せず）により、数値１１′を入力す
ると上段表示用レジスタ５に数値１１Ｉのコード’００
０１’が入力され、同時に４ピツトバツフア６に導入さ
れる。この４ビツトバツフア６に導入された数値情報は
上段表示用デコーダ７に入力され、バイナリ信号α、β
に応じてセグメント電極グループ選択信号Ａ−Ｄを発生
する。この上段表示用デコーダ７では前記第１表に従っ
て第４図の１１′の時間に対向電極の第１のグループを
選択するＨ８の時間で表示する表示セグメント電極グル
ープの情報Ａｌ ＝１ 、Ａ２〜Ａ５＝０、をオアゲー
） １ ｍＡを介してバッファレジスタ１２Ａに、Ｂｌ
−Ｂ５＝Ｏをオアゲート１１Ｂを介してバッファレジス
タ１２Ｂに、Ｃ１〜Ｃ６＝０をオアゲート１１（を介し
てバッファレジスタ＋２（に、Ｄ１〜Ｄ６＝０をオアゲ
ー） １１Ｄを介してバッファレジスタ１２Ｄに記憶さ
せる。このｍＫしてバッファレジスタ１２Ａ、Ｄに表示
情報を記憶させ、対向電極の第１のグループを選択する
信号Ｈ＋ＯＪ間で第２図（ａ）上段の１桁目（左端）セ
？外、 のｂセグメントを表示する。
計算を行う場合に、上段の表示部に数値甲下障只表示部
に数９’２’を表示する方法につい７て述べる。まず、
キー人力手段（図示せず）により、数値１１′を入力す
ると上段表示用レジスタ５に数値１１Ｉのコード’００
０１’が入力され、同時に４ピツトバツフア６に導入さ
れる。この４ビツトバツフア６に導入された数値情報は
上段表示用デコーダ７に入力され、バイナリ信号α、β
に応じてセグメント電極グループ選択信号Ａ−Ｄを発生
する。この上段表示用デコーダ７では前記第１表に従っ
て第４図の１１′の時間に対向電極の第１のグループを
選択するＨ８の時間で表示する表示セグメント電極グル
ープの情報Ａｌ ＝１ 、Ａ２〜Ａ５＝０、をオアゲー
） １ ｍＡを介してバッファレジスタ１２Ａに、Ｂｌ
−Ｂ５＝Ｏをオアゲート１１Ｂを介してバッファレジス
タ１２Ｂに、Ｃ１〜Ｃ６＝０をオアゲート１１（を介し
てバッファレジスタ＋２（に、Ｄ１〜Ｄ６＝０をオアゲ
ー） １１Ｄを介してバッファレジスタ１２Ｄに記憶さ
せる。このｍＫしてバッファレジスタ１２Ａ、Ｄに表示
情報を記憶させ、対向電極の第１のグループを選択する
信号Ｈ＋ＯＪ間で第２図（ａ）上段の１桁目（左端）セ
？外、 のｂセグメントを表示する。
又第４図の１■′の時間に対向電極の第２のグループを
選択するＨ２の時間で表示するセグメント電極グループ
の情報ＡＩ＝Ｉ、Ａ２〜Ａ６＝０をオアゲートＩＩＡを
介してバッファレジスタＩ２Ａに、Ｂｌ−Ｂ６＝０をオ
アゲート１１Ｂを介してバッファレジスタ１２Ｂに、Ｃ
１−Ｃ６＝０をオアゲート１１Ｃを介してバッファレジ
スタ１２Ｃに、Ｄｌ〜Ｄ６ ＝Ｏ’ｉミオアゲ−＋１Ｄ
を介してバッファレジスタ１２Ｄに記憶させる。そして
対向電極ｐ第２のグループを選択するＨ２の時間で第２
図（ａ）上段の１桁目（左端）のＣセグメントを表示す
る０又第４図の１■′の時間で対向電極の第８のグルー
プを選択するＨ８の時間で表示するセグメント電極グル
ープの情報をオアゲー）１１Ａ−１１Ｄを介して、バッ
ファレジスタ１２Ａ−１２１）に記憶させ、対向電極の
第８のグループを選択するＨ８の時間でその情報を表示
させる。
選択するＨ２の時間で表示するセグメント電極グループ
の情報ＡＩ＝Ｉ、Ａ２〜Ａ６＝０をオアゲートＩＩＡを
介してバッファレジスタＩ２Ａに、Ｂｌ−Ｂ６＝０をオ
アゲート１１Ｂを介してバッファレジスタ１２Ｂに、Ｃ
１−Ｃ６＝０をオアゲート１１Ｃを介してバッファレジ
スタ１２Ｃに、Ｄｌ〜Ｄ６ ＝Ｏ’ｉミオアゲ−＋１Ｄ
を介してバッファレジスタ１２Ｄに記憶させる。そして
対向電極ｐ第２のグループを選択するＨ２の時間で第２
図（ａ）上段の１桁目（左端）のＣセグメントを表示す
る０又第４図の１■′の時間で対向電極の第８のグルー
プを選択するＨ８の時間で表示するセグメント電極グル
ープの情報をオアゲー）１１Ａ−１１Ｄを介して、バッ
ファレジスタ１２Ａ−１２１）に記憶させ、対向電極の
第８のグループを選択するＨ８の時間でその情報を表示
させる。
上述の様に逐次信号処理して数値町′を上段の表示部に
ヘナし、次に加算指示キー１＋′をキー人力して第２図
に示す演算記号表示部に１十′記号を表示する。
ヘナし、次に加算指示キー１＋′をキー人力して第２図
に示す演算記号表示部に１十′記号を表示する。
次に数値情報１２′を入力すると、下段表示用レジスタ
８に数値１２′のコード’００１０′が入力され、同時
に噂ピットバッファ６に導入されると共に下段表示用デ
コーダ１０に’００１０’の情報が入力され、セグメン
ト電極グループ選択信号Ａ−Ｄを発生する。このデコー
ダＩＯでは、前記第２表に従い％Ｖの時間に前記情報’
００１０’をデコードし、Ａ１〜Ａ６＝Ｏ，Ｂｌ〜Ｂ５
＝０．ＣオルＣ３＝０．Ｄｌ〜Ｄ６＝０をそれぞれオア
ゲー）１１Ａ〜ＩＩＤを介して、バッファレジスタ１−
２Ａ〜１２Ｄに記憶させる。また同様に、’ＩＩＩ’の
時間にＡ１〜Ａ５ ＝０ 、Ｂｌ＝１・Ｂ２〜Ｂ６ ＝
Ｏ、Ｃ１＝Ｉ・Ｃ２〜ｃ６＝ｏ。
８に数値１２′のコード’００１０′が入力され、同時
に噂ピットバッファ６に導入されると共に下段表示用デ
コーダ１０に’００１０’の情報が入力され、セグメン
ト電極グループ選択信号Ａ−Ｄを発生する。このデコー
ダＩＯでは、前記第２表に従い％Ｖの時間に前記情報’
００１０’をデコードし、Ａ１〜Ａ６＝Ｏ，Ｂｌ〜Ｂ５
＝０．ＣオルＣ３＝０．Ｄｌ〜Ｄ６＝０をそれぞれオア
ゲー）１１Ａ〜ＩＩＤを介して、バッファレジスタ１−
２Ａ〜１２Ｄに記憶させる。また同様に、’ＩＩＩ’の
時間にＡ１〜Ａ５ ＝０ 、Ｂｌ＝１・Ｂ２〜Ｂ６ ＝
Ｏ、Ｃ１＝Ｉ・Ｃ２〜ｃ６＝ｏ。
ＤＩ＝１・Ｄ２〜Ｄ６＝０ を上記と同様にバッファレ
ジスタ＋２Ａ−１２Ｄに記憶させ、■の時間にＡＩ ５
−Ａ６＝Ｏ，ＢＩ＝１拳Ｂ２〜Ｂ６＝Ｏ，Ｃ１〜Ｃ６＝
Ｑ、Ｄ１＝ｌ・Ｄ２〜Ｄ６＝０をバッファレジスタ１２
Ａ−１２０に記憶させる。
ジスタ＋２Ａ−１２Ｄに記憶させ、■の時間にＡＩ ５
−Ａ６＝Ｏ，ＢＩ＝１拳Ｂ２〜Ｂ６＝Ｏ，Ｃ１〜Ｃ６＝
Ｑ、Ｄ１＝ｌ・Ｄ２〜Ｄ６＝０をバッファレジスタ１２
Ａ−１２０に記憶させる。
この様にしてバッファレジスタ＋２Ａ〜ｍ２Ｄに記憶さ
れた各セグメント電極グループ選択信号を対向電極選択
信号Ｈ１〜Ｈ４の間にそれぞれ印加し結果的に数値１２
′を表示する。
れた各セグメント電極グループ選択信号を対向電極選択
信号Ｈ１〜Ｈ４の間にそれぞれ印加し結果的に数値１２
′を表示する。
なお、本実施例におけるデコーダ７はｓ■ｔのタイミン
グではデコードせず、又デコーダ１０は１■“のタイミ
ングではデコードしない構成となっている。
グではデコードせず、又デコーダ１０は１■“のタイミ
ングではデコードしない構成となっている。
また上述の実施例においては第２図（ａ） 、 （ｂ）
に示す様なセグメント電極、対向電極の分割についての
み述べたが、本発明は実施例に限定するものでなく、電
極引き出し線が表示文字部分で交差せず、相互のセグメ
ント電極間を通過しない等の様に構成されておればどの
様なパターン形成としてもよいＯ 以上詳細に説明した本発明によれば２段表示の液晶表示
装置を電子機器等に使用する場合、その制御回路を従来
の２段表示の液晶表示装置に比して約半数の回路で構成
することができるためコストの低減化を達成できるもの
でおる０
に示す様なセグメント電極、対向電極の分割についての
み述べたが、本発明は実施例に限定するものでなく、電
極引き出し線が表示文字部分で交差せず、相互のセグメ
ント電極間を通過しない等の様に構成されておればどの
様なパターン形成としてもよいＯ 以上詳細に説明した本発明によれば２段表示の液晶表示
装置を電子機器等に使用する場合、その制御回路を従来
の２段表示の液晶表示装置に比して約半数の回路で構成
することができるためコストの低減化を達成できるもの
でおる０
第１図（ａ）・（ｂ）・（ｃ）は従来の液晶表示装置の
構造を示す図である。 第２図は本発明に係る２段表示の液晶表示装置の要部を
示す図である。 第３図は本発明の２段表示の液晶表示装置の駆動回路の
制御回路のブロック図であり、第４図はその制御回路の
要部のタイムチャートである。 Ｂ ＊ ｂ＠ ｃ＃ ｄ ＠６ ＊ ｆ ＊ ｇ ：セ
グメント電極、Ａ−Ｄ：表示セグメント電極群選択信号
、Ｈ１〜Ｈ４：対向電極群選択信号 代理人 弁理士 福 士 愛 彦（他２名）第１ｔｉ！
５ＣＧ） ４ 第１ 図 （ｂ） ５１１１７図（Ｃ） −１２図 （ａ） 第２図＜ｂ）
構造を示す図である。 第２図は本発明に係る２段表示の液晶表示装置の要部を
示す図である。 第３図は本発明の２段表示の液晶表示装置の駆動回路の
制御回路のブロック図であり、第４図はその制御回路の
要部のタイムチャートである。 Ｂ ＊ ｂ＠ ｃ＃ ｄ ＠６ ＊ ｆ ＊ ｇ ：セ
グメント電極、Ａ−Ｄ：表示セグメント電極群選択信号
、Ｈ１〜Ｈ４：対向電極群選択信号 代理人 弁理士 福 士 愛 彦（他２名）第１ｔｉ！
５ＣＧ） ４ 第１ 図 （ｂ） ５１１１７図（Ｃ） −１２図 （ａ） 第２図＜ｂ）
Claims (1)
- １、上段及び下段の２行からなり各桁に数値セグメント
形状の電極が配置されてなる２行多桁数値セグメント電
極と、＃２２行多数値セグメント電極に対向する位置に
配置され数値セグメント形状の電極からなる２行多桁対
向電極と、前記２行多桁数値セグメント電極の上段及び
下段の対応する数値セグメント電極を縦方向に各桁で４
グループずつ分割して配線接続してなる数値セグメント
電極配線手段と、前記２行多桁対向電極の上段及び下段
の対向電極を横方向に４グループに分割して配線接続し
てなる対向電極配線手段とを備える液晶表示装置の駆動
回路であって、上段表示部にて表示する数値情報を記憶
する上段表示用レジスタと、該上段表示用レジスタに記
憶される数値情報の任意の１桁の数値情報を入力し４ビ
ツトのセグメント電極グルーヶ選択信号として出方する
上段表示用デコーダと、下段表示部にて表示する数値情
報を記憶する下段表示用レジスタと、該下段表示用レジ
スタに記憶される数値情報の任意の１桁の数値情報を入
力し４ビツトのセグメント電極グループ選択信号として
出力する下段表示用デコーダと、前記上段表示用デコー
ダと前記下段表示用デコーダの対応する出力線が夫々対
になり接続される４種のオアゲートと、該４種のオアゲ
ートの各々の出力情報信号を記憶する４種のバッファレ
ジスタと、該４種のバッファレジスタに記憶される情報
信号を液晶駆動用の電圧信号に変換するセグメントドラ
イバーと、前記２行多桁対向電極を接続する４グループ
の接続配線に夫々４種のタイミング信号を供給するタイ
ミング信号発生回路と、前記上段表示用デコーダ及び前
記下段表示用デコーダの両方のデコードを前記タイミン
グ信号に関連する信号に応じて選択的になさしめるデコ
ード制御手段とを備えたことを特徴とする液晶表示装置
の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818082A JPS585790A (ja) | 1982-06-07 | 1982-06-07 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9818082A JPS585790A (ja) | 1982-06-07 | 1982-06-07 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS585790A true JPS585790A (ja) | 1983-01-13 |
| JPS6212920B2 JPS6212920B2 (ja) | 1987-03-23 |
Family
ID=14212820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9818082A Granted JPS585790A (ja) | 1982-06-07 | 1982-06-07 | 液晶表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585790A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205585A (ja) * | 1984-03-30 | 1985-10-17 | 富士通株式会社 | 文字表示器の駆動回路 |
| JPS62118389A (ja) * | 1985-11-19 | 1987-05-29 | 富士通株式会社 | 表示器駆動装置 |
-
1982
- 1982-06-07 JP JP9818082A patent/JPS585790A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205585A (ja) * | 1984-03-30 | 1985-10-17 | 富士通株式会社 | 文字表示器の駆動回路 |
| JPS62118389A (ja) * | 1985-11-19 | 1987-05-29 | 富士通株式会社 | 表示器駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6212920B2 (ja) | 1987-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4326265A (en) | Variable function programmed calculator | |
| US4074351A (en) | Variable function programmed calculator | |
| US20020000969A1 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device and electronic apparatus | |
| US6650317B1 (en) | Variable function programmed calculator | |
| US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
| KR100218985B1 (ko) | 액정 표시 장치 | |
| JP3975633B2 (ja) | 電気光学パネル、電気光学パネルのデータ線駆動方法およびデータ線駆動回路、電気光学装置ならびに電子機器 | |
| JPS585790A (ja) | 液晶表示装置の駆動回路 | |
| JPS5827542B2 (ja) | グラフ表示器付小型計算機 | |
| JP2002140051A (ja) | 液晶表示装置及びその駆動方法ならびに液晶表示装置を用いた携帯情報装置の駆動方法 | |
| JPS63304229A (ja) | 液晶パネルの駆動回路 | |
| JPS587996B2 (ja) | 液晶表示装置 | |
| US4290121A (en) | Variable function programmed calculator | |
| US4476541A (en) | Variable function programmed system | |
| JPS6336360Y2 (ja) | ||
| GB1453450A (en) | Low power electronic calculator system | |
| US4342094A (en) | Display method for variable function programmed system | |
| US4471460A (en) | Variable function programmed system | |
| JPS61180291A (ja) | ドツト文字表示装置 | |
| JPS599248Y2 (ja) | ドツトマトリツクス表示装置 | |
| JPH0125972Y2 (ja) | ||
| JPS58176759A (ja) | 電子式計算装置 | |
| JPS5918456Y2 (ja) | 液晶表示装置 | |
| JPS6137086Y2 (ja) | ||
| JPS62229183A (ja) | 文字処理装置 |