JPS587996B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS587996B2 JPS587996B2 JP52145327A JP14532777A JPS587996B2 JP S587996 B2 JPS587996 B2 JP S587996B2 JP 52145327 A JP52145327 A JP 52145327A JP 14532777 A JP14532777 A JP 14532777A JP S587996 B2 JPS587996 B2 JP S587996B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- segment
- display
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は複数桁の情報を上・下２段表示する液晶表示装
置に関する。
置に関する。
従来、電子式卓上計算機（以下電卓という。
）等に用いられる液晶表示装置は、一般に第１図ａに示
すように２枚のガラス基板１及び２の間に液晶３を介在
させ、一方のガラス基板１の内面にアルミニウム等から
成る対向電極４を設け、他方のガラス基板２にはセグメ
ント電極ａ，ｂ，ｃ，・・・ｈを設け、上記電極間に電
圧を印加することによって数字等の文字を表示していた
。
すように２枚のガラス基板１及び２の間に液晶３を介在
させ、一方のガラス基板１の内面にアルミニウム等から
成る対向電極４を設け、他方のガラス基板２にはセグメ
ント電極ａ，ｂ，ｃ，・・・ｈを設け、上記電極間に電
圧を印加することによって数字等の文字を表示していた
。
また、このような液晶表示装置を用いて複数桁の数字等
の文字情報を表示する場合には、第１図ｂに示す様に、
電極基板２には日文字形で示されるセグメント電極ａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ及び小数点用電極ｈが酸化イン
ジウム等の透明導電物質によって表示桁数分形成され、
それぞれ同一のセグメント電極は共通に接続されて引出
されている。
の文字情報を表示する場合には、第１図ｂに示す様に、
電極基板２には日文字形で示されるセグメント電極ａ，
ｂ，ｃ，ｄ，ｅ，ｆ，ｇ及び小数点用電極ｈが酸化イン
ジウム等の透明導電物質によって表示桁数分形成され、
それぞれ同一のセグメント電極は共通に接続されて引出
されている。
また他方の電極基板１にはセグメント電極と対向するよ
うに各桁毎の対向電極４が形成されている。
うに各桁毎の対向電極４が形成されている。
このような液晶表示装置においてはセグメント電極の引
出し線は相互の接続線を交叉することなしに引出すこと
ができないため、プリント配線において多層配線を施す
必要がある。
出し線は相互の接続線を交叉することなしに引出すこと
ができないため、プリント配線において多層配線を施す
必要がある。
また最近では、このような多層配線の手数を少なくする
ために第１図ｃに示すように対向電極をセグメント形に
したものも提案されている。
ために第１図ｃに示すように対向電極をセグメント形に
したものも提案されている。
この様にして構成された液晶表示装置が一般に電卓等の
表示装置として用いられており、該液晶表示装置は通常
８〜１２桁の表示素子が一列に配列され、時分割表示さ
れるために同時に、一つの情報しか表示できない構造と
なっている。
表示装置として用いられており、該液晶表示装置は通常
８〜１２桁の表示素子が一列に配列され、時分割表示さ
れるために同時に、一つの情報しか表示できない構造と
なっている。
そのため例えば“Ａ×Ｂ”という計算を行う場合、“Ａ
”という数値情報をキー人力すれば液晶表示装置に数値
情報“Ａ”が表示され、次に“×→Ｂ”という順にキー
人力すれば数値情報“Ｂ”を入力した時点で１前記数値
情報“Ａ”を所定の記憶装置に記憶させ“表示Ａ”を消
去し、数値情報“Ｂ”を該液晶表示装置に表示していた
。
”という数値情報をキー人力すれば液晶表示装置に数値
情報“Ａ”が表示され、次に“×→Ｂ”という順にキー
人力すれば数値情報“Ｂ”を入力した時点で１前記数値
情報“Ａ”を所定の記憶装置に記憶させ“表示Ａ”を消
去し、数値情報“Ｂ”を該液晶表示装置に表示していた
。
しかしながら、近年学童等の計算練習のための機能をも
備えた電卓が要望されており、その様な電卓の場合、計
算式、例えは“Ａ×Ｂ”の数値情報および演算＝己号等
の全ての計算式を表示装置上に表示するのが一般的であ
り、上述した様な８〜１２桁一列に配ダルた液晶表示装
置では、その機能を果すことができない。
備えた電卓が要望されており、その様な電卓の場合、計
算式、例えは“Ａ×Ｂ”の数値情報および演算＝己号等
の全ての計算式を表示装置上に表示するのが一般的であ
り、上述した様な８〜１２桁一列に配ダルた液晶表示装
置では、その機能を果すことができない。
そこで、単に同一の液晶表示装置を２つ上・下に配設し
、演算数・被演算数をそれぞれ、上・下の液晶表示装置
に表示することも考えられるが、この様にすると該液晶
表示装置の電極の引き出し線が従来の２倍となるため、
その制御回路自体も従来の表示装置の２倍必要となり、
装置自体がコスト高になると共に信頼性低下の原因とも
なっている。
、演算数・被演算数をそれぞれ、上・下の液晶表示装置
に表示することも考えられるが、この様にすると該液晶
表示装置の電極の引き出し線が従来の２倍となるため、
その制御回路自体も従来の表示装置の２倍必要となり、
装置自体がコスト高になると共に信頼性低下の原因とも
なっている。
また、別の一方法として、上・下２段の表示装置を一体
に形成して同一セグメントを共通に結線して、前述の端
子数を減ず方法も考えられるが、液晶表示装置において
は、上・下段の同一セグメント電極を結線すると、対向
電極の結線のための電極とセグメント電極結線のための
電極とが、セグメント電極以外の位置で交差してしまう
ため、該液晶表示装置の接続端子を同一方向に配置する
ことができず、結果的に表示装置の両側に接続端子を出
さなければならず、端子数もそれほど減すことができな
い。
に形成して同一セグメントを共通に結線して、前述の端
子数を減ず方法も考えられるが、液晶表示装置において
は、上・下段の同一セグメント電極を結線すると、対向
電極の結線のための電極とセグメント電極結線のための
電極とが、セグメント電極以外の位置で交差してしまう
ため、該液晶表示装置の接続端子を同一方向に配置する
ことができず、結果的に表示装置の両側に接続端子を出
さなければならず、端子数もそれほど減すことができな
い。
そこで、本発明は液晶表示装置を用いて、上・下２段表
示をする場合に上述の様な従来の問題点を除去するため
に、上・下２段に配設された表示用セグメント電極と該
セグメント電極に液晶を介して対向する対向電極をもセ
グメント型に形成し、これらのセグメント電極・対向電
極の接続端子をそれぞれ４つのグループに分割し、かつ
同種セグメントあるいは異種セグメント同士を接続する
ことにより、セグメント電極、対向電極のそれぞれの結
線が交差することなく、また相互のセグメント間を通過
することなく、それぞれの接続端子を同一方向に引き出
せる液晶表示装置を提供しようとするものである。
示をする場合に上述の様な従来の問題点を除去するため
に、上・下２段に配設された表示用セグメント電極と該
セグメント電極に液晶を介して対向する対向電極をもセ
グメント型に形成し、これらのセグメント電極・対向電
極の接続端子をそれぞれ４つのグループに分割し、かつ
同種セグメントあるいは異種セグメント同士を接続する
ことにより、セグメント電極、対向電極のそれぞれの結
線が交差することなく、また相互のセグメント間を通過
することなく、それぞれの接続端子を同一方向に引き出
せる液晶表示装置を提供しようとするものである。
以下本発明を図面と共に詳細に説明する。
第２図ａ，ｂは本発明を上述した計算練習機能を備えた
電卓の表示装置に適用した場合の一実施例を示す。
電卓の表示装置に適用した場合の一実施例を示す。
同図ａは表示用セグメント電極パターンの平面図であり
、上・下２段に配設された複数のセグメント電極ａ ”
ｈはガラス基板の表面に蒸着法及びフォトエッチング
によって酸化インジューム等の透明金属薄膜によって上
・下段の各桁毎に形成されている。
、上・下２段に配設された複数のセグメント電極ａ ”
ｈはガラス基板の表面に蒸着法及びフォトエッチング
によって酸化インジューム等の透明金属薄膜によって上
・下段の各桁毎に形成されている。
この様にして形成された表示用セグメント電極の接続端
子は、上・下段共通に４つのグループに分け引き出して
いる。
子は、上・下段共通に４つのグループに分け引き出して
いる。
具体的には、上段のｂ，ｃ，ｈセグメントと下段のｈセ
グメントを第１のグループＡとし、上段のｇ，ｄセグメ
ントと下段のａ，ｂセグメントを第２のグループＢとし
、上段のａ，ｆセグメントと下段のｅｙｄセグメントを
第４のグループＤとし、上段のｅセグメントと下段のｆ
，ｇ，ｃセグメントを第３のグループＣとして接続して
いる。
グメントを第１のグループＡとし、上段のｇ，ｄセグメ
ントと下段のａ，ｂセグメントを第２のグループＢとし
、上段のａ，ｆセグメントと下段のｅｙｄセグメントを
第４のグループＤとし、上段のｅセグメントと下段のｆ
，ｇ，ｃセグメントを第３のグループＣとして接続して
いる。
同図ｂは対向電極パターンの平面図であり、上・下段に
配設された複数のセグメント型に形成された対向電極ａ
” ｈは背面ガラス基板の表面に酸化インジューム等
の透明金属膜あるいはアルミニウム等の対向電極用金属
膜が蒸着法あるいは印刷法によって形成され、この対向
電極はガラス基板表面に全桁の表示セグメント電極部分
を包含するようにコーテングされている。
配設された複数のセグメント型に形成された対向電極ａ
” ｈは背面ガラス基板の表面に酸化インジューム等
の透明金属膜あるいはアルミニウム等の対向電極用金属
膜が蒸着法あるいは印刷法によって形成され、この対向
電極はガラス基板表面に全桁の表示セグメント電極部分
を包含するようにコーテングされている。
この様にして形成した対向電極の接続端子を上述した表
示セグメント電極と同様上・下段共通に４つのグループ
に分け引き出している。
示セグメント電極と同様上・下段共通に４つのグループ
に分け引き出している。
具体的には、上段ａ，ｂ，ｅ，ｇセグメントを第１のグ
ループＨ１とし、上段のｃ，ｄ，ｆセグメントと下段の
ｆセグメントを第２のグループＨ２とし、上段のｈセグ
メントと下段のａ，ｅ，ｇセグメントを第３のグループ
Ｈ３とし、下段のｂ，ｃ，ｄ，ｈセグメントを第４のグ
ループＨ４として接続している。
ループＨ１とし、上段のｃ，ｄ，ｆセグメントと下段の
ｆセグメントを第２のグループＨ２とし、上段のｈセグ
メントと下段のａ，ｅ，ｇセグメントを第３のグループ
Ｈ３とし、下段のｂ，ｃ，ｄ，ｈセグメントを第４のグ
ループＨ４として接続している。
また、本実施例の液晶表示装置は、第２図ａ，ｂに示す
様に上段・下段の数値表示部の左端の中間部に演算記号
を表わす、表示セグメント電極・対向電極が配設されて
おり、それぞれの演算における演算記号を表示する。
様に上段・下段の数値表示部の左端の中間部に演算記号
を表わす、表示セグメント電極・対向電極が配設されて
おり、それぞれの演算における演算記号を表示する。
第３図は上述の様な本発明の液晶表示装置を６桁分配設
した場合の制御回路のブロック図である。
した場合の制御回路のブロック図である。
同図において５は上段表示用レジスタ、６は上段表示用
４ビットバツファ、７は上段表示用デコーダ、８は下段
表示用レジスタ、９は下段表示用４ビットバツファ、１
０は下段表示用デコーダ、１１Ａ−Ｄはオアゲート、１
２Ａ，Ｄは表示用レジスタと同じ桁数の表示用バツファ
レジスタ、１３Ａ〜Ｄはセグメントドライバー、１４は
上下段のセグメント群信号と同期を取るための信号α，
βを発生する２進カウンク、１５は対向電極選択信号発
生回路、Ａ−Ｄは表示セグメント電極を第１〜第４のグ
ループに分割した、そのグループを選択する選択信号、
Ａ１〜Ａ６・Ｂ１〜Ｂ６・Ｃ１〜Ｃ６・Ｄ１〜Ｄ６はそ
れぞれの桁に対応した上述の表示セグメント電極の第１
〜第４グループを選択する選択信号である。
４ビットバツファ、７は上段表示用デコーダ、８は下段
表示用レジスタ、９は下段表示用４ビットバツファ、１
０は下段表示用デコーダ、１１Ａ−Ｄはオアゲート、１
２Ａ，Ｄは表示用レジスタと同じ桁数の表示用バツファ
レジスタ、１３Ａ〜Ｄはセグメントドライバー、１４は
上下段のセグメント群信号と同期を取るための信号α，
βを発生する２進カウンク、１５は対向電極選択信号発
生回路、Ａ−Ｄは表示セグメント電極を第１〜第４のグ
ループに分割した、そのグループを選択する選択信号、
Ａ１〜Ａ６・Ｂ１〜Ｂ６・Ｃ１〜Ｃ６・Ｄ１〜Ｄ６はそ
れぞれの桁に対応した上述の表示セグメント電極の第１
〜第４グループを選択する選択信号である。
上・下段表示用レジスク５・８の内容は４ビットバツフ
ァ６・９を介して、バイナリー信号α・βに同期した表
示セグメント電極選択信号Ａ−Ｄに変換される。
ァ６・９を介して、バイナリー信号α・βに同期した表
示セグメント電極選択信号Ａ−Ｄに変換される。
この場合上段表示用レジスタ５の内容は、上段表示用デ
コーダ７で、下段表示用レジスタ８の内容は下段表示用
デコーダ１０でデコードされ、上・下段共通の表示セグ
メント選択信号はオアゲート１１Ａ〜１１Ｄを介して、
それぞれのバツファレジスタ１２Ａ〜１２Ｄに入力され
記憶される。
コーダ７で、下段表示用レジスタ８の内容は下段表示用
デコーダ１０でデコードされ、上・下段共通の表示セグ
メント選択信号はオアゲート１１Ａ〜１１Ｄを介して、
それぞれのバツファレジスタ１２Ａ〜１２Ｄに入力され
記憶される。
つぎに、そのバツファレジスタ１２Ａ〜１２Ｄに記憶さ
れた各桁のセグメント情報は、セグメントドライバー１
３Ａ〜１３Ｄに移され、実際に各セグメント電極に印加
される電圧に変換される。
れた各桁のセグメント情報は、セグメントドライバー１
３Ａ〜１３Ｄに移され、実際に各セグメント電極に印加
される電圧に変換される。
また、２進カウンタ１４はα，β信号を発生させると同
時に対向電極選択信号発生回路１５に基準信号として入
力され、対向電極の第１〜第４のグループ選択信号Ｈ，
〜Ｈ４を発生する。
時に対向電極選択信号発生回路１５に基準信号として入
力され、対向電極の第１〜第４のグループ選択信号Ｈ，
〜Ｈ４を発生する。
なお本実施例においては上・下段表示用デコーダ７・１
０は下記第１表，第２表に示す様に同期信号α，βに同
期して上述の表示セグメント電極の第１〜第４の各グル
ープの選択信号Ａ，Ｂ，Ｃ，Ｄを発生する。
０は下記第１表，第２表に示す様に同期信号α，βに同
期して上述の表示セグメント電極の第１〜第４の各グル
ープの選択信号Ａ，Ｂ，Ｃ，Ｄを発生する。
上記第１表・第２表はセグメント型に形成された対向電
極の第１〜第４のグループＨ１〜Ｈ４が発生している時
間に表示セグメント電極の第１〜第４のグループ（Ａ−
Ｄ）が、この第１表・第２表の条件でバツファレジスタ
１２Ａ〜１２Ｄに入力記憶されていると、所望の数字（
０〜９）が表示できることを表わしている。
極の第１〜第４のグループＨ１〜Ｈ４が発生している時
間に表示セグメント電極の第１〜第４のグループ（Ａ−
Ｄ）が、この第１表・第２表の条件でバツファレジスタ
１２Ａ〜１２Ｄに入力記憶されていると、所望の数字（
０〜９）が表示できることを表わしている。
以下第４図のタイムチャートにもとすいて“１＋２”の
計算を行う場合に、上段の表示部に数値“１”下段の表
示部に数値“２”を表示する方法について述べる。
計算を行う場合に、上段の表示部に数値“１”下段の表
示部に数値“２”を表示する方法について述べる。
まず、キー人力手段（図示せず）により、数値“１”を
入力すると上段表示用レジスタ５に数値“１”のコード
“０００１”が入力され、同時に４ビットバツファ６に
導入される。
入力すると上段表示用レジスタ５に数値“１”のコード
“０００１”が入力され、同時に４ビットバツファ６に
導入される。
この４ビットバツファ６に導入された数値情報は上段表
示用デコーダ７に入力され、バイナリ信号α，βに同期
して表示セグメント電極選択信号Ａ−Ｄを発生する。
示用デコーダ７に入力され、バイナリ信号α，βに同期
して表示セグメント電極選択信号Ａ−Ｄを発生する。
この上段表示用デコーダ７では前記第１表に述つて同期
信号αの“１”の時間に対向電極の第１のグループを選
択するＨ１の時間で表示する表示セグメント電極の情報
Ａ１＝１Ａ２〜Ａ６＝０，をオアゲート１１Ａを介して
バツファレジスタ１２Ａに、Ｂ１〜Ｂ６＝０をオアゲー
ト１１Ｂを介してバツファレジスタ１２ＢにＣ１〜Ｃ６
＝０をオアゲート１１０を介してバツファレジスタ１２
ＣにＤ１〜Ｄ６＝０をオアゲート１１Ｄを介してバツフ
ァレジスタ１２Ｄに記憶させる。
信号αの“１”の時間に対向電極の第１のグループを選
択するＨ１の時間で表示する表示セグメント電極の情報
Ａ１＝１Ａ２〜Ａ６＝０，をオアゲート１１Ａを介して
バツファレジスタ１２Ａに、Ｂ１〜Ｂ６＝０をオアゲー
ト１１Ｂを介してバツファレジスタ１２ＢにＣ１〜Ｃ６
＝０をオアゲート１１０を介してバツファレジスタ１２
ＣにＤ１〜Ｄ６＝０をオアゲート１１Ｄを介してバツフ
ァレジスタ１２Ｄに記憶させる。
この様にしてバツファレジスタ１２Ａ−Ｄに表示情報を
記憶させ、対向電極の第１のグループを選択する信号Ｈ
１の時間で第２図ａ上段の１桁目（左端）のｂセグメン
トを表示する。
記憶させ、対向電極の第１のグループを選択する信号Ｈ
１の時間で第２図ａ上段の１桁目（左端）のｂセグメン
トを表示する。
同期信号αの“■”の時間に対向電極の第２のグループ
を選択するＨ２の時間で表示する表示セグメント電極の
情報Ａ１＝１，Ａ２〜Ａ６＝０をオアゲート１１Ａを介
してバツファレジスタ１２Ａに、Ｂ１〜Ｂ６＝０をオア
ゲート１１Ｂを介してバツファレジスタ１２Ｂに、Ｃ１
〜Ｃ６＝０をオアゲート１１ｃを介してバツファレジス
タ１２ｃに をオアゲート１１Ｄを介してバツファレジスタ１２Ｄに
記憶させる。
を選択するＨ２の時間で表示する表示セグメント電極の
情報Ａ１＝１，Ａ２〜Ａ６＝０をオアゲート１１Ａを介
してバツファレジスタ１２Ａに、Ｂ１〜Ｂ６＝０をオア
ゲート１１Ｂを介してバツファレジスタ１２Ｂに、Ｃ１
〜Ｃ６＝０をオアゲート１１ｃを介してバツファレジス
タ１２ｃに をオアゲート１１Ｄを介してバツファレジスタ１２Ｄに
記憶させる。
次に対向電極の第２のグループを選択するＨ２の時間で
第２図ａ上段の１桁目（左端）のＣセグメントを表示す
る。
第２図ａ上段の１桁目（左端）のＣセグメントを表示す
る。
上記と同様にして同期信号αのゝ■“の時間で対向電極
の第３のグループを選択するＨ３の時間で表示する、表
示セグメント電極の情報をオアゲート１１Ａ〜１１Ｄを
介して、バッファレジスタ１２Ａ〜１２Ｄに記憶させ、
対向電極の第３のグループを選択するＨ３の時間でその
情報を表示させる。
の第３のグループを選択するＨ３の時間で表示する、表
示セグメント電極の情報をオアゲート１１Ａ〜１１Ｄを
介して、バッファレジスタ１２Ａ〜１２Ｄに記憶させ、
対向電極の第３のグループを選択するＨ３の時間でその
情報を表示させる。
上述の様に遂次信号処理して数値“１”を上段の表示部
に表示し、次に加算指示キー“＋”をキー入力すると第
２図に示す演算記号表示部に“＋”記号を表示する。
に表示し、次に加算指示キー“＋”をキー入力すると第
２図に示す演算記号表示部に“＋”記号を表示する。
次に数値情報“２”を入力すると、下段表示用レジスタ
８に数値“２”のコード“００１０”が入力され、同時
に４ビットバツファ６に導入されると共に下段表示用デ
コーダ１０に“００１０”の情報が入力され、バイナリ
信号α，βに同期して表示セグメント電極選択信号Ａ−
Ｄを発生する。
８に数値“２”のコード“００１０”が入力され、同時
に４ビットバツファ６に導入されると共に下段表示用デ
コーダ１０に“００１０”の情報が入力され、バイナリ
信号α，βに同期して表示セグメント電極選択信号Ａ−
Ｄを発生する。
このデコーダ１０では、前記第２表に従い、同期信号α
の“■”の時間に前記情報“００１０”をデコードし、
Ａ１〜Ａ６＝０，Ｂ１〜Ｂ６＝０，Ｃ１〜Ｃ６＝０，Ｄ
１〜Ｄ６＝０をそれぞれオアゲート１１Ａ〜１１Ｄを介
して、バツファレジスタ１２Ａ〜１２Ｄに記憶させる。
の“■”の時間に前記情報“００１０”をデコードし、
Ａ１〜Ａ６＝０，Ｂ１〜Ｂ６＝０，Ｃ１〜Ｃ６＝０，Ｄ
１〜Ｄ６＝０をそれぞれオアゲート１１Ａ〜１１Ｄを介
して、バツファレジスタ１２Ａ〜１２Ｄに記憶させる。
また同様に、同期信号αの“■”の時間にＡ１〜Ａ６＝
０，Ｂ１＝１・Ｂ２〜Ｂ６＝０，Ｃ１＝１・Ｃ２〜Ｃ６
−０，Ｄ１−１・Ｄ２〜Ｄ６−０を上記同様にバツファ
レジスタ１２Ａ〜１２Ｄに記憶させ、同期信号αの■の
時間にＡ１〜Ａ６＝Ｏ，Ｂ，＝１・Ｂ２〜Ｂ６＝０，Ｃ
１〜Ｃ６＝０，Ｄ１＝１・Ｄ２〜Ｄ６＝０をバツファレ
ジスタ１２Ａ〜１２Ｄに記憶させる。
０，Ｂ１＝１・Ｂ２〜Ｂ６＝０，Ｃ１＝１・Ｃ２〜Ｃ６
−０，Ｄ１−１・Ｄ２〜Ｄ６−０を上記同様にバツファ
レジスタ１２Ａ〜１２Ｄに記憶させ、同期信号αの■の
時間にＡ１〜Ａ６＝Ｏ，Ｂ，＝１・Ｂ２〜Ｂ６＝０，Ｃ
１〜Ｃ６＝０，Ｄ１＝１・Ｄ２〜Ｄ６＝０をバツファレ
ジスタ１２Ａ〜１２Ｄに記憶させる。
この様にしてバツファレジスク１２Ａ〜１２Ｄに記憶さ
れた各セグメント電極情報を対向電極選択信号Ｈ１〜Ｈ
４までの間に、第２図の下段表示部左端のａ，ｂ，ｇ，
ｅ，ｄのセグメントに電圧を印加し、結果的に数値“２
”を表示する。
れた各セグメント電極情報を対向電極選択信号Ｈ１〜Ｈ
４までの間に、第２図の下段表示部左端のａ，ｂ，ｇ，
ｅ，ｄのセグメントに電圧を印加し、結果的に数値“２
”を表示する。
なお、本実施例におけるデコーダ７は同期信号αの“■
”のタイミングではデコードせず、又デコーダ１０は同
期信号αの“１”のタイミングではデコードしない構成
となっている。
”のタイミングではデコードせず、又デコーダ１０は同
期信号αの“１”のタイミングではデコードしない構成
となっている。
以上の様に本発明によれば、上・下２段表示の液晶表示
装置の電極引き出し線を非常に少なくすることができ、
その引き出し線同士を表示文字部分以外で交差させるこ
ともなく、相互のセグメント間を通過させなくともなく
、引き出せるために引き出し線を多層構造にする工程を
必要とせず従来の１段表示の液晶表示装置と同様の工程
で製造出来る。
装置の電極引き出し線を非常に少なくすることができ、
その引き出し線同士を表示文字部分以外で交差させるこ
ともなく、相互のセグメント間を通過させなくともなく
、引き出せるために引き出し線を多層構造にする工程を
必要とせず従来の１段表示の液晶表示装置と同様の工程
で製造出来る。
そのため、生産能率の効率化が計れ、量産性にすぐれた
２段表示の液晶表示装置を提供することができる。
２段表示の液晶表示装置を提供することができる。
また、この２段表示の液晶表示装置を電子機器等に使用
する場合、その制御回路を従来の２段表示装置に比して
約半数の回路部分で構成することができるため、非常に
有用な液晶表示装置を提供することができる。
する場合、その制御回路を従来の２段表示装置に比して
約半数の回路部分で構成することができるため、非常に
有用な液晶表示装置を提供することができる。
更に本発明によれば上・下２段表示の液晶表示装置を全
体で％デューテイという比較的少ないデューテイ駆動を
するものであるから表示品位が良好である。
体で％デューテイという比較的少ないデューテイ駆動を
するものであるから表示品位が良好である。
第１図ａ・ｂ・ｃは従来の液晶表示装置の構造を示す図
である。 第２図は本発明の２段表示の液晶表示装置の要部を示す
図である。 第３図は本発明の２段表示の液晶表示装置の制御回路の
ブロック図であり、第４図はその制御回路の要部のタイ
ムチャートである。 ａ・ｂ・ｃ・ｄ・ｅ・ｆ・ｇ：セグメント電極、Ａ−Ｄ
：表示セグメント電極群選択信号、Ｈ１〜Ｈ４：対向電
極群選択信号。
である。 第２図は本発明の２段表示の液晶表示装置の要部を示す
図である。 第３図は本発明の２段表示の液晶表示装置の制御回路の
ブロック図であり、第４図はその制御回路の要部のタイ
ムチャートである。 ａ・ｂ・ｃ・ｄ・ｅ・ｆ・ｇ：セグメント電極、Ａ−Ｄ
：表示セグメント電極群選択信号、Ｈ１〜Ｈ４：対向電
極群選択信号。
Claims (1)
- １ 上段及び下段の２行からなり各桁に数値セグメント
形状の電極が配置されてなる２行多桁数値セグメント電
極と、該２行多桁数値セグメント電極に対向する位置に
配置され数値セグメント形状の電極からなる２行多桁対
向電極と、前記２行多桁数値セグメント電極の上段及び
下段の対応する数値セグメント電極を縦方向に各桁で４
グループずつ分割してなる数値セグメント電極配線手段
と前記２行多桁対向電極の上段笈び下段の対向電極を横
方向に４グループに分割するとともにその一部のグルー
プが上段の電極と下段の電極を接続するように配線接続
してなる対向電極配線手段とを備え、前記数値セグメン
ト電極配線と前記対向電極配線とを電極位置以外の地点
で交叉しないように配線したことを特徴とする液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52145327A JPS587996B2 (ja) | 1977-11-30 | 1977-11-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52145327A JPS587996B2 (ja) | 1977-11-30 | 1977-11-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5476096A JPS5476096A (en) | 1979-06-18 |
| JPS587996B2 true JPS587996B2 (ja) | 1983-02-14 |
Family
ID=15382591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52145327A Expired JPS587996B2 (ja) | 1977-11-30 | 1977-11-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587996B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57182780A (en) * | 1981-05-06 | 1982-11-10 | Canon Kk | Optoelectronic display unit |
| JPH05306522A (ja) * | 1992-04-30 | 1993-11-19 | Nippon Pressed Concrete Co Ltd | コンクリート矢板の圧入方法およびその圧入装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491194A (ja) * | 1972-04-17 | 1974-01-08 | ||
| JPS51105794A (ja) * | 1975-02-10 | 1976-09-18 | Ebauches Sa |
-
1977
- 1977-11-30 JP JP52145327A patent/JPS587996B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS491194A (ja) * | 1972-04-17 | 1974-01-08 | ||
| JPS51105794A (ja) * | 1975-02-10 | 1976-09-18 | Ebauches Sa |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5476096A (en) | 1979-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020000969A1 (en) | Data line driving circuit of electro-optical panel, control method thereof, electro-optical device and electronic apparatus | |
| JP4049162B2 (ja) | 電気光学装置及び電子機器 | |
| JP4466710B2 (ja) | 電気光学装置および電子機器 | |
| CN100399131C (zh) | 液晶装置及电子设备 | |
| US10991327B2 (en) | Method of driving pixel arrangement structure and display panel and display apparatus associated therewith | |
| JP3436478B2 (ja) | 液晶表示装置および計算機システム | |
| CN106531098A (zh) | 显示驱动方法、显示驱动装置及显示装置 | |
| KR930005378B1 (ko) | 액정표시용 집적회로 및 액정표시장치 | |
| US4201983A (en) | Addressing circuitry for a vertical scan dot matrix display apparatus | |
| KR100218985B1 (ko) | 액정 표시 장치 | |
| JPS587996B2 (ja) | 液晶表示装置 | |
| KR20100003517A (ko) | 액정표시장치의 회전 구동방법 | |
| JPS6212920B2 (ja) | ||
| JP2004037956A (ja) | 液晶表示装置及びその駆動回路 | |
| US5387922A (en) | Apparatus for driving an LCD module with one driving circuit | |
| WO2022160399A1 (zh) | 显示面板及显示装置 | |
| JPH0836373A (ja) | ディスプレイ用コントローラ | |
| US4281901A (en) | Electrode structure in display device | |
| US20240028157A1 (en) | Touch display panel and electronic device | |
| JPS61282886A (ja) | 情報処理装置 | |
| JPS5918456Y2 (ja) | 液晶表示装置 | |
| CA1067224A (en) | Driving circuits for a multi-digit gas discharge panel | |
| JPS5848698Y2 (ja) | 複合型表示装置 | |
| JPS6159522A (ja) | タツチパネルキ−ボ−ド | |
| JPS6250818A (ja) | Ｌｃｄ表示装置 |