JPS6223092A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、表示制御技術に関し、例えばドツトマトリ
ックス方式の液晶表示装置を制御駆動する液晶表示コン
トローラドライバに利用して有効な技術に関する。

［背景技術］ ドツトマトリックス方式の液晶表示装置を制御駆動する
ＬＳＩ（大規模集積回路）化された液晶表示コントロー
ラドライバ（以下液晶コントローラと称する）として、
例えば、内部に表示データをコードとして格納する表示
データＲＡＭ　（ランダム・アクセス・メモリ）と、こ
の表示データＲＡＭから読み出されたコードに基づいて
表示パターンを形成するキャラクタ・ジェネレータＲＯ
Ｍ（リード・オンリ・メモリ）を有し、このキャラフタ
・ジェネレータＲＯＭから読み出されたパラレルデータ
をシリアルデータに変換して液晶駆動回路に送って液晶
表示装置の表示パネルに表示させるようにされたものが
ある（［株］日立製作所が昭和５８年３月に発行した「
日立ＭＯ３ＬＳＩデータブックＬＣＤドライバＬＳ　Ｉ
Ｊ第５２頁〜第８５頁参照）。

しかしながら、従来の液晶コントローラは白地に黒色の
ドツトで文字等を表示させるようになっており、黒地に
白色のドツトで文字を表示する白黒反転文字を表示させ
るには、複雑な外付は回路が必要になるという不都合が
あった。

［発明の目的］ この発明の目的は、簡単なハードウェアの付加により表
示データ用メモリに格納された表示データを変えること
なく、容易にかつ自由に白黒反転文字を表示させること
ができるような表示制御技術を提供することにある。

この発明の前記ならびにそのほか・の目的と新規な特徴
については、本明細書の記述および添附図面から明かに
なるであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、白黒を反転させたい文字列の先頭アドレスお
よび終了アドレスを記憶するアドレス・レジスタと、表
示駆動の際に表示データ用メモリをアクセスするアドレ
ス信号がこれらのレジスタに設定されたアドレス範囲に
入っている否か検出する手段とからなる反転制御回路を
設け、予めアドレス・レジスタに適当なアドレス範囲を
設定しておくことによってその範囲に表示を行なう際に
反転制御回路から発生される制御信号とキャラクタ・ジ
ェネレータＲＯＭから読み出された信号との排他的論理
和をとるようにすることによって、簡単なハードウェア
の付加により表示データ用ＲＡＭに格納された表示デー
タを変えることなく、容易にかつ自由に白黒反転文字を
表示させることができるようにするという上記目的を達
成するものである。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明を液晶コントローラＬＳＩに適用し
た場合の一実施例が示されている。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

半導体チップＡには、外部から内部回路に対する電源電
圧Ｖｃｃと接地電位ＧＮＤが印加されるとともに、内部
のクロック信号を形成するための発振信号０８Ｃ１，０
８Ｃ２や液晶表示駆動用電源ｖ１〜ｖ５が供給されるよ
うになっている。

第１図において１回路符号ＩＲで示されているのは、人
出力バッファＩＯＢを介して外部のマイクロプロセッサ
から液晶コントローラに供給される命令を保持するイン
ストラクション・レジスタである。インストラクション
・レジスタＩＲに保持された命令は、インストラクショ
ン・デコーダＩＤによってデコードされ、パ書込みｊ＃
　、　ＩＩ表示シフト”、″表示クリア″等の種々の命
令に対応した内部制御信号を形成する。

回路符号ＡＣで示されているのは、データ書込み時に書
込み位置を示すアドレスが設定されるアドレス・カウン
タである。このアドレス・カウンタＡＣには、インスト
ラクション・レジスタＩＲおよびインストラクション・
デコータＩＤを介して、命令とセットされた書込みアド
レスが設定されるようにされている。

回路符号ＤＲで示されているのは、入出力バツファ、Ｔ
ＯＢを介してマイクロプロセッサから供給される書込み
データ等を保持するデータ・レジスタである。このデー
タ・レジスタＤＲに保持されたデータは、内部バスＢＵ
Ｓを介して後述の表示データＲＡＭやキャラクタ・ジェ
ネレータＲＡＭへ供給可能にされている。

この実施例では、特に制限されないが、共通のデータ入
出力端子ＤＢ、−ＤＢ３およびＤＢ４〜ＤＢ、を介して
、マイクロプロセッサから供給される命令コードと書込
みデータが、上記インストラクション・レジスタＩＲお
よびデータ・レジスタＤＲに選択的にロードされる。そ
のデータの切換えのために、マイクロプロセッサから液
晶コントローラに対して切換え信号Ｒ８が供給されてい
る。この切換え信号Ｒ８によってデータ入出力端子ＤＢ
ｏ＝ＤＢ３　、ＤＢ４〜ＤＢ７に入力された信号が所望
のレジスタ（ＩＲまたはＤＲ）に取り込まれるようにな
っている。

回路符号ＤＤ−ＲＡＭで示されているのは、図示しない
液晶表示装置の表示パネルに表示される表示データを記
憶する随時読出し書込み可能な表示データＲＡＭである
。この表示データＲＡＭ（ＤＤ−ＲＡＭ）は、例えば８
ビツトのコードで示される文字が８０文字記憶できるよ
うな容量を持つようにされている。

回路符号ＲＯＭで示されているのは、上記表示データＲ
ＡＭ　（ＤＤ−ＲＡＭ）から読み出された文字コードに
対応した信号（文字パターン）を発生するためのパター
ン情報が記憶された読出し専用のキャラクタ・ジェネレ
ータＲ“ＯＭである。特に制限されないが、この実施例
では、キャラクタ・ジェネレータＲＯＭの他にユーザー
が任意のパターンを設定して自由に登録することができ
るキャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡＭ）
が設けられている。

上記キャラクタ・ジェネレータＲＯＭ　（ＣＧ−ＲＯＭ
）およびキャラクタ・ジェネレータＲＡＭ（ＣＧ−ＲＡ
Ｍ）は、上記表示データＲＡＭ　（ＤＤ−ＲＡＭ）から
読み出された文字コードおよびタイミング発生回路ＴＧ
から供給されるコモン信号（表示パネルのコモン電極に
印加される信号）と同期した列信号をデコードして選択
信号を発生するアドレス・デコーダＡＤによってアクセ
スされる。

この実施例では、反転制御回路ＴＯＣが設けられており
、アドレス・カウンタＡＣから表示データＲＡＭ　（Ｄ
Ｄ−ＲＡＭ）に供給されるアドレス信号が、内部のレジ
スタに設定されているアドレス範囲に入っていると、反
転制御信号が形成されて出力されるようになっている。

そして、上記キャラクタ・ジェネレータＲＡＭおよびＲ
ＯＭ　（以下、キャラクタ・ジェネレータ・メモリと総
称する）ＣＧ−ＲＯＭとＣＧ−ＲＡＭの出力信号と、上
記反転制御回路ＴＯＣ出された反転制御信号との排他的
論理和をとるイクスクルーシブ・オアゲートＧ　１　ｒ
　Ｇ　２が設けられ、その出力が並直列変換回路ＰＳＣ
に供給されるようにされている。

図面には、イクスクルーシブ・オアゲートＧａｐＧ２が
一つずつ示されているが、実際には各キャラクタ・ジェ
ネレータ・メモリＣＧ−ＲＯＭおよびＣＧ−ＲＡＭから
並列に読み出されるデータのビット数に対応した数だけ
設けられる。そして、キャラクタ・ジェネレータ・メモ
リＣＧ−ＲＯＭもしくはＣＧ−ＲＡＭから並列に読み出
された文字パターンデータは、並直列変換回路ＰＳＣに
おいてシリアルデータに変換され、シフトレジスタＳＲ
，に供給される。

シフトレジスタＳＲ１は、並直列変換回路ＰＳＣから供
給されるデータが例えば４０ビツト蓄積されると、それ
をまとめて４０ビツト構成のラッチ回路ＬＴＣへ送る。

ラッチ回路ＬＴＣに保持されたデータに基づいて、セグ
メント信号ドライバＳＳＤが液晶表示パネルのセグメン
ト電極を駆動するセグメント信号５ＥＧＩ〜５ＥＧ４０
を形成し、チップ外部へ出力する。

第２図には、上記反転制御回路ＴＯＣの一例が示されて
いる。この実施例では、白黒反転させたい文字列の先頭
アドレスと終了アドレスを設定するための開始アドレス
・レジスタＲＥＧｓと終了アドレス・レジスタＲＥＧｅ
とが設けられている。

また、各レジスタＲＥ　Ｇ　ｓとＲＥ　’Ｇ　ｅに対応
して一致検出回路ＣＮ１とＣＮ２が設けられており、−
数構出回路ＣＮ１．ＣＮ２には、上記レジスタＲＥＧｓ
とＲＥ　Ｇ　ｅに設定されているアドレスと、アドレス
・カウンタＡＣから出力される表示アドレス信号とがそ
れぞれ入力されている。そして、゛−一致検出回路ＣＮ
１アドレス・カウンタＡＣから表示データＲＡＭ　（Ｄ
Ｄ−ＲＡＭ）に供給されるアドレス信号が、レジスタＲ
Ｅ　Ｇ　ｓに設定された先頭アドレスに一致すると一致
検出信号を出力する。この−数構出信号によってフリッ
プフロップＦＦがセットされ、反転制御信号が形成され
るようになっている。

一方、アドレス・カウンタＡＣから出力されたアドレス
信号が、レジスタＲＥＧｅに設定された終了アドレスと
一致すると、−数構出回路ＣＮ。

から−数構出信号が出力される。これによってフリップ
フロップＦＦがリセットされ、反転制御信号が消滅する
ようになっている。

上記開始アドレス・レジスタＲＥＧｓと終了アドレス・
レジスタＲＥＧｅへのアドレスの設定は。

例えば前記アドレス・カウンタＡＣへのアドレスの設定
と同様にして、インストラクション・レジスタＩＲおよ
びインストラクション・デコーダＩＤを介して、命令と
セットされたアドレスを書き込むことにより行なうこと
ができる。データレジスタＤＲを介して内部パスＢＵＳ
経由でレジスタＲＥＧｓ、ＲＥＧｅへの設定を行なうよ
うにすることもできる。

また、特に制限されないが、上記実施例の反転制御回路
ＴＯＣではその出力すなわち反転制御信号がゲートＧ３
を介して出力されるようになっており、このゲートＧ３
をマスク信号によって制御して、レジスタＲＥＧｓ、Ｒ
ＥＧｅの設定いかんにかかわらずいつでも白黒反転表示
を禁止できるようにされている。この場合のマスク信号
は、例えばＬＳＩ内部に適当なフラッグを設けるか、あ
るいはそのような信号を供給できるような入力端子を設
けてやればよい。

なお、第１図において、回路符号ＴＯで示されているの
は、タイミング発生回路で、このタイミング発生回路Ｔ
Ｇは、外部端子から供給される発振信号ｏｓｃ、、ｏｓ
ｃ２に基づいて、上記アドレス・デコーダＡＤに供給さ
れる列信号や前述したインストラクション・レジスタＩ
Ｒその他の回路ブロックに対する内部クロック信号を形
成する。

さらに、タイミング発生回路ＴＧは、この実施例の液晶
コントローラに外付けされる液晶ドライバＬＳＩ等に対
する同期信号ＣＬ１　、ＣＬ２　、Ｍを形成し出力する
。

さらに、この実施例では、上記タイミング発生回路ＴＧ
から出力されるクロック信号によってシフト動作される
１６ビツトのようなシフトレジスタＳＲ２と、このシフ
トレジスタＳＲ２の出力信号および外部から供給される
電源ｖ１〜ｖ５に基づいて、液晶表示装置に対する１／
１６デユーテイのような時分割駆動方式によるコモン信
号ｃ。

Ｍ、〜Ｃ０Ｍ１　、を出力するコモン信号ドライバＣ３
Ｄが設けられている。

また、この実施例では、前記アドレス・カウンタＡＣに
セットされたアドレスに基づいて、液晶パネル上のデー
タ書込み位置にカーソル（−文字分のアンダーライン）
を表示させ、また、アドレス・カウンタＡＣの示す位置
の表示文字を点滅表示させるカーソル・ブリンク制御回
路ＣＢＣが設けられている。

なお、回路符号ＦＬＧで示されているのは、液晶コント
ローラＬＳＩ内部の状態を示すビジィ・フラッグで、マ
イクロプロセッサがこのビジィ・フラッグＦＬＧをチェ
ックすることによって、マイクロプロセッサに比べて動
作速度の遅い液晶コントローラの内部状態を知ることが
できるようにして、液晶コントローラに対する連続した
アクセスを待たせるようになっている。

ビジィ・フラッグＦＬＧの内容は、データ入出力端子Ｄ
ＢＯ〜ＤＢ、のうち一つ（例えばＤＢ、）から外部へ出
力可能にされている。マイクロプロセッサから液晶コン
トローラに供給される信号Ｅは、液晶コントローラに対
する動作起動信号である。

上記実施例の液晶コントローラにおいては、白黒反転表
示させたい文字がある場合に、その文字列の先頭アドレ
スと終了アドレスを反転制御回路ＴＯＣ内のレジスタＲ
ＥＧｓとＲＥＧｅに設定しておく。

このようにしておけば、表示駆動の際に対応する文字表
示が行なわれるときに反転制御回路Ｔ。

Ｃから反転制御信号が出力されて、キャラクタ。

ジェネレータ・メモリＣＧ−ＲＯＭまたはＣＧ−ＲＡＭ
から読み出された文字パターンのデータが、インスフル
ーシブ・オアゲートＧ□またはＧ２で反転されて、並直
列変換回路ＰＳＣへ送られる。

その結果、表示画面上の所望の文字列の各文字が第２図
（Ｂ）に示すごとく白黒反転されて表示される。一方、
反転が不要な場合には、反転制御回路ＴＯＣにマスク信
号を入れるか、フリップフロップＦＦとしてリセット優
先型を使用し、予めレジスタＲＥＧｓとＲＥＧｅを同一
値に設定してやる。すると、キャラクタ・ジェネレータ
・メモリＣＧ−ＲＯＭまたはＣＧ−ＲＡＭから読み出さ
れた文字パターンのデータがそのまま並直列変換回路Ｐ
ＳＣへ送られる。その結果、表示画面上の対応する位置
には、第２図（Ａ）に示すように、従来と同じ態様の文
字（もしくは記号）が表示される。

上記実施例では、ユーザーが文字パターンを任意に登録
することができるキャラクタ・ジェネレータＲＡＭ　（
ＣＧ−ＲＡＭ）が設けられているものについて説明した
が、このようなＲＡＭを有しない液晶コントローラに適
用できることはいうまでもない。

さらに、上記実施例における反転制御回路内の開始アド
レス・レジスタと終了アドレス・レジスタを２組以上設
け、２以上の文字列を各々反転表示させることができる
ようにしてもよい。

また、反転表示させたい文字列の開始アドレスと終了ア
ドレスを設定するレジスタを利用して。

あるいはそれとは別個にレジスタを設けて、そこにアン
グライン表示させたい文字列の開始アドレスと終了アド
レスを設定して、反転表示とアングライン表示を同時に
行なうようにすることも可能である。

〔効果］ 白黒を反転させたい文字列の先頭アドレスよび終了アド
レスを記憶するアドレス・レジスタと、表示駆動の際に
表示データ用メモリをアクセスするアドレス信号がこれ
らのレジスタに設定されたアドレス範囲に入っている否
か検出する手段とからなる反転制御回路を設けてなるの
で、予めアドレス・レジスタに適当なアドレス範囲を設
定しておくことによってその範囲の表示を行なう際に反
転制御回路において反転制御信号が形成され出力される
という作用により、その反転制御信号とキャラクタ・ジ
ェネレータＲＯＭから読み出された信号との排他的論理
和をとることによって、簡単なハードウェアの付加によ
り表示データ用メモリに格納された表示データを変える
ことなく、容易にかつ自由に白黒反転文字を表示させる
ことができるという効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、正常文字の白黒を反転する実施例について説明したが
、それに限定されるものでなく１表示データがカラー情
報を含む場合には１反転制御回路からの反転制御信号に
よって対応するビットを他の色へ変更させするようにす
ることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶装置の表示を制
御するＬＣＤコントローラドライバのようなＬＳＩに適
用したものについて説明したが、この発明はそれに限定
されるものでなく、ＣＲＴ表示装置のようなラスク方式
の表示装置の制御を行なう表示制御装置などにも利用す
ることができる。

【図面の簡単な説明】

第１図は本発明をＬＣＤコントローラドライバに適用し
た場合の一実施例を示すブロック図。 第２図は反転制御回路の一例を示す回路構成図、第３図
（Ａ）はドツトマトリックス形液晶表示装置における正
常な表示文字態様を示す説明図、同図ＣＢ）はその白黒
反転文字の態様を示す説明図である。 ＤＤ−ＲＡＭ・・・・表示データ・メモリ、ＣＧ−ＲＯ
Ｍ、ＣＧ−ＲＡＭ・・・・キャラクタ・ジェネレータ・
メモリ、ＩＲ・・・・インストラクション・レジスタ、
ＩＤ・・・・インストラクション・デコーダ、ＡＣ・・
・・アドレス・カウンタ、ＴＯＣ・・・・反転制御回路
、ＢＵＳ・・・・内部バス、ＧｌｙＧ２・・・・論理回
路（イクスクルーシブ・オアゲート）、ＲＥＧｓ・・・
・開始アドレス・レジスタ、ＲＥＧｅ・・・・終了アド
レス・レジスタ、ＣＮ、。 ＣＮ２・・・・−数構出回路。 第　　２　　図 第　　３ＦｉＡ

Claims (1)

1. 【特許請求の範囲】 １、２次元表示画面を有する表示装置の表示画面上に表
   示された任意の文字列の先頭アドレスおよび終了アドレ
   スを設定可能なレジスタと、表示データを記憶する表示
   データ・メモリに供給されるアドレス信号が上記レジス
   タに設定されたアドレス範囲に入っているか否か検出す
   るアドレス検出手段と、上記アドレス範囲のアドレスが
   出力されたときに反転制御信号が形成され、この反転制
   御信号に基づいて表示データをそのままもしくは反転し
   て出力する論理回路とを備えてなることを特徴とする表
   示制御装置。 ２、適当な制御信号に基づいて、上記反転制御信号の形
   成を禁止するマスク手段が設けられてなることを特徴と
   する特許請求の範囲第１項記載の表示制御装置。 ３、上記論理回路は、キャラクタ・ジェネレータ・メモ
   リからのデータと、上記反転制御信号との排他的論理和
   をとるイクスクルーシブ・オアゲート回路であることを
   特徴とする特許請求の範囲第１項もしくは第２項記載の
   表示制御装置。