JPS62240994A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS62240994A JPS62240994A JP61084721A JP8472186A JPS62240994A JP S62240994 A JPS62240994 A JP S62240994A JP 61084721 A JP61084721 A JP 61084721A JP 8472186 A JP8472186 A JP 8472186A JP S62240994 A JPS62240994 A JP S62240994A
- Authority
- JP
- Japan
- Prior art keywords
- display
- rom
- data
- control device
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 3
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディスプレイ画面上に表示される文字あるい
はパターンを表示制御するための表示制御装置に関する
ものである。
はパターンを表示制御するための表示制御装置に関する
ものである。
第２図は従来の表示制御装置を示すブロック図であり、
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタＲＯＭ、７は出力回路、８は入力制
御回路、９は表示メモリである。
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタＲＯＭ、７は出力回路、８は入力制
御回路、９は表示メモリである。
次に動作について説明する。発振回路１で発振して得た
クロックを基準信号にして、ＴＶ等表示装置の表示タイ
ミングに同期して、タイミング発生回路２で必要なタイ
ミングを作り出す。表示メモリ９では表示タイミングに
同期して、表示画面中の位置に対応した表示文字のデー
タを出力し、そのデータをアドレスとして、キャラクタ
ＲＯＭ６から所望の表示パターンを出力回路７に転送す
る。出力回路７では表示タイミングに同期して表示パタ
ーンを出力し表示装置に文字あるいはパターンを表示さ
せる。入力制御回路８はマイコン等の外部のコントロー
ラから送られて来る表示データを表示メモリ９に書き込
む働きをする。
クロックを基準信号にして、ＴＶ等表示装置の表示タイ
ミングに同期して、タイミング発生回路２で必要なタイ
ミングを作り出す。表示メモリ９では表示タイミングに
同期して、表示画面中の位置に対応した表示文字のデー
タを出力し、そのデータをアドレスとして、キャラクタ
ＲＯＭ６から所望の表示パターンを出力回路７に転送す
る。出力回路７では表示タイミングに同期して表示パタ
ーンを出力し表示装置に文字あるいはパターンを表示さ
せる。入力制御回路８はマイコン等の外部のコントロー
ラから送られて来る表示データを表示メモリ９に書き込
む働きをする。
ところで、この第２図に示す従来の表示制御装置を用い
て、例えば第３図に示すＶＴＲの番約予約のような表示
をＴＶ画面上に行なう場合、１画面に２４文字×１０行
、即ち２４０文字の表示が必要となる。文字の種類を１
２８（＝２７）種類とし、１文字車位で表示の明滅を制
御しようとすると８ビツトのデータが必要となる。従っ
て、表示メモリとしては１９２０ピッ１−（＝２４０ｘ
８）の書き換え可能なメモリ、即ちＲＡ Ｍが必要とな
り、この表示制御装置を１個のＬＳＩで構成しようとす
ると、面積の大きなチップとなってしまいコスト的に問
題になる。
て、例えば第３図に示すＶＴＲの番約予約のような表示
をＴＶ画面上に行なう場合、１画面に２４文字×１０行
、即ち２４０文字の表示が必要となる。文字の種類を１
２８（＝２７）種類とし、１文字車位で表示の明滅を制
御しようとすると８ビツトのデータが必要となる。従っ
て、表示メモリとしては１９２０ピッ１−（＝２４０ｘ
８）の書き換え可能なメモリ、即ちＲＡ Ｍが必要とな
り、この表示制御装置を１個のＬＳＩで構成しようとす
ると、面積の大きなチップとなってしまいコスト的に問
題になる。
また、マイコン等の別のコントローラから表示内容を制
御しようとすると、１画面に付１９２０ビットのデータ
を表示メモリに書き込む必要があり、コントローラの負
担も大きくなるという問題もある。
御しようとすると、１画面に付１９２０ビットのデータ
を表示メモリに書き込む必要があり、コントローラの負
担も大きくなるという問題もある。
さらに、データの転送に時間がかかり表示そのものの品
質にも問題が出て来る。
質にも問題が出て来る。
なおこの第３図中の“１工“はブランク（空白文字）で
ある。
ある。
本発明はこのような点に鑑みてなされたもので、ＬＳＩ
化したときチップ面積が小さくでき、かつマイコン等の
コントローラからの制御がし易い表示制御装置を提供せ
んとするものである。
化したときチップ面積が小さくでき、かつマイコン等の
コントローラからの制御がし易い表示制御装置を提供せ
んとするものである。
本発明に係る表示制御装置は、表示パターン内容を記憶
している表示メモリをＲＯＭで構成し、この表示用ＲＯ
Ｍとは別に表示パターン中の変更可能な内容を記憶する
ための変数用ＲＡＭを用意し、上記表示用ＲＯＭの特定
ビットの状態により、このＲＯＭの出力中の特定のビッ
トにより直接キャラクタＲＯＭをアクセスするか、ある
いは一度変数ＲＡＭをアクセスしそのＲＡＭのデータで
もってキャラクタＲＯＭをアクセスするかを選択するよ
うにしたものである。
している表示メモリをＲＯＭで構成し、この表示用ＲＯ
Ｍとは別に表示パターン中の変更可能な内容を記憶する
ための変数用ＲＡＭを用意し、上記表示用ＲＯＭの特定
ビットの状態により、このＲＯＭの出力中の特定のビッ
トにより直接キャラクタＲＯＭをアクセスするか、ある
いは一度変数ＲＡＭをアクセスしそのＲＡＭのデータで
もってキャラクタＲＯＭをアクセスするかを選択するよ
うにしたものである。
本発明においては、表示メモリをＲＯＭで構成したので
、ＲＡＭを用いるのに比べて大巾にチ・ノブ面積が小さ
く出来、かつ外部のコントローラからデータを書き込む
のは変数用ＲＡＭだけであるので、制御がやり易くなる
。
、ＲＡＭを用いるのに比べて大巾にチ・ノブ面積が小さ
く出来、かつ外部のコントローラからデータを書き込む
のは変数用ＲＡＭだけであるので、制御がやり易くなる
。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による表示制御装置を示し、
図において、１は発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ）、４は変数用ＲＡ
Ｍ、５は表示用ＲＯＭ３の特定の１ビツトの情報により
表示用ＲＯＭ３のデータか変数用ＲＡＭ４のデータかを
選択しキャラクタＲＯＭのアドレスデータを与える切換
回路、６は表示パターンデータを内蔵しているキャラク
タＲＯＭ（第２のＲＯＭ） 、７は出力回路、８は入力
制御回路である。
図において、１は発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ）、４は変数用ＲＡ
Ｍ、５は表示用ＲＯＭ３の特定の１ビツトの情報により
表示用ＲＯＭ３のデータか変数用ＲＡＭ４のデータかを
選択しキャラクタＲＯＭのアドレスデータを与える切換
回路、６は表示パターンデータを内蔵しているキャラク
タＲＯＭ（第２のＲＯＭ） 、７は出力回路、８は入力
制御回路である。
次にこの第１図に示す実施例の動作について説明する。
本実施例において、発振回路１で得られたクロックを基
準信号として、タイミング発生回路２ではＴＶ等の表示
装置の表示タイミングに同期して必要なタイミングを作
り出す。外部からは映像信号の水平及び垂直同期信号を
入力して同期させる。表示用ＲＯＭ３では表示内容に対
応したデータをマスクＲＯＭの様な形で書き込んでおく
。
準信号として、タイミング発生回路２ではＴＶ等の表示
装置の表示タイミングに同期して必要なタイミングを作
り出す。外部からは映像信号の水平及び垂直同期信号を
入力して同期させる。表示用ＲＯＭ３では表示内容に対
応したデータをマスクＲＯＭの様な形で書き込んでおく
。
第３図に示す表示例の１行目ｒＬＩＵＬＩＰＲＯＧＲＡ
Ｍ、＝Ｎ Ｏ、１２ｕｕｕし口ｕｕｕＡ例に取ると（
「工」はブランクを示し、このブランクも一種の文字と
して扱う必要がある）、「１２」以外は固定のパターン
であり、従ってこの固定のパターンについては表示文字
に対応したキャラクタＲＯＭ６のアドレスを表示用ＲＯ
Ｍ３に直接書き込んでおく。ここでたとえば表示文字の
種類が１２８種類あるときは１文字に付き７ビツト必要
である。また「１２」は変数文字（第３図中○で囲んで
ある文字がこれに相当する）であり、これについては変
数ＲＡＭ４のある定められたアドレスに入れるようにし
、そのアドレスを表示用ＲＯＭ３で同じく指定する。変
数の種類が例えば３２の時は５ビツトで指定できる。表
示用ＲＯＭ３がキャラクタＲＯＭ６のアドレスを直接指
定するが、変数用ＲＡＭ４のアドレスを指定しているか
は、表示用ＲＯＭ３のアドレス指定に用いていない特定
のビットの情報により区別することが出来る。
Ｍ、＝Ｎ Ｏ、１２ｕｕｕし口ｕｕｕＡ例に取ると（
「工」はブランクを示し、このブランクも一種の文字と
して扱う必要がある）、「１２」以外は固定のパターン
であり、従ってこの固定のパターンについては表示文字
に対応したキャラクタＲＯＭ６のアドレスを表示用ＲＯ
Ｍ３に直接書き込んでおく。ここでたとえば表示文字の
種類が１２８種類あるときは１文字に付き７ビツト必要
である。また「１２」は変数文字（第３図中○で囲んで
ある文字がこれに相当する）であり、これについては変
数ＲＡＭ４のある定められたアドレスに入れるようにし
、そのアドレスを表示用ＲＯＭ３で同じく指定する。変
数の種類が例えば３２の時は５ビツトで指定できる。表
示用ＲＯＭ３がキャラクタＲＯＭ６のアドレスを直接指
定するが、変数用ＲＡＭ４のアドレスを指定しているか
は、表示用ＲＯＭ３のアドレス指定に用いていない特定
のビットの情報により区別することが出来る。
例えば、表示用ＲＯＭ３の最上位ビットが“０”のとき
は表示用ＲＯＭ３のデータで直接キャラクタＲＯＭ６の
アドレスを指定し、′１”のときは変数用ＲＡＭのアド
レスを指定するように設定すれば良く、具体的にはキャ
ラクタＲＯＭ６のアドレスを表示用ＲＯＭ３の最上位ビ
ットの情報に応じて表示用ＲＯＭ３のデータかあるいは
変数用ＲＡＭのデータかを切換え回路５で選択すれば良
い。
は表示用ＲＯＭ３のデータで直接キャラクタＲＯＭ６の
アドレスを指定し、′１”のときは変数用ＲＡＭのアド
レスを指定するように設定すれば良く、具体的にはキャ
ラクタＲＯＭ６のアドレスを表示用ＲＯＭ３の最上位ビ
ットの情報に応じて表示用ＲＯＭ３のデータかあるいは
変数用ＲＡＭのデータかを切換え回路５で選択すれば良
い。
そしてこのキャラクタＲＯＭ６の出力はシフトレジスタ
で構成された出力回路に転送され、表示り・ｆミングに
同期して出力され、表示画面に文字あるいはパターンが
表示される。
で構成された出力回路に転送され、表示り・ｆミングに
同期して出力され、表示画面に文字あるいはパターンが
表示される。
このように、本実施例では表示メモリにＲＯＭを用いる
ことが出来るので、ＲＡＭを用いなければならない従来
例に比べて回路規模を大幅に小さくすることが出来る。
ことが出来るので、ＲＡＭを用いなければならない従来
例に比べて回路規模を大幅に小さくすることが出来る。
一般にＣＭ ＯＳ （Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍ
ｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
）ではＲＡＭのサイズに比べてＲＯＭのサイズは１／６
になるのでワンチップのＬＳＩで構成したときは大幅な
原価低減になる。一方、外部のコントローラで制御する
ときも書き込む必要のあるデータは変数用ＲＡＭだけで
あるので、制御を簡単にかつ早く行なうことが出来ると
いう効果がある。
ｅｔａｌ ０ｘｉｄｅ Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
）ではＲＡＭのサイズに比べてＲＯＭのサイズは１／６
になるのでワンチップのＬＳＩで構成したときは大幅な
原価低減になる。一方、外部のコントローラで制御する
ときも書き込む必要のあるデータは変数用ＲＡＭだけで
あるので、制御を簡単にかつ早く行なうことが出来ると
いう効果がある。
なお第１図の実施例では出力回路としてシフトレジスタ
を用いたものを示したが、表示タイミングに同期して出
力出来るものであれば何を用いても良い。
を用いたものを示したが、表示タイミングに同期して出
力出来るものであれば何を用いても良い。
以上のように、本発明に係る表示側’４１５ 装置によ
れば、ＲＡＭを用いるのに比べ大巾にチップ面積を縮小
でき、かつ外部のコントローラからの制御が容易となる
効果がある。
れば、ＲＡＭを用いるのに比べ大巾にチップ面積を縮小
でき、かつ外部のコントローラからの制御が容易となる
効果がある。
第１図は本発明の一実施例による表示制御装置を示すブ
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置による表示
の一例を示す図である。 図において、ｌは発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ） 、４は変数用Ｒ
ＡＭ、５は切換え回路、６はキャラクタＲＯＭ （第２
（７）ＲＯＭ） 、７は出力回路、８は入力制御回路で
ある。 なお図中同一符号は同−又は相当部分を示す。
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置による表示
の一例を示す図である。 図において、ｌは発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ） 、４は変数用Ｒ
ＡＭ、５は切換え回路、６はキャラクタＲＯＭ （第２
（７）ＲＯＭ） 、７は出力回路、８は入力制御回路で
ある。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）ディスプレイ装置上に表示される表示パターン内
容を記憶している第１のＲＯＭと、 該第１のＲＯＭの出力データによりアドレス制御された
上記表示パターン内容中の変更可能な内容を記憶するＲ
ＡＭと、 上記第１のＲＯＭからの出力データの状態に応じて上記
第１のＲＯＭの出力データかあるいは上記ＲＡＭの出力
データのいずれかにより制御されて上記ディスプレイ装
置上に表示すべき所要の表示パターンデータを出力する
第２のＲＯＭと、該第２のＲＯＭの出力データをラッチ
し、所定のタイミングにこれをディスプレイ装置に出力
する出力回路とを備えたことを特徴とする表示制御装置
。 - （２）その全体を１つのＬＳＩで構成したことを特徴と
する特許請求の範囲第１項記載の表示制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61084721A JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
| US07/033,466 US4897637A (en) | 1986-04-11 | 1987-04-02 | Display controller |
| DE3787917T DE3787917T4 (de) | 1986-04-11 | 1987-04-10 | Anzeigesteuergerät. |
| DE87303150A DE3787917D1 (de) | 1986-04-11 | 1987-04-10 | Anzeigesteuergerät. |
| EP87303150A EP0242139B1 (en) | 1986-04-11 | 1987-04-10 | Display controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61084721A JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62240994A true JPS62240994A (ja) | 1987-10-21 |
| JPH0736105B2 JPH0736105B2 (ja) | 1995-04-19 |
Family
ID=13838545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61084721A Expired - Lifetime JPH0736105B2 (ja) | 1986-04-11 | 1986-04-11 | 表示制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4897637A (ja) |
| EP (1) | EP0242139B1 (ja) |
| JP (1) | JPH0736105B2 (ja) |
| DE (2) | DE3787917T4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123285A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 画面表示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5412403A (en) * | 1990-05-17 | 1995-05-02 | Nec Corporation | Video display control circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126135A (en) * | 1976-04-15 | 1977-10-22 | Mitsubishi Electric Corp | Memory for display device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3566361A (en) * | 1968-07-09 | 1971-02-23 | Sanders Associates Inc | Data management computer driven display system |
| US4107741A (en) * | 1973-02-16 | 1978-08-15 | Lemelson Jerome H | Data generating and recording system for scanning a display tube screen |
| GB1461929A (en) * | 1974-07-11 | 1977-01-19 | British Broadcasting Corp | Data display systems |
| FR2365843A1 (fr) * | 1976-09-22 | 1978-04-21 | Telediffusion Fse | Perfectionnements aux systemes de transmission numerique et d'affichage de textes sur un ecran de television |
| JPS5588129A (en) * | 1978-12-27 | 1980-07-03 | Fuji Photo Film Co Ltd | Form synthesizer-recorder |
| JPS5685784A (en) * | 1979-12-14 | 1981-07-13 | Casio Computer Co Ltd | Dot pattern readdin scheme |
| EP0099989B1 (en) * | 1982-06-28 | 1990-11-14 | Kabushiki Kaisha Toshiba | Image display control apparatus |
| JPS5968040A (ja) * | 1982-10-11 | 1984-04-17 | Fujitsu Ltd | カード様式変更処理方法 |
| JPS59116787A (ja) * | 1982-12-24 | 1984-07-05 | 株式会社日立製作所 | デイスプレイ表示方式 |
| US4625203A (en) * | 1983-10-18 | 1986-11-25 | Digital Equipment Corporation | Arrangement for providing data signals for a data display system |
| JPH0614273B2 (ja) * | 1984-07-24 | 1994-02-23 | 三菱電機株式会社 | 映像表示制御装置 |
| JPS61272784A (ja) * | 1985-05-28 | 1986-12-03 | 三菱電機株式会社 | 表示制御装置 |
| JPH087569B2 (ja) * | 1985-06-21 | 1996-01-29 | 株式会社日立製作所 | 表示制御装置 |
-
1986
- 1986-04-11 JP JP61084721A patent/JPH0736105B2/ja not_active Expired - Lifetime
-
1987
- 1987-04-02 US US07/033,466 patent/US4897637A/en not_active Expired - Lifetime
- 1987-04-10 DE DE3787917T patent/DE3787917T4/de not_active Expired - Lifetime
- 1987-04-10 EP EP87303150A patent/EP0242139B1/en not_active Expired - Lifetime
- 1987-04-10 DE DE87303150A patent/DE3787917D1/de not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52126135A (en) * | 1976-04-15 | 1977-10-22 | Mitsubishi Electric Corp | Memory for display device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123285A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 画面表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0242139A2 (en) | 1987-10-21 |
| EP0242139A3 (en) | 1990-03-21 |
| JPH0736105B2 (ja) | 1995-04-19 |
| EP0242139B1 (en) | 1993-10-27 |
| DE3787917D1 (de) | 1993-12-02 |
| US4897637A (en) | 1990-01-30 |
| DE3787917T2 (de) | 1994-05-19 |
| DE3787917T4 (de) | 1995-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (ja) | 画像表示装置 | |
| JPH0612863A (ja) | デュアルポートｄｒａｍ | |
| US4924432A (en) | Display information processing apparatus | |
| JPS63169687A (ja) | 表示装置 | |
| JPS62240994A (ja) | 表示制御装置 | |
| JPS63161493A (ja) | 表示制御装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPS6228474B2 (ja) | ||
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JPH0713913A (ja) | シリアルデータ転送方法 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPH0227677B2 (ja) | ||
| JP2507422B2 (ja) | ビツトマツプイメ−ジ処理装置 | |
| JPS61272784A (ja) | 表示制御装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPS61239774A (ja) | 画像拡大装置 | |
| JPH01123285A (ja) | 画面表示装置 | |
| JPS63235985A (ja) | 文字パタ−ン発生装置 | |
| JPS63217477A (ja) | 表示装置におけるグラフイツクメモリ制御装置 | |
| JPS60233688A (ja) | ラスタスキヤンｃｒｔグラフイツク表示装置 | |
| JPH04112280A (ja) | 表示制御回路及びそれを備えたマイクロコンピュータ | |
| JPS604978A (ja) | 表示制御装置 | |
| JPS638696A (ja) | 表示装置 | |
| JPH05119749A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |