JPS63161493A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS63161493A JPS63161493A JP61314417A JP31441786A JPS63161493A JP S63161493 A JPS63161493 A JP S63161493A JP 61314417 A JP61314417 A JP 61314417A JP 31441786 A JP31441786 A JP 31441786A JP S63161493 A JPS63161493 A JP S63161493A
- Authority
- JP
- Japan
- Prior art keywords
- display
- rom
- data
- output
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100524646 Toxoplasma gondii ROM6 gene Proteins 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディスプレイ画面上に表示される文字あるいは
パターンを表示するための表示制御装置に関するもので
ある。
パターンを表示するための表示制御装置に関するもので
ある。
第２図は従来の表示制御装置を示すブロック図であり、
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタＲＯ，Ｍ、７は出力回路、８は入力
制御回路、１０は表示メモリである。
第２図において、１は発振回路、２はタイミング発生回
路、６はキャラクタＲＯ，Ｍ、７は出力回路、８は入力
制御回路、１０は表示メモリである。
次に動作について説明する０発振回路ｌで発振して得た
クロックを基準信号にして、ＴＶ等表示装置の表示タイ
ミングに同期して、タイミング発生回路２で必要なタイ
ミングを作り出す０表示メモリ１０では表示タイミング
に同期して、表示画面中の位置に対応した表示文字のデ
ータを出力し、そのデータをアドレスとして、キャラク
タＲＯＭ６から所望の表示パターンを出力回路７に転送
する。出力回路７では表示タイミングに同期して表示パ
ターンを出力し、表示装置に文字あるいはパターンを表
示させる。入力制御回路８はマイコン等の外部のコント
ローラから送られてくる表示データを表示メモリ１０に
書き込む働きをする。
クロックを基準信号にして、ＴＶ等表示装置の表示タイ
ミングに同期して、タイミング発生回路２で必要なタイ
ミングを作り出す０表示メモリ１０では表示タイミング
に同期して、表示画面中の位置に対応した表示文字のデ
ータを出力し、そのデータをアドレスとして、キャラク
タＲＯＭ６から所望の表示パターンを出力回路７に転送
する。出力回路７では表示タイミングに同期して表示パ
ターンを出力し、表示装置に文字あるいはパターンを表
示させる。入力制御回路８はマイコン等の外部のコント
ローラから送られてくる表示データを表示メモリ１０に
書き込む働きをする。
ところで、この第２図に示す従来の表示制御装置を用い
て、例えば第３図に示すＶＴＲの番約予約のような表示
をＴＶ画面上に行う場合、１画面に２４文字ｘｌＯ行、
即ち２４０文字の表示が必要となる。文字の種類を１２
８（−２７）ｌｉ類とし、１文字単位で表示の明滅を制
御しようとすると８ビツトのデータが必要となる。従っ
て、表示メモリとては１９２０ビツト（−２４０Ｘ８）
の書き換え可能なメモリ、即ちＲＡＭが必要となり、こ
の表示制御装置を１個のＬＳＩで構成しようとすると、
面積の大きなチップとなってしまいコスト的に問題とな
る。
て、例えば第３図に示すＶＴＲの番約予約のような表示
をＴＶ画面上に行う場合、１画面に２４文字ｘｌＯ行、
即ち２４０文字の表示が必要となる。文字の種類を１２
８（−２７）ｌｉ類とし、１文字単位で表示の明滅を制
御しようとすると８ビツトのデータが必要となる。従っ
て、表示メモリとては１９２０ビツト（−２４０Ｘ８）
の書き換え可能なメモリ、即ちＲＡＭが必要となり、こ
の表示制御装置を１個のＬＳＩで構成しようとすると、
面積の大きなチップとなってしまいコスト的に問題とな
る。
また、マイコン等の別のコントローラから表示内容を制
御しようとすると、１画面につき１９２０ビツトのデー
タを表示メモリに書き込む必要があり、コントローラの
負担も大きくなるという問題もある。
御しようとすると、１画面につき１９２０ビツトのデー
タを表示メモリに書き込む必要があり、コントローラの
負担も大きくなるという問題もある。
さらに、データの転送に時間がかかり、表示そ。
のものの品質にも問題が出てくる。
なお、この第３図の“−ゝはブランク（空白文字）であ
る。
る。
本発明はこのような点に鑑みてなされたもので、ＬＳＩ
化したときチップ面積゛が小さくでき、かつマイコン等
のコントローラからの制御が容易な表示制御装置を提供
せんとするものである。
化したときチップ面積゛が小さくでき、かつマイコン等
のコントローラからの制御が容易な表示制御装置を提供
せんとするものである。
本発明に係る表示制御装置は、表示パターン内容を記憶
している表示メモリをＲＯＭで構成し、この表示用ＲＯ
Ｍとは別に表示パターン中の変更可能な内容を記憶する
ための変数用ＲＡＭを用意し、上記表示用ＲＯＭの特定
ビットの状態により、このＲＯＭの出力中の特定のビッ
トにより直接キャラクタＲＯＭをアクセスするか、ある
いは１度変数ＲＡＭをアクセスしそのＲＡＭのデータで
もってキャラクタＲＯＭをアクセスするかを選択するよ
うにし、更に表示用ＲＯＭの表示領域を制御するための
表示制御レジスタを設けるようにしたものである。
している表示メモリをＲＯＭで構成し、この表示用ＲＯ
Ｍとは別に表示パターン中の変更可能な内容を記憶する
ための変数用ＲＡＭを用意し、上記表示用ＲＯＭの特定
ビットの状態により、このＲＯＭの出力中の特定のビッ
トにより直接キャラクタＲＯＭをアクセスするか、ある
いは１度変数ＲＡＭをアクセスしそのＲＡＭのデータで
もってキャラクタＲＯＭをアクセスするかを選択するよ
うにし、更に表示用ＲＯＭの表示領域を制御するための
表示制御レジスタを設けるようにしたものである。
本発明においては、表示メモリをＲＯＭで構成したので
、ＲＯＭを用いるのに比べて大巾にチップ面積が小さく
なり、かつ外部のコントローラからデータを書き込むの
は変数用ＲＡＭだけであるので、制御がやり易くなり、
さらに表示ＲＯＭの表示領域を制御するための表示制御
レジスタを設けたので、必要の部分だけ表示画面上に表
示を行わせることが簡単に実現できる。
、ＲＯＭを用いるのに比べて大巾にチップ面積が小さく
なり、かつ外部のコントローラからデータを書き込むの
は変数用ＲＡＭだけであるので、制御がやり易くなり、
さらに表示ＲＯＭの表示領域を制御するための表示制御
レジスタを設けたので、必要の部分だけ表示画面上に表
示を行わせることが簡単に実現できる。
以下、本発明の一実施例を図について説明する。
第１図は本発明の一実施例による表示制御装置を示し、
図において、１は発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ）、４は変数用ＲＡ
Ｍ、５は表示用ＲＯＭ３の特定の１ビツトの情報により
表示用ＲＯＭ３のデータか変数用ＲＡＭ４のデータかを
選択しキャラクタＲＯＭのアドレスデータを与える切換
回路、６は表示パターンデータを内蔵しているキャラク
タＲＯＭ（第２のＲＯＭ） 、７は出力回路、８は入力
制御回路、９は表示用ＲＯＭ３の表示領域を制御するた
めの表示制御レジスタである。
図において、１は発振回路、２はタイミング発生回路、
３は表示用ＲＯＭ （第１のＲＯＭ）、４は変数用ＲＡ
Ｍ、５は表示用ＲＯＭ３の特定の１ビツトの情報により
表示用ＲＯＭ３のデータか変数用ＲＡＭ４のデータかを
選択しキャラクタＲＯＭのアドレスデータを与える切換
回路、６は表示パターンデータを内蔵しているキャラク
タＲＯＭ（第２のＲＯＭ） 、７は出力回路、８は入力
制御回路、９は表示用ＲＯＭ３の表示領域を制御するた
めの表示制御レジスタである。
次に動作について説明する。
本実施例において、発振回路１で得られたクロックを基
準信号として、タイミング発生回路２ではＴＶ等の表示
装置の表示タイミングに同期して必要なタイミングを作
り出す、外部からは映像信号の水平及び垂直同期信号を
入力して同期させる。
準信号として、タイミング発生回路２ではＴＶ等の表示
装置の表示タイミングに同期して必要なタイミングを作
り出す、外部からは映像信号の水平及び垂直同期信号を
入力して同期させる。
表示ＲＯＭ３では、表示内容に対応したデータをマスク
ＲＯＭのような形で書き込んでおく。
ＲＯＭのような形で書き込んでおく。
第３図に示す表示例の１行目ｒ ｐ−ｍ−
」を例に取るとく「−」はブランクを示し、このブラン
クも一種の文字として扱う必要がある）、ｒ１２ｊ以外
は固定のパターンであり、従ってこの固定のパターンに
ついては表示文字に対応したキャラクタＲＯＭ６のアド
レスを表示用ＲＯＭ３に直接書き込んでおく、ここで例
えば表示文字の種類が１２８種類あるときは１文字につ
き７ビツト必要である。また「１２」は変数文字（第３
図中Ｏで囲んである文字がこれに相当する）であり、こ
れについては変数ＲＡＭ４のある定められたアドレスに
入れるようにし、そのアドレスを表示用ＲＯＭ３で同じ
く指定する。変数の種類が例えば３２の時は５ビツトで
指定できる。表示用ＲＯＭ３がキャラクタＲＯＭ６のア
ドレスを直接指定するか、変数用ＲＡＭ４のアドレスを
指定しているかは、表示用ＲＯＭ３のアドレス指定に用
いていない特定のピントの情報により２ 区別すること
ができる。
」を例に取るとく「−」はブランクを示し、このブラン
クも一種の文字として扱う必要がある）、ｒ１２ｊ以外
は固定のパターンであり、従ってこの固定のパターンに
ついては表示文字に対応したキャラクタＲＯＭ６のアド
レスを表示用ＲＯＭ３に直接書き込んでおく、ここで例
えば表示文字の種類が１２８種類あるときは１文字につ
き７ビツト必要である。また「１２」は変数文字（第３
図中Ｏで囲んである文字がこれに相当する）であり、こ
れについては変数ＲＡＭ４のある定められたアドレスに
入れるようにし、そのアドレスを表示用ＲＯＭ３で同じ
く指定する。変数の種類が例えば３２の時は５ビツトで
指定できる。表示用ＲＯＭ３がキャラクタＲＯＭ６のア
ドレスを直接指定するか、変数用ＲＡＭ４のアドレスを
指定しているかは、表示用ＲＯＭ３のアドレス指定に用
いていない特定のピントの情報により２ 区別すること
ができる。
例えば、表示用ＲＯＭ３の最上位ビットが“０”のとき
は表示用ＲＯＭ３のデータで直接キャラクタＲＯＭ６の
アドレスを指定し、“１”のときは変数用ＲＡＭ４のア
ドレスを指定するように設定すれば良く、具体的にはキ
ャラクタＲＯＭ６のアドレスを表示用ＲＯＭ３の最上位
ビットの情報に応じて表示用ＲＯＭ３のデータかあるい
は変数用ＲＡＭ４のデータかを切換え回路５で選択すれ
ばよい。
は表示用ＲＯＭ３のデータで直接キャラクタＲＯＭ６の
アドレスを指定し、“１”のときは変数用ＲＡＭ４のア
ドレスを指定するように設定すれば良く、具体的にはキ
ャラクタＲＯＭ６のアドレスを表示用ＲＯＭ３の最上位
ビットの情報に応じて表示用ＲＯＭ３のデータかあるい
は変数用ＲＡＭ４のデータかを切換え回路５で選択すれ
ばよい。
そして、このキャラクタＲＯＭ６の出力はシフトレジス
タで構成された出力回路７に転送され、表示タイミング
に同期して出力され、表示画面に文字あるいはパターン
が表示される。
タで構成された出力回路７に転送され、表示タイミング
に同期して出力され、表示画面に文字あるいはパターン
が表示される。
表示制御レジスフ９では表示用ＲＯＭ３のどの行からど
の行までを表示装置上のどの位置に表示するかを指定す
る。即ち、表示制御レジスタ９には表示開始行と表示終
了行及び表示位置のデータを格納し、マスクＲＯＭとし
て固定のデータとして書き込んでおくか、入力制御回路
８から可変データとして書き込みを行う、また１画面に
２ブロック以上の表示を行う場合には、各ブロックの表
示開始行と終了行及び表示位置のデータを表示制御レジ
スタ９に格納する。
の行までを表示装置上のどの位置に表示するかを指定す
る。即ち、表示制御レジスタ９には表示開始行と表示終
了行及び表示位置のデータを格納し、マスクＲＯＭとし
て固定のデータとして書き込んでおくか、入力制御回路
８から可変データとして書き込みを行う、また１画面に
２ブロック以上の表示を行う場合には、各ブロックの表
示開始行と終了行及び表示位置のデータを表示制御レジ
スタ９に格納する。
複数の表示画面を持たせる場合には、各表示画面（これ
をページと呼ぶ）ごとに表示制御レジスタ９を設け、ど
のページを表示するかを外部から制御するようにすれば
良い。
をページと呼ぶ）ごとに表示制御レジスタ９を設け、ど
のページを表示するかを外部から制御するようにすれば
良い。
このように、本実施例では表示メモリにＲＯＭを用いた
ので、ＲＡＭを用いなければならない従来例に比べて回
路規模を大幅に小さくすることができる。一般にＣＭ
ＯＳ （Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭｅｔａｌＯｘ
ｉｄｅ Ｓｅ＋５ｉｃｏｎｄｕｃｔｏｒ ）ではＲＡＭ
のサイズに比べてＲＯＭのサイズは１／６になろので、
ワンチップのＬＳＩで構成したときは大幅な原価低減に
なる。一方、外部のコントローラで制御するときも書き
込む必要のあるデータは変数用ＲＡＭだけであるので、
制御を簡単にかつ早（行うことができる。又、表示画面
を変えるときは表示制御レジスタのデータを変えるだけ
で済み、更に、複数の表示制御レジスタを設けた場合は
どの表示制御レジスタを選択するかだけで済む。
ので、ＲＡＭを用いなければならない従来例に比べて回
路規模を大幅に小さくすることができる。一般にＣＭ
ＯＳ （Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭｅｔａｌＯｘ
ｉｄｅ Ｓｅ＋５ｉｃｏｎｄｕｃｔｏｒ ）ではＲＡＭ
のサイズに比べてＲＯＭのサイズは１／６になろので、
ワンチップのＬＳＩで構成したときは大幅な原価低減に
なる。一方、外部のコントローラで制御するときも書き
込む必要のあるデータは変数用ＲＡＭだけであるので、
制御を簡単にかつ早（行うことができる。又、表示画面
を変えるときは表示制御レジスタのデータを変えるだけ
で済み、更に、複数の表示制御レジスタを設けた場合は
どの表示制御レジスタを選択するかだけで済む。
なお、第１図の実施例では出力回路としてシフトレジス
タを用いたものを示したが、これは表示タイミングに同
期して出力できるものであれば何を用いても良い。
タを用いたものを示したが、これは表示タイミングに同
期して出力できるものであれば何を用いても良い。
以上のように、本実施例に係る表示制御装置によれば、
表示用メモリとしてＲＯＭを用いるとともに、このＲＯ
Ｍとは別に表示パターン中の変更可能な内容な記憶する
ための変数用ＲＡＭを設けたので、従来のように表示用
メモリとしてＲＡＭを用いるのに比べ大幅にチップ面積
を縮小でき、かつ外部のＲＡＭからの制御が容易となり
、更に表示用ＲＯＭの表示領域を制御するための表示制
御レジスタを設けたので、必要な部分だけを表示画面に
表示させることが簡単に行える効果がある。
表示用メモリとしてＲＯＭを用いるとともに、このＲＯ
Ｍとは別に表示パターン中の変更可能な内容な記憶する
ための変数用ＲＡＭを設けたので、従来のように表示用
メモリとしてＲＡＭを用いるのに比べ大幅にチップ面積
を縮小でき、かつ外部のＲＡＭからの制御が容易となり
、更に表示用ＲＯＭの表示領域を制御するための表示制
御レジスタを設けたので、必要な部分だけを表示画面に
表示させることが簡単に行える効果がある。
第１図は本発明の一実施例による表示制御装置を示すブ
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置におりる表
示の一例を示す図である。 ３・・・表示用ＲＯＭ、４・・・変数用ＲＡＭ２５・・
−切り換え回路、６・・・キャラクタＲＯＭ、７・・・
出力回路、８・・・入力制御回路、９・・・表示制御レ
ジスタ。 なお図中同一符号は同−又は相当部分を示す。
ロック図、第２図は従来の表示制御装置を示すブロック
図、第３図は本発明及び従来の表示制御装置におりる表
示の一例を示す図である。 ３・・・表示用ＲＯＭ、４・・・変数用ＲＡＭ２５・・
−切り換え回路、６・・・キャラクタＲＯＭ、７・・・
出力回路、８・・・入力制御回路、９・・・表示制御レ
ジスタ。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）ディスプレイ装置上に表示される表示パターン内
容を記憶している第１のＲＯＭと、 この第１のＲＯＭの出力データによりアドレス制御され
る上記表示パターンの内容のうちの変更可能な内容を記
憶するＲＡＭと、 上記ディスプレイ装置上に表示すべき所要の表示パター
ンデータを記憶し、上記第１のＲＯＭからの出力データ
の状態に応じて上記第１のＲＯＭの出力データかあるい
は上記ＲＡＭの出力データのいずれかにより制御されて
上記表示パターンデータを出力する第２のＲＯＭと、 この第２のＲＯＭの出力データをラッチし、所定のタイ
ミングにこれをディスプレイ装置に出力する出力回路と
、 上記第１のＲＯＭの表示する領域を指定する１つまたは
複数のレジスタとを備えたことを特徴とする表示制御装
置。 - （２）上記第１、第２のＲＯＭ、ＲＡＭ、出力回路、及
びレジスタは１つのＬＳＩで構成されていることを特徴
とする特許請求の範囲第１項記載の表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314417A JP2898283B2 (ja) | 1986-12-24 | 1986-12-24 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314417A JP2898283B2 (ja) | 1986-12-24 | 1986-12-24 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161493A true JPS63161493A (ja) | 1988-07-05 |
| JP2898283B2 JP2898283B2 (ja) | 1999-05-31 |
Family
ID=18053093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314417A Expired - Lifetime JP2898283B2 (ja) | 1986-12-24 | 1986-12-24 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898283B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5865479A (ja) * | 1981-10-14 | 1983-04-19 | 松下電子工業株式会社 | 表示用大規模集積回路 |
| JPS5865477A (ja) * | 1981-10-14 | 1983-04-19 | 松下電子工業株式会社 | 表示用大規模集積回路 |
-
1986
- 1986-12-24 JP JP61314417A patent/JP2898283B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5865479A (ja) * | 1981-10-14 | 1983-04-19 | 松下電子工業株式会社 | 表示用大規模集積回路 |
| JPS5865477A (ja) * | 1981-10-14 | 1983-04-19 | 松下電子工業株式会社 | 表示用大規模集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898283B2 (ja) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61159686A (ja) | 画像表示装置 | |
| US6005537A (en) | Liquid-crystal display control apparatus | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JPS63161493A (ja) | 表示制御装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPS62240994A (ja) | 表示制御装置 | |
| JPS62242989A (ja) | 表示制御装置 | |
| JPS62102288A (ja) | ビツトマツプデイスプレイ装置 | |
| JPH04225453A (ja) | データ処理装置 | |
| JP2932627B2 (ja) | 表示装置 | |
| JPH0695272B2 (ja) | 画像表示装置 | |
| JPS59197083A (ja) | Ｃｒｔ表示装置 | |
| JPS63131181A (ja) | 文字表示装置 | |
| JPS63235985A (ja) | 文字パタ−ン発生装置 | |
| JPH0264874A (ja) | 画像メモリ制御回路 | |
| JPH03116194A (ja) | ディスブレイ制御装置 | |
| JPH01193893A (ja) | Ｃｒｔディスプレイ装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPH0381880A (ja) | ピクセル・マスク発生方法とグラフィックスプロセッサ | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPH01137289A (ja) | 色情報変換回路 | |
| JPS62280794A (ja) | 文字表示の制御方法 | |
| JPS63217477A (ja) | 表示装置におけるグラフイツクメモリ制御装置 | |
| JPS62229347A (ja) | 記憶回路アクセス装置 | |
| JPH026995A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |