JPS62164087A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は１表示制御技術に関し、例えばドツトマトリ
ックス方式の液晶表示装置を制御駆動する液晶表示コン
トローラドライバに利用して有効な技術に関する。

［従来の技術］ ドツトマトリックス方式の液晶表示装置を制御駆動する
ＬＳＩ（大規模集積回路）化された液晶表示コントロー
ラドライバ（以下液晶コントローラと称する）として、
例えば、内部に表示データをコードの形態をもって格納
する表示データＲＡＭ（ランダム・アクセス・メモリ）
と、この表示データＲＡＭから読み出されたコードに基
づいて表示パターンを形成するキャラクタ・ジェネレー
タＲＯＭ　（リード・オンリ・メモリ）を有し、このキ
ャラクタ・ジェネレータＲＯＭから読み出されたパラレ
ルデータをシリアルデータに変換して液晶□駆動回路に
送って液晶表示装置の表示パネルに表示させるようにさ
れたものがある（［株コ日立製作所が昭和５８年３月に
発行した「日立ＭＯＳＬＳＩデータブックＴ、ＣＤドラ
イバＬＳＩＪ第５２頁〜第８５頁参照）。

［発明が解決しようとする問題点］ 上記液晶コントローラは、表示画面上の任意の文字また
は符号を点滅させるブリンキング機能を有している。ブ
リンキング機能を利用すると表示されている文字列中に
挿入したい文字もしくは文字列があるような場合に、挿
入位置の文字をブリンキングさせることで編集作業が行
ない易くなり、便利である。

しかしながら、従来の液晶コントローラは、アドレスカ
ウンタに設定されたアドレス位置の１文字しかブリンキ
ングさせることができないようにされている。そのため
、表示文字の訂正等において、訂正すべき文字列全体を
点滅させることで。

編集機能を向上させたり、表示画面中、特に注意を喚起
したい文字列を点滅させることでディスプレイ効果を高
め表示機能を向上させるようなことができないという不
都合があった。

この発明の目的は、簡単なハードウェアの追加により編
集機能及び表示機能を向上させることができるような表
示制御技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては１本明細書の記述および添附図面から明らかに
なるであろう。

口問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、表示画面上において点滅表示させたい文字列
の先頭アドレス及び終了アドレスを記憶するアドレス・
レジスタと、表示駆動の際に表示データ用メモリをアク
セスするアドレス信号がこれらのレジスタに設定された
アドレス範囲に入っているか否か検出する手段と、その
アドレス検出信号と適当な周期のクロック信号とに基づ
いてブリンク制御信号形成する回路とからなるブリンク
制御回路を設け、予めアドレス・レジスタに適当なアド
レス範囲を設定しておくことによってその範囲の表示を
行なう際にブリンク制御回路から発生される制御信号と
キャラクタ・ジェネレータＲＯＭから読み出された信号
との論理和をとるようなゲート回路を設けるものである
。

［作用コ 上記した手段によれば、設定されたアドレス範囲の表示
データが読み出されると、ブリンク制御信号によって制
御されるゲート回路により表示パターンデータが間欠的
に出力されるという作用により１表示画面上の任意の文
字列を点滅表示させることができ、・これによって編集
機能及び表示機能を向上させるという上記目的を達成す
ることができる。

以下図面を用いてこの発明を具体的に説明する。

［実施例］ 第１図には、本発明を液晶コントローラＬＳＩに適用し
た場合の一実施例が示されている。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

半導体チップＡには、外部から内部回路に対する電源電
圧Ｖｃｃと接地電位ＧＮＤが印加されると共に、内部の
クロック信号を形成するための発振信号０５Ｃ１，Ｏ３
Ｃ，や液晶表示ｙｊＡ１！ｌｌ用電源■１〜Ｖ、が提供
されるようになっている。

第１図において、回路符号ＩＲで示されているのは、入
出力バッファＩＯＢを介して外部のマイクロプロセッサ
から液晶コントローラに供給される命令を保持するイン
ストラクション・レジスタである。インストラクション
・レジスタＩＲに保持された命令は、インストラクショ
ン・デコーダＩＤによってデコードされ、″書込みｎ、
ｒｒ表示シフトｎ％を表示クリア″等の種々の命令に対
応した内部制御信号を形成する。

回路符号ＡＣで示されているのは、データ書込み時に書
込み位置を示すアドレスが設定されるアドレス・カウン
タである。このアドレス・カウンタＡＣには、インスト
ラクション・デコーダＩＤを介して、命令とセットされ
た書込みアドレスが設定されるようにされている。

回路符号ＤＲで示されているのは１人出カバッファ工○
Ｂを介してマイクロプロセッサから供給される書込みデ
ータ等を保持するデータ・レジスタである。このデータ
・レジスタＤＲに保持されたデータは、内部バスＢＵＳ
を介して後述の表示データＲＡＭやキャラクタ・ジェネ
レータＲＡＭへ供給可能にされている。

この実施例では、特に制限されないが、共通のデータ入
出力端子ＤＢ、−ＤＢ、およびＤＢ４〜ＤＢ７を介して
、マイクロプロセッサから供給される命令コードと書込
みデータが、上記インストラクション・レジスタＩＲお
よびデータ・レジスタＤＲに選択的にロードされる。そ
のデータの切換えのために、マイクロプロセッサから液
晶コントローラに対して切換え信号Ｒ８が供給されてい
る。

この切換え信号Ｒ５によってデータ入出力端子ＤＢ０〜
ＤＢ、、ＤＢ、〜ＤＢ、に入力された信号が所望のレジ
スタ　（丁ＲまたはＤＲ）に取り込まれるようになって
いる。

回路符号ＤＤ−ＲＡＭで示されているのは、図示しない
液晶表示装置の表示パネルに表示される表示データを記
憶する随時読出し書込み可能な表示データＲＡＭである
。この表示データＲＡＭ（ＤＤ−ＲＡＭ）は、例えば８
ビツトのコードで示される文字が、８０文字記憶できる
ような容量を持つようにされている。

回路符号ＲＯＭで示されているのは、上記表示データＲ
ＡＭ　（ＤＤ−ＲＡＭ）から読み出された文字コードに
対応した信号（文字パターン）を発生するためのパター
ン情報が記憶された読出し専用のキャラクタ・ジェネレ
ータＲＯＭである。特に制限されないが、この実施例で
は、キャラクタ・ジェネレータＲＯＭの他にユーザーが
任意のパターンを設定して自由にＲ８することができる
キャラクタ・ジェネレータＲＡＭ　（ＣＧ−ＲＡＭ）が
設けられている。

上記キャラクタ・ジェネレータＲＯＭ　（ＣＧ−ＲＯＭ
）およびキャラクタ・ジェネレータＲＡＭＣＣＧ−ＲＡ
Ｍ）は、上記表示データＲＡＭ　（ＤＤ−ＲＡＭ）から
読みだされた文字コード及びタイミング発生回路ＴＧか
ら供給されるコモン信号（表示パネルのコモン電極に印
加される信号）と同期した列信号をデコードして選択信
号を発生するアドレス・デコーダＡＤによってアクセス
される。

この実施例では、ブリンク制御回路ＢＬＣが設けられて
おり、アドレス・カウンタＡＣから表示データＲＡＭ　
（ＤＤ−ＲＡＭ）に供給されるアドレス信号が、内部の
レジスタに設定されているアドレス範囲に入っていると
、ブリンク制御信号が形成されて出力されるようになっ
ている。そして、上記キャラクタ・ジェネレータＲＡＭ
およびＲＯＭ（以下、キャラクタ・ジェネレータ・メモ
リと総称する）ＣＧ−ＲＯＭとＣＧ−ＲＡＭの出力信号
と、上記ブリンク制御回路ＢＬＣより出力されたブリン
ク制御信号との論理和をとるオアゲートＧ１．Ｇ、が設
けられ、その出力が並直列変換回路ＰＳＣに供給される
ようにされている。

図面には、オアゲートＧ□、Ｇ２が一つずつ示されてい
るが、実際には各キャラクタ・ジェネレータ・メモリＣ
Ｇ−ＲＯＭおよびＣＧ−ＲＡＭから並列に読み出される
データのビット数に対応した数だけ設けられる。そして
、キャラクタ・ジェネレータ・メモリＣＧ−ＲＯＭもし
くはＣＧ−ＲＡＭから並列に読み出された文字パターン
データは、並直列変換回路ＰＳＣにおいてシリアルデー
タに変換され、シフトレジスタＳＲ工に供給される。

シフトレジスタＳＲ１は、並直列変換回路ＰＳＣから供
給されるデータが例えば４０ビツト蓄積されると、それ
をまとめて４０ビツト構成のラッチ回路ＬＴＣへ送る。

ランチ回路ＬＴＣに保持されたデータに基づいて、セグ
メント信号ドライバＳ、ＳＤが液晶表示パネルのセグメ
ント電極を駆動するセグメント信号ＳＥＧ、〜５ＥＧ４
ｏを形成し、チップ外部へ出力する。

なお、回路符号ＴＧで示されているのは、タイミング発
生回路で、このタイミング発生回路ＴＧは、外部端子か
ら供給される発振信号０ＳＣ１゜０８Ｃ２に基づいて、
上記アドレス・デコーダＡＤに供給される列信号や前述
したインストラクション・レジスタＩＲその他の回路ブ
ロックに対する内部クロック信号を形成する。さらに、
タイミング発生回路ＴＧは、この実施例の液晶コントロ
ーラに外付けされる液晶ドライバＬＳＩ等に対する同期
信号ＣＬ１．ＣＬ、、Ｍを形成し出力する。

また、タイミング発生回路ＴＯ内には常時アドレスカウ
ント動作する表示カウンタが設けられいおり、この表示
カウンタのアドレスによって表示データＲＡＭ内の表示
データを次々と読み出して表示を行なうようにされてい
る。

第２図には、上記ブリンク制御回路ＢＬＣの一例が示さ
れている。この実施例では、点滅表示させたい文字列の
先頭アドレスと終了アドレスを設定するための開始アド
レス・レジスタＲＥＧｓと終了アドレス・レジスタＲＥ
Ｇｅが設けられている。また、各レジスタＲＥＧｓとＲ
ＥＧｅに対応して一致検出回路ＣＮ工とＣＮ２が設けら
れており、一致検出回路ＣＮ□、ＣＮ２には、上記レジ
スタＲＥＧｓとＲＥＧｅに設定されているアドレスと。

タイミング発生回路ＴＧ内の表示カウンタＤＣから出力
される表示アドレス信号とがそれぞれ入力されている。

そして、一致検出回路ＣＮ、は表示カウンタＤＣから表
示データＲＡＭ　（ＤＤ−ＲＡＭ）に供給されるアドレ
ス信号が、レジスタＲＥＧｓに設定された佐原アドレス
に一致すると一致検出信号を出力する。この一致検出信
号によってフリップフロップＦＦがセットされ、ブリン
ク開始信号が形成されるようになっている。

一方１表示カウンタＤＣから出力されたアドレス信号が
、レジスタＲＥＧｅに設定された終了アドレスと一致す
ると、一致検出回路ＣＮ、から一致検出信号が出力され
る。これによってフリップフロップＦＦがリセットされ
、ブリンク開始信号が消滅するようになっている。

また、ブリンク制御回路ＢＬＣ内には、タイミング発生
回路ＴＧから供給される適当な内部クロックＧＫを計数
するカウンタＣＮＴが設けられており、カウンタＣＮＴ
からは２〜３秒のゆっくりした周期のパルスが出力され
るようにされている。

そして、このパルスは上記フリップフロップＦＦから出
力されるブリンク開始信号とともに、アンドゲートＧ、
に入力されてその論理和がとられ、その出力がブリンク
制御信号として前記オアゲー１−０１およびＧ２へ供給
させる。そのため、ブリンク開始信号が出力されている
間は、ブリンク制御信号がロウレベルのときにキャラク
タ・ジェネレータ・メモリＣＧ−ＲＡＭまたはＣＧ−Ｒ
ＯＭ（７）出力がそのまま、またブリンク制御信号がハ
イレベルのときにキャラクタ・ジェネレータ・メモリＣ
Ｇ−ＲＡＭまたはＣＧ−ＲＯＭの出力はすべてハイレベ
ルに変更されて、並直列変換回路Ｐｓｃに供給される。

その結果、画面上の文字列は、第３図に示すように指定
された範囲だけ文字表示と黒字パターンの表示（同図ｂ
）とを繰り返す点滅（ブリンキング）表示を行なう。

上記開始アドレス・レジスタＲＥＧｓと終了アドレス・
レジスタＲＥＧｅへのアドレスの設定は、例えば前記ア
ドレス・カウンタＡＣへのアドレスの設定と同様にして
、インストラクション・レジスタＩＲおよびインストラ
クション・デコーダＩＤを介して、命令とセットされた
アドレスを書き込むことにより行なうことができる。デ
ータレジスタＤＲを介して内部バスＢＵＳ経路でレジス
タＲＥＧｓ、ＲＥＧｅへの設定を行なうようにすること
もできる。

また、特に制限されないが、上記実施例のブリンク制御
回路ＢＬＣでは、一致検出回路ＣＮ１の出力がゲートＧ
４を介してフリップフロップＦＦに供給されるようにな
っており、このゲートＧ４をマスク信号によって制御し
て、レジスタＲＥＧｓ、ＲＥＧｅの設定いかんにかがね
らずいっでもブリンク表示を禁止できるようにされてい
る。この場合のマスク信号は、ＬＳＩ内部に適当なフラ
ッグを設けるか、あるいはそのような信号を供給できる
ような入力端子を設けてやればよい。

なお、第１図の実施例では、上記タイミング発生回路Ｔ
Ｇから出力されるクロック信号によってシフト動作され
る１６ビツトのようなシフトレジ−スタＳＲ２と、この
シフトレジスタＳＲ２の出力信号及び外部から供給され
る電源ｖ１〜Ｖ、に基づいて、液晶表示装置に対する１
７１６デユーテイのような時分割駆動方式によるコモン
信号Ｃ０Ｍ１〜Ｃ０Ｍ１Ｇを出力するコモン信号ドライ
バＣ３Ｄが設けられている。

また、この実施例では、前記アドレス・カウンタＡＣに
セットされたアドレスに基づいて、液晶パネル上の対応
する位置にカーソル（−文字分のアンダーライン）を表
示させ、カーソル制御回路ＣＳＣが設けられている。

さらに、回路符号ＦＬＧで示されているのは、液晶コン
トローラＬＳＩ内部の状態を示すビジィ・フラッグで、
マイクロプロセッサがこのビジィ・フラッグＦＬＧをチ
ェックすることによって、マイクロプロセッサに比べて
動作速度の遅い液晶コントローラの内部状態を知ること
ができるようにして、液晶コントローラに対する連続し
たアクセスを待たせるようになっている。

ビジィ・フラッグＦＬＧの内容は、データ入出力端子Ｄ
Ｂｏ−ＤＢ、のうち一つ（例えばＤ　Ｂ、）から外部へ
出力可能にされている。マイクロプロセッサから液晶コ
ントローラに供給される信号Ｅは、液晶コントローラに
対する動作起動信号である。

以上説明したように、上記実施例においては表示画面上
において点滅表示させたい文字列の先頭アドレス及び終
了アドレスを記憶するアドレス・レジスタと、表示駆動
の際に表示データ用メモリをアクセスするアドレス信号
がこれらのレジスタに設定されたアドレス範囲に入って
いるか否か検出する手段と、そのアドレス検出信号と適
当な周期のクロック信号とに基づいてブリンク制御信号
形成する回路とからなるブリンク制御回路を設け、予め
アドレス・レジスタに適当なアドレス範囲を設定してお
くことによ′ってその範囲の表示を行なう際にブリンク
制御回路から発生される制御信号とキャラクタ・ジェネ
レータＲＯＭから読み出された信号との論理和をとるよ
うなゲート回路を設けたので、点滅表示させたい文字列
がある場合に、その文字列の先頭アドレスと終了アドレ
スをブリンク制御回路ＢＬＣ内のレジスタＲＥＧｓとＲ
ＥＧｅに設定しておけば、表示駆動の際に対応する文字
表示が行なわれるときにブリンク制御回路ＢＬＣからブ
リンク制御信号が出力されて、キャラクタ・ジェネレー
タ・メモリＣＧ−ＲＯＭまたはＣＧ−ＲＡＭから読み出
された文字パターンのデータが、オアゲートＧ工または
Ｇ２を介して、並直列変換回路ＰＳＣへ間欠的に送られ
るという作用により１表示画面上の所望の文字列が点滅
表示されるという効果が得られる。また、ブリンク開始
信号の形成を制御するゲート（Ｇ４）を設けたので、ブ
リンクが不要な場合には、ブリンク制御回路ＢＬＣにマ
スク信号を入れてやれば、キャラクタ・ジェネレータ・
メモリＣＧ−ＲＯＭまたはＣＧ　　ＲＡＭから読み出さ
れた文字パターンのデータがそのまま並直列変換回路Ｐ
ＳＣへ送られるという作用により、いつでも点滅表示を
中止することができるという効果がある。

なお、上記実施例では、ブリンク制御信号によってキャ
ラクタ・ジェネレータ・メモリＣＧ−Ｒ○ＭおよびＣＧ
−ＲＡＭからのデータを制御する論理回路として、オア
ゲートＧ工、Ｇ２を設けているが、オアゲートの代わり
にノア（ＮＯＲ）ゲートまたはイクスクルーシブ・オア
ゲートを用いることができる。ノアゲートを用いた場合
には、キャラクタ・ジェネレータ・メモリの出力を反転
してからノアゲートに入れることにより表示文字と白抜
きパターンとが交互に表示される点滅が、またイクスク
ルーシブ・オアゲートを用いた場合には、表示文字とそ
の白黒反転文字とが交互に表示される点滅が行なえる。

さらに、上記実施例におけるブリンク制御回路内の開始
アドレス・レジスタと終了アドレス・レジスタを２組以
上設け、２以上の文字列を各々ブリンク表示させること
ができるようにしてもよい。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例では、
ユーザーが文字パターンを任意に登録することができる
ＲＡＭ　（ＣＧ−ＲＡＭ）が設けられているものについ
て説明したが、このようなＲＡＭを有しない液晶コント
ローラに適用できることはいうまでもない。

また、ブリンク表示させたい文字列の開始アドレスと終
了アドレスを設定するレジスタを利用して、あるいはそ
れとは別個にレジスタを設けて、そこにアングライン表
示させたい文字列の開始アドレスと終了アドレスを設定
して、ブリンク表示とアングライン表示を同時に行なう
ようにすることも可能である。

［発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、簡単なハードウェアの追加により任意の文字
列の点滅表示が可能となり、これによって例えば訂正し
たい文字列を点滅させることで編集作業を容易にさせ、
また表示画面上で特に注意を喚起したい文字列を点滅さ
せることで、ディスプレイ効果を高め、これによって表
示機能を向上させることができるものである。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である液晶装置の表示を制
御するＬＣＤコントローラドライバのようなＬＳＩに適
用したものについて説明したが、この発明はそれに限定
されるものでなく、ＣＲＴ表示装置のようなラスク方式
の表示装置の制御を行なう表示制御装置などにも利用す
ることができる。

【図面の簡単な説明】

第１図は本発明をＬＣＤコントローラドライバに適用し
た場合の一実施例を示すブロック図、第２図はブリンク
制御回路の一例を示す回路構成図、 第３図は本発明を適用した場合の表示画面上での点滅表
示の様子を示す説明図である。 ＤＤ−ＲＡＭ・・・・表示データ・メモリ、ＣＧ−ＲＯ
Ｍ、ＣＧ−ＲＡＭ・・・・キャラクタ・ジェネレータ・
メモリ、ＩＲ・・・・インストラクション・レジスタ、
ＩＤ・・・・インストラクション・デコーダ、ＡＣ・・
・・アドレス・カウンタ、ＢＬＣ・・・・ブリンク制御
回路、ＢＵＳ・・・・内部バス、Ｇ□、Ｇ２・・・・論
理回路（オアゲート）、ＲＥＧｓ・・・・開始アドレス
・レジスタ、ＲＥＧｅ・・・・終了アドレス・レジスタ
、ＣＮ１．ＣＮ２・・・・−数構出回路。 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 １、２次元表示画面を有する表示装置の表示画面上に表
   示されるべき表示データを記憶する表示データ・メモリ
   と、上記表示画面上に表示されるべき任意の文字列の先
   頭アドレス及び終了アドレスを設定可能なレジスタと、
   表示データ・メモリに供給されるアドレス信号が上記レ
   ジスタに設定されたアドレス範囲に入っているか否か検
   出するアドレス検出手段と、上記アドレス範囲のアドレ
   スが検出されたときにそのアドレス検出信号と所定の周
   期のクロック信号とに基づいて表示点滅制御用のブリン
   ク制御信号を形成するブリンク制御信号形成手段と、こ
   のブリンク制御信号に基づいて表示データを加工して出
   力する論理回路とを備えてなることを特徴とする表示制
   御回路。 ２、適当な制御信号に基づいて、上記ブリンク制御信号
   の形成を禁止するマスク手段が設けられてなることを特
   徴とする特許請求の範囲第１項記載の表示制御装置。 ３、上記論理回路は、キャラクタ・ジェネレータ・メモ
   リからのデータと、上記ブリンク制御信号との論理和を
   とる回路であることを特徴とする特許請求の範囲第１項
   もしくは第２項記載の表示制御装置。