JPS60121496A - 表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の技術分野」 本発明はＣＦ≧王画面に文字パターンを表示１−るディ
スプレイ制御装置に関するものである。

「発明の背景技術」 文字種が英字・数字・記号に限定されるディスプレイ装
置（いわゆるアルファニコメリツクディスプレイ）は各
々のディスプレイ装置がパターン発生装置を具備してい
るのが一般的である。

しかし最近のディスプレイ装置は、漢字をも表示するこ
とが要求されている。

ところが漢字は、その形態が複雑である為、−文字をパ
ターン表示するのに７２バイト（２４ビツト×２４ビツ
トの場合）の情報量を必要とし、かつ約８．０００字以
−にの文字がある為、漢字を扱うためには文字パターン
発生回路が美大なものになってしまう。

そこで従来は漢字を扱う場合、一つの文字パターン発生
装置を複数台のディスプレイ装置で共有覆る方式を採用
していた。

これをブロック図で示したのが第１図である。

図中１は文字パターン発生装置６．２．３．４は各々デ
ィスプレイ装置、５はＣＦ）　Ｕを示す。

各ディスプレイ装置は構成において大差がないので、デ
ィスプレイ装置２を代表として説明すると、ディスプレ
イ装置２はリフレッシュパターンメモリ６．７１〜１ノ
ス発牛回路７、セレクタ８、レジスタ９、パラレル−シ
リアル変換回路１０、ＣＲＴｌｌ、マイクロプロセツサ
（以上μ−ＰＲと称す）フ２を具備している。１３はシ
ステムバスを示し、システムバス１３は文字パターン発
生装置１、ディスプレイ装置２．３．４、ＣＰＵ５を相
互に接続する為のものである。

リフレッシコバターンメモリ６は文字パターン発生装置
１からシステムバス１３に出力された文字パターンを１
画面分保持する為のメモリである。

アドレス発生回路７はリフレッシコバターンメモリ６の
読み出しアドレスを発生する回路である。

レレクタ８はアドレス発生回路７によって発生されたリ
フレッシコバターンメモリ６の読み出しアドレス又はμ
ｍＰ　Ｒ１２から供給されるリフレッシュパターンメモ
リ６の書き込みアドレスのいずれかを選択してリフレッ
シコバターンメモリ６に供給する回路である。

レジスタ９はμｍＰ　Ｒ１２から供給される文字］−ド
を保持する回路である。

パラレル−シリアル変換回路１０はリフレッシュパター
ンメモリ６から読み出された並列パターンデータをシリ
アルドツトに変換してＣＲＴｌｌに供給する回路である
。

μｍＰ　Ｒ１２はディスプレイ装置２を制御する為のも
のである。

ここで動作を説明でる。

先ず、リフレッシコバターンメモリ６に対する文字パタ
ーンの書き込みを考える。μｍＰＲ１２から文字コード
がレジスタ９を介してシステムバス１３に出力される。

これによって文字］−ドに対応した文字パターンが文字
パターン発生回路１からシステムバス１３に出力される
。

一部リフレッシュパターンメモリ６にはセレク　３− タ８を介して書き込みアドレスが供給されており、シス
テムバス１３」−のパターンデータはリフレッシコバタ
ーンメモリ６の書き込みアドレスで指定された番地に順
次格納されていく。

この様にしてリフレッシコバターンメモリ６に格納され
た１画面分の文字パターンは次の様にしてＣＲＴｌｌに
表示される。

アドレス発生回路７によって発生された読み出しアドレ
スはセレクタ８を介して順次リフレッシコバターンメモ
リ６に供給されていく。

μｍＰＲ１２からリフレッシュパターンメモリ６に読み
出し命令が供給されると、リフレッシュパターンメモリ
６から文字パターンが読み出され、読み出された文字パ
ターンはパラレル−シリアル変換回路１０を介してＣＲ
Ｔｌｌに供給され画面上に表示される。

［背景技術の問題点］ しかしながら従来のディスプレイ装置には次の様な欠点
があった。

■画面の一部をスクロールさせる場合の欠点。

　４　一 画面仝休を十又は下にシフトするスクロール動作の場合
は、リフレッシコバターンメモリ６の初期アドレスレジ
スタ（図示せず）の内容を変更すればよい。しかしなが
ら、画面の一部のみをスクロールする場合、（例えば第
２図の如く、画面の第１行にタイトルが又最終行にガイ
ダンスが表示されており、その中間の表示内容のみをス
クロールする様な場合。）従来のディズブ１ノイ装置で
はリフレッシュパターンメモリ６の内容を全て書き替え
なければならない。

■画面の一部を消去する場合の欠点。

例えば第３図の如く、画面の一部の区画四角部を消去す
る場合がある。この様な場合、従来のディスプレイ装置
では文字パターン発生装置１にオールゼロのパターンを
発生させ、消去する区画と対応するりフレツシコパター
ンメモリ６の番地にオールゼロのパターンを書き込まな
ければならない。

この様に、従来のディスプレイ装置の場合、■画面の一
部をスクロールさせたり、■画面の一部の区画をｄ！ｉ
去しｌこりする場合、その都度文字パターン発生装置１
やＣＰＵ５の介入をめることになる。

従ってシステムバス１３に接続されるディスプレイ装置
の数が多くなるとＣＰＵ５や文字パターン発生装置１の
負４１は極めて大きいものとなる。

［発明の目的］ 本発明はこの様な欠点に鑑みなされたものであり、その
目的は、文字パターン発生装置やＣＰ　Ｕの介入をめる
ことなく、各ディスプレイ装置の内部的処理のみで画面
のスクロール動作や画面の一部の区画の消去ができる等
、領域編集が容易なディスプレイ制御装置を提供するこ
とを目的とする。

［発明の概要］ 本発明は、少なくとも一表示画面分のパターンデータを
記憶するりフレッシコパターンメモリを具備づる表示装
置において、表示又は書込みの為のアドレスを与えるこ
とにより、当該アドレスに格納される前記リフレッシュ
パターンメモリのアドレス情報を出力する需替え可能な
アドレス変換メｔりを設り、前記アドレス変換メモリを
描成する各エントサイの一部ビットをアトリビコーショ
ン指定ビットとして使用し上記目的を達成覆る。

［発明の実施例１ 以下図面を参照して本発明の一実施例を詳）ホ（゛る。

第４図は本発明の一実施例に係るディスプレイ制御装置
のブロック図である。

図中１４はディスプレイ制御装置を示す。

ディスプレイ制御装置１４はリフレッシコバターンメモ
リ１５、アドレス変換メモリ１６、レジスタ１８、アド
レス発生回路１９、セレクタ２２・２３、レジスタ２４
、トライステートゲート２５・２６、レジスタ２７、パ
ラレル−シリアル変換回路２８、文字パターン合成回路
２９、ＣＲＴ　３０及びμ−Ｐ　Ｒ３１を具備している
。

１７はアドレス変換メモリ１６のデータバス、２０はμ
−ＰＲ３１側アドレスペアドレスバスｍＰＲ３１側のデ
ータバス。

　７− リフレッシコバターンメモリ１５は１画面分の文字パタ
ーンを１区画毎に記憶するメモリである。

アドレス変換メモリ１６はＣＲＴ３０の画面の一区画ご
とのアドレスと同一のアドレス１ｍのメモリであり、リ
フレッシュパターンメモリ１５のアドレスを指定する為
のものである。

アドレス変換メモリ１６の各エントサイは、第５図の如
く、リフレッシュパターンメモリ１５のアドレス情報の
他に７トリビユーシヨン指定ビツトや表示禁止ビットが
設けられている。

レジスタ１８はデータバス１１に現われたリフレッシュ
パターンメモリ１５のアドレスを保持するレジスタであ
る。

アドレス発生回路１９はアドレス変換メモリ１６の読み
出しアドレス、即ら、ＣＲＴ３０の画面アドレスを発生
する回路である。

セレクタ２２はアドレス発生回路１９から供給されるア
ドレス変換メモリ１６の読み出しアドレス、又はμｍＰ
　Ｒ３１からアドレスバス２０を介して供給されるアド
レス変換メモリ１Ｇのアドレスのいずれか　８− を）巽択して、アドレス変換メモリ１６に供給する回路
である。

セレクタ２３はアドレス変換メモリ１６のデータバス１
７に現われるリフレッシコバターンメモリ１５のアドレ
ス又はμｍＰＲ３１からデータバス２１を介して供給さ
れるリフレッシコバターンメモリ１５のアドレスのいず
れか一方を選択して出力する回路である。

レジスタ２４はセレクタ２３の出力を保持する回路であ
る。

トライステートゲート２５はレジスタ２４の内容をアド
レス変換メモリ１６のデータバス１７に出力するゲート
であり、トライステートゲート２６はレジメ以下余白 夕２４の内容をμｍＰＲ３１のデータバス２１に出力す
るゲートである。

レジスタ２７は文字］−ドを保持するグー１〜である。

パラレル−シリアル変換回路２８はりフレフシ１パター
ンメモリ１５から１スライスずつ読み出された文字パタ
ーンをシリアルに変換して出力する回路である。

文字パターン合成回路２９はレジスタ１８のアトリヒコ
ーションビットや表示禁止ビットに従って画面修飾をす
る回路である。

μ−ＰＲ３１はディスプレイ装置全体の制御をする為の
ものである。

次に動作を説明する。

先ず第６図を参照して初期設定動作を説明する。尚、第
６図は初期設定動作終了時のアドレス変換メモリ１６の
内容を示している。

次に基本動作を説明する。

本実施例の基本動作は、初期設定動作（アドレス変換メ
モリ１６の初期セット）・リフレッシコバターンメモリ
１５に対する文字パターンの書き込み動作・リフレッシ
コバターンメモリ１５からの文字パターンの読み出し動
作（ＣＲＴ３０に対する表示動作）に分類できる。

先ず初期設定動作を説明層る。

セレクタ２２はμｍＰＲ３１のアドレスバス２０を選択
しており、セレクタ２３はμｍＰＲ３１のデータバス２
１を選択している。

μｍＰＲ３１からデータバス２１、セレクタ２３を介し
てアドレス変換メモリ１６の第０番地のエントサイ内容
〈具体的にはリフレッシュパターンメモリ１５の第０番
地のアドレス及びそれに附加されるアトリビコーション
ビット）が供給され、レジスタ２４にラッチされる。

次にμｍＰＲ３１からアドレスバス２０、セレクタ２２
を介して、アドレス変換メモリ１６の第０番地のアドレ
スが、書き込み命令と同時に、アドレス変換メモリ１６
に供給される。

アドレス変換メｔす１６に出き込み命令が転送されるの
と同時にレジスタ２４の内容はトライステー　１１− トゲート２５を介してアドレス変換メモリ１６のデータ
バス１７に出力され、アドレス変換メモリ１６の第０番
地にエントサイされる。

以下同様にして、アドレス変換メモリ１６の第９８３番
地までに、リフレッシュパターンメモリ１５の第９８３
番地までのアドレスがエントサイされる。

この様にして初期設定動作が終了した時点におけるアド
レス変換メモリ１６の内容を示すのが第６図である。尚
、第６図においてＯから９８３の数字はりフレッシコパ
ターンメモリ１５のアドレスを示している。

第６図の如く、初期設定動作終了時には、アドレス変換
メモリ１６の第ｎ番地（ｎは任意）にはりフレッシコパ
ターンメモリ１５の第ｎ番地のアドレスがエントサイさ
れる。

次にリフレッシコバターンメモリ１５への文字パターン
の書き込み動作を説明する。

セレクタ２２はアドレスバス２０を、又セレクタ２３は
アドレス変換メモリ１６のデータバス１１を選択するよ
うに設定されている。

１２− μｍＰＲ３１はアドレスバス２Ｇ及びセ１ノクタ２２を
介して、アドレス変換メモリ１６の第０番地のアドレス
をアドレス変換メモリ１６に転送し、同時に読み出し命
令をアドレス変換メモリ１６に転送する。

アドレス変換メモリ１６の第０番地から読み出されたデ
ータ、即ちリフレッシュパターンメモリ１５の第０番地
のアドレスはアドレス変換メモリ１６のデータバス１７
及びセレクタ２３を介してレジスタ２４にラッチされる
。

茨にμｍＰＲ３１はリフレッシュパターンメモリ１５の
第０番地に書き込むべき文字パターンの文字コードをレ
ジスタ２１を介してシステムバス１３に出力する。

文字コードを受けつ（プた文字パターン発生回路１は文
字コードに対応した文字パターンをシステムバス１３に
出力する。

一方μｍＰＲ３１はＣＲＴ３０の非表示タイミングにお
いて、トライステートゲート２５を開き、レジスタ２４
の内容即ち、リフレッシコバターンメモリ１５の第０番
地のアドレスをレジスタ１８にラッチさせるとともに、
リフレッシコバターンメモリ１５に書き込み命令を転送
する。

リフレッシコバターンメモリ１５が書き込み命令を受Ｌ
−Ｊ−（＝Ｊ−ＩＪると、システムバス１３上に現われ
ている文字パターンがリフレッシコバターンメモリ１５
の第０番地に格納される。

第１番地乃至第９８３番地も」−記と同様に動作する。

次にリフレッシコバターンメモリ１５からの文字パター
ンの読み出し動作、即ａｃＲＴ３０への表示動作を説明
する。

セレクタ２２はアドレス発生回路１９を選択している。

アドレス発生回路１９はアドレス変換メモリ１６の第０
番地から第９８３番地までのアドレスをアドレス変換メ
モリ１６に順次供給していく。

μｍＰＲ３１から読み出し命令が供給される毎に一アド
レス変換メモリ１Ｇの第０番地から順次リフレッシコバ
ターンメモリ１５のアドレス及びアトリビューシコンビ
ットが読み出され、レジスタ１８にラッチされる。尚、
この様にしてレジスタ１８にラッチされたリフレッシュ
パターンメモリ１５のアドレスは現在ＣＲＴ　３０に表
示されている文字パターンの次に表示される文字パター
ンが格納されているリフレッシュパターンメモリ１５の
アドレスを示している。

μｍＰｌ”０１から読み出し命令が供給される毎にリフ
レッシュパターンメモリ１５からレジスタ１８の内容に
従って文字パターンが１スライスずつパラレル−シリア
ル変換回路２８に供給され、パラレル−シリアル変換回
路２８により１ビツトずつ、文字パターン合成回路２９
を介してＣＲＴ３Ｑに供給され表示される。

次に第７図、第８図、第９図、第１０図を参照して、ス
クロール動作を説明する。尚、以下に示す動作例はＣＲ
Ｔ３０の第１行目、第２３行目、第２４行目を固定行と
し、第２行目から第２２行目までを１行ずつシフトアッ
プするスクロール動作例であり、具体的にはアドレス変
換メモリ１６の内容をスクロールすることによって行な
われる。

　１５− 第７図、第８図、第９図、第１０図に於いて、１６はア
ドレス変換メモリを３２はμｍＰＲ３１のワークメモリ
を示す。

第７図はスクロール動作に着手した時、即ち、初期状態
に於けるアドレス変換メモリ１６のエントサイ内容を示
しており、初期状態においては、アドレス変換メモリ１
６のアドレスとそこにエントサイされているリフレッシ
ュパターンメモリ１５のアドレスとは一対一に対応して
いる。

即ち、初期状態においては、アドレス変換メモリ１６の
第ｎ番地には、リフレッシュパターンメモリ１５の第ｎ
番地のアドレスがエントサイされている。

セレクタ２２はアドレスバス２０をセレクタ２３はアド
レス変換メモリ１６のデータバス１７を選択している。

μｍＰＲ３１から、アドレスバス２０．セレクタ２２を
介してアドレス変換メモリ１６の第４１番地のアドレス
がアドレス変換メモリ１６に供給され、同時に読み出し
命令がアドレス変換メモリ１６に供給され−１６−一 る。

アドレス変換メモリ１６の第４１番地のエントサイ内容
（即ちリフレッシュパターンメモリ１５の第４１番地の
アドレス〉はデータバス１７．セレクタ２３を介してレ
ジスタ２４にラッチされる。

レジスタ２４にラッチされたリフレッシュパターンメモ
リ１５の第４１番地のアドレスは、所定のタイミングで
、トライステートゲート２６．データバス２１を介して
μ−ＰＲ３１のワークメモリ３２の先頭番地に取り込ま
れる。

以下同様にして、アドレス変換メモリ１６の第８１番地
（第２行の最終番地）までの内容、即ら、リフレッシュ
パターンメモリ１５の第８１番地までのアドレスが順次
ＣＰＩＪ側のワークメモリ３２に退避される。

この様にして、アドレス変換メモリ１Ｇの第２行目にエ
ントサイされていたリフレッシュパターンメモリ１５の
第２行目の各アドレスがμｍＰＲ３１のワークメモリ３
２に退避させられた状態を示すのが第８図である。即ち
、この状態では第８図の如く、アドレス変換メモリ１６
の第２行目〈即ち第４１番地から第８１番地まで〉には
何もエントサイされていない。

次に、μ−ＰＲ３１は以下の如くしてアドレス変換メモ
リ１６の第３行目のエンｌ〜サイ内容（即ちリフレッシ
ュパターンメモリ１５の第８２番地から第１２２番地ま
でのアドレス）をアドレス変換メモリ１６の空き番地と
なっている第２行目に移し換える。

μ−ＰＲ３１からアドレスバス２０．セレクタ２２を介
してアドレス変換メモリ１６の第８２番地のアドレスが
アドレス変換メモリ１６に供給され、同時に読出し命令
がアドレス変換メモリ１６に供給される。

アドレス変換メモリ１Ｇの第８２番地のエントサイ内容
、（即ち、リフレッシコバターンメモリ１５の第８２番
地のアドレス）はデータバス１７．セレクタ２３を介し
てレジスタ２４にラッチされる。

次にμｍＰ　Ｒ３１からアドレスバス２０．セレクタ２
２を介してアドレス変換メモリ１６の第４１番地のアド
レスがアドレス変換メモリ１６に供給され、同時に書き
込み命令がアドレス変換メモリ１６に供給される。

これによって先【こレジスタ２４にラッチされていた、
リフレッシコバターンメモリ１５の第８２番地のアドレ
スが、トライステートゲート２５．データバス１７を介
して、アドレス変換メモリ１６の第４１番地にエン１〜
す′イされる。

以下同様にしてμｍＰＲ３１はアドレス変換メモリ１６
の第１２２番地までにエントサイされているリフレッシ
ュパターンメモリ１５の第１２２番地までのアドレスを
アドレス変換メモリ１６の第８１番地までに移し換える
。

この様にしてアドレス変換メモリ１６の第３行目の各番
地にエントサイされていたりフレッシコパターンメモリ
１５の第３行目の各アドレスをアドレス変換メモリ１６
の第２行目の各番地に移し換えたら、μｍＰＲ３１は同
様にして、アドレス変換メモリ１６の第２２行目までの
各番地にエントサイされていたりフレツシコパターンメ
モリ１５の第２２行目までの各番地のアドレスを、アド
レス変換メモリ１６の第２１行目までに移し換える。

＝　１９　− 以上の如くして、アドレス変換メモリ１６の第３行目か
ら第２２行目までの各番地のエントサイされていた、リ
フレッシコバターンメモリ１５の第３行目から第２２行
目までの各番地のアドレスを、アドレス変換メモリ１６
の第２行目から第２１行目までの各番地に移し換えた状
態を示しているのが第９図である。この状態では、第９
図の如く、アドレス変換メモリ１６の第２２行目の各番
地は空番地となっている。

次にμ−ＰＲ３１は以下の如くして、先にμ−ＰＲ３１
のワークメモリ３２に退避させたリフレッシュパターン
メモリ１５の第２行目の各アドレスを、アドレス変換メ
モリ１６の第２２行目の各番地（即ち、第８６１番地か
ら第９０１番地）に移し換える。

セレクタ２２はアドレスバス２０を、セレクタ２３はデ
ータバス２１を選択している。

μｍＰＲ３１はデータバス２１．セレクタ２３を介して
リフレッシュパターンメモリ１５の第２行目の先頭番地
のアドレス（即ちリフレッシュパターンメモリ１５の第
４１番地のアドレス）をレジスタ２４にラ　２０− ツチさせる。

同時にμｍＰＲ３１はアドレスバス２０．セレクタ２４
を介してミアドレス変換メモリ１６の第８６１番地のア
ドレスをアドレス変換メモリ１６に供給するとともに、
アドレス変換メモリ１６に書き込み命令を供給する。

これによって、レジスタ２Ａにラッチされていたりフレ
ッシコパターンメモリ１５の第４１番地のアドレスはト
ライステートゲート２５．データバス１７を介してアド
レス変換メモリ１６の第８６１番地に格納される。

以下同様にして、リフレッシュパターンメモリ１５の第
４２番地から第８１番地目までのアドレスが、アドレス
変換メモリ１６の第８６２番地から第９０１番地目まで
に格納される。

この様にして、スクロール動作が終了した時のアドレス
変換メモリ１６の内容を示すのが第１０図である。

尚この時、リフレッシュパターンメモリ１５の第４１番
地目から第８１番地目までのアドレスがμ−ＰＲ３１か
らアドレス変換メモリ１６に書き込まれろ過程で、各ア
ドレス情報に附加されている表示禁止ビットがμ−ＰＲ
３１ににっで立てられている。

一方、この後アドレス変換メモリ１６の第８６１番地か
ら第９（）１番地に対応するリフレッシュパターンメモ
リ１５へ新たなパターンの書き込みが発生する。

μ−ＰＲ３１はアドレスバス２０及びセレクタ２２を介
して、アドレス変換メモリ１６の第８６１番地のアドレ
スをアドレス変換メモリ１６に転送して、同時に読み出
し命令をアドレス変換メモリ１６に転送する。

アドレス変換メモリ１６の第８６１番地から読み出され
たデータ、即ちリフレッシュパターンメモリ１５の第４
１番地のアドレスはアドレス変換メモリ１６のデータバ
ス１７及びセレクタ２３を介してレジスタ２４にラッチ
される。

次にμｍＰＲ３１はリフレッシュパターンメモリ１５の
第４１番地に書き込むべき文字パターンの文字コードを
レジスタ２７を介してシステムバス１３に出力する。

文字］−ドを受（Ｊつけた文字パターン発生回路１は文
字］−トに対応した文字パターンをシステムハス１３に
出力する。

一方μｍＰ　Ｒ３１はＣＲＴ３ｔ）の非表示タイミング
において、トライステートゲート２５を開き、レジスタ
２４の内容即ち、リフレッシコバターンメモリ１５の第
４１番地のアドレスをレジスタ１８にラッチさせるとと
もに、リフレッシコバターンメモリ１５に書き込み命令
を転送する。

リフレッシコバターンメモリ１５が書き込み命令を受け
付けると、システムバ又１３上に表われている文字パタ
ーンがリフレッシコバターンメモリ１５の第４１番地に
格納される。リフレッシコバターンメモリ１５の第４２
番地乃至第８１番地についても上記と同様の書き込み動
作が実行される。

以上の如くして、アドレス変換メモリ１６の内容がスク
ロールされると、μ−ＰＲ３１にアドレス変換メモリ１
６の第２行目（即ちＣＲＴ３（）の画面の第２行目）の
各番地をアドレス指定されると、アト　２３− レス変換メモリ１６からリフレッシュパターンメモリ１
５の第３行目の各番地のアドレスが読み出され、これに
よってリフレッシュパターンメモリ１５の第３行目の各
番地に格納されている文字パターンがＣＲＴ３０の第２
行目に表示される。

同様にして、μｍＰＲ３１にアドレス変換メモリ１６の
第ｍ行目（ｍは２から２１までの整数）の各番地をアド
レス指定されると、アドレス変換メモリ１６からりフレ
ッシコパターンメモリ１５の第ｍ＋１行目の各番地のア
ドレスが読み出され、これによってリフレッシュパター
ンメモリ１５の第ｍ＋１行目の各番地に格納されている
文字パターンがＣＲＴ３０の第ｍ行目に表示される。

次に、第１１図及び第５図を参照して、ＣＲＴ３０の一
部の区画を表示修飾する場合の動作を説明す゛る。

第１１図はアドレス変換メモリ１６の内容を示し、初期
状態に於いて、アドレス変換メモリ１６の第ｎ番地のア
ドレスにアトリビュージョンビットが附加されてエント
サイされているものとする。

　２４− 又、第１１図中の斜線部分は、ＣＲＴ３（）の画面の上
から４行目かつ右端から３文字の区画がアトリビ７−シ
コンされることを示す。

セレクタ２２はアドレスバス２０を、レジスタ２３はデ
ータバス１７を選択している。

μ−Ｐ　Ｒａｉはアドレスバス２０．セレクタ２２を介
してアドレス変換メモリ１６の第１６１番地のアドレス
をアドレス変換メモリ１６に与え、アドレス変換メモリ
１６に読み出し命令を与える。

アドレス変換メモリ１６の第１６１番地のエントサイ内
容（即ちリフレッシュパターンメモリ１５の第１６１番
地のアドレス）はデータバス１７．セレクタ２３を介し
てレジスタ２４にラッチされる。しかる後に所定のタイ
ミングでトライステートゲート２６が間き、レジスタ２
４の内容は、データバス２１を介してμｍＰ　Ｒ３１に
供給される。

次にμｍＰ　Ｒ３１はデータバス２１を介して得たりフ
レッシコパターンメモリ１５のアドレスに附加されたア
トリビュージョンビットのいずれかを立てる。即ち１μ
ｍｐＲ３１は反転であれば第１０ビット、点滅であれば
第１１ビツト、下線表示であれば第１２ビツト、高輝度
表示であれば第１３ビツト、表示禁止であれば第１５ビ
ツトを立てる。

次に、μｍＰＲ３１はセレクタ２２にアドレスバス２０
を、セレクタ２３にデータバス２１を選択させる。

続いて、μｍＰＲ３１は、データバス２１．セレクタ２
３を介して、リフレッシュパターンメモリ１５の第１６
１番地に書き込むデータ（アドレス情報とアトリビュー
ジョンピット）をレジスタ２４にラッチされる。

しかる後にμ−ＰＲ３１はアドレスバス２０．セレクタ
２２を介してアドレス変換メモリ１６の第１６１番地の
アドレスをアドレス変換メモリ１６に与え、アドレス変
換メモリ１６に書き込み命令を与える。

これによって、レジスタ２４にラッチされたりフレツシ
コパターンメモリ１５の第１６１番地のアドレスは、ト
ライステートゲート２５、データバスコアを介してアド
レス変換メモリ１６の第１６１番地にエントサイされる
。

以下同様にして、アドレス変換メモリ１６の第１６２＠
地・第１６３番地内の、目的に応じたアトリビコーショ
ンヒットが立てられる。

以下は先に示したリフレッシコバターンメモリ１５の読
み出し動作（即ら、ＣＲＴ３０に対する表示動作）を実
行すれば、リフレッシュパターンメモリ１５の第１６１
番地・第１６２＠地・第１６３番地内の文字パターンが
パラレル−シリアル変換回路２８、文字パターン合成回
路２９を介してＣＲＴ３０に表示される過程で、レジス
タ１８を介して文字パターン合成回路２９に供給される
アトリビコーションビットを文字パターン合成回路２９
が解読し、必要な画面修飾を行なう。

［発明の効果］ 以上説明した様に本発明に係るディスプレイ制御装置は
ＣＲＴ３０の画面の区画と一対一に対応したアドレス構
造のアドレス変換メモリ１６を具備し、アドレス変換メ
モリの各番地には当該番地に対応したＣＲＴ３０の画面
の区画に表示されるべき文字パターンが格納されたリフ
レッシュパターンメモリ１５のアトｌメスがエントサイ
されていると定義　２７　− されているので、本発明によれば、リフレッシコバター
ンメモリ１５の内容自体を書きかえることなく、アドレ
ス変換メモリ１６のエントサイ内容を書ぎ呂えることに
よって、固定行を有するスクロール動作を行なうことが
できる。

又、アドレス変換メモリ１６の各番地のエン１〜リイ内
容に表示禁止ビットや各種のアトリビュージョンピット
を附加することによって、アドレス変換メモリ１６の内
容を操作することによって各種の画面修飾を画面の区画
単位に実行することが可能である。

そして、これらの動作過程においてリフレッシコバター
ンメモリ１５の内容自体には手を加えないので、文字パ
ターン発生回路１やＣＰＵ５に負担をかけることはない
。

尚、上述のスクロール動作は上方向にスクロールする場
合を例に説明したが、下方向にスクロールする場合はも
ちろん、右方向にスクロールする場合、左方向にスクロ
ールする場合にも本発明に係るディスプレイ制御装置は
そのまま適応しうる　２８− ものである。

【図面の簡単な説明】

第１図は従来のディスプレイ制御装置のブロック図。 第２図・第３図はＣＲＴ画面の説明図。 第４図は本発明に係るディスプレイ制御装置のブロック
図。　゛ 第５図はアドレス変換メモリに格納されるデータの構成
図。 第６図は初期状態におけるアドレス変換メモリの記憶内
容の説明図。 第７図・第８図・第９図・第１０図はスクロール動作の
各段階におけるアドレス変換メモリ及びμｍＰＲ側のワ
ークメモリの記憶内容の説明図。 第１１図は画面修飾を行なう時のアドレス変換メモリの
記憶内容の説明図。 １・・・文字パターン発生回路 ２・３・４・・・ディスプレイ制御装置５・・・ＣＰＵ
　６・−・リフレッシュパターンメモリ７・・・アドレ
ス発生回路　８・・・セレクタ９・・・レジスタ １０・・・パラレル−シリアル変換回路１１・・・ＣＲ
Ｔ　１２・・・μ−ＰＲ１３・・・システムバス　１４
・・・ディスプレイ制御装置１５・・・リフレッシコバ
ターンメモリ１６・・・文字パターン発生回路　１７−
・データパスコ８・・・レジスタ　１９・・・アドレス
発生回路２０・・・アドレスバス　２１・・・データバ
ス２２・２３・・・セレクタ　２４・・・レジスタ２５
・２６・・・トライステートゲート　２７・・・レジス
タ２８・・・パラレル−シリアル変換回路２９・・・文
字パターン合成回路　３０・・・ＣＲＴ３１・・・μ−
ＰＲ３２・・・ワークメモリ代理人　弁理士　則近　憲
佑 （他１名） 姶　、５′　図 第　ｑ　図 第　７０図 第　／／　図

Claims (2)

【特許請求の範囲】
1. （１）少なくとも一表示画面分のパターンデータを記憶
   するリフレッシュパターンメモリを具備゛する表示装置
   において、表示又は書込みの為のアドレスを与えること
   により、当該アドレスに格納される前記リフレッシコバ
   ターンメモリのアドレス情報を出力する書き替え可能な
   アドレス変換メモリを設け、前記アドレス変換メモリを
   構成する各エントサイの一部ビットをアトリビュージョ
   ン指定ビットとじて使用することを特徴とする表示制御
   方式。
2. （２）前記アドレス変換メモリを構成する各エントサイ
   の一部ビットを表示禁止ビットと定義し、該ビットの指
   示により表示画面を一区画単位に消去することを特徴と
   する特許請求の範囲第１項記載の表示方式。