JPS60121493A - 表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の技術分野」 本発明はＣＲＴ画面に文字パターンを表示するディスプ
レイ制御装置に関するものである。

１発明の前照技術］ 文字種が英字・数字・記号に限定されるディスプレイ装
置（いわゆるアルファニコメリックディスプレイ）は各
々のディスプレイ装置がパターン発生装置を具備してい
るのが一般的である。

しかし最近のディスプレイ装置は、漢字をも表示するこ
とが要求されＣいる。

ところが漢字は、その形態が複雑である為、−文字をパ
ターン表示するのに７２バイト（２４ビツト×２４ビツ
トの場合）の情報量を必要とし、かつ約８゜０００字以
上の文字がある為、漢字を扱うためには文字パターン発
生回路が莫大なものになってしまう。

そこで従来は漢字を扱う場合、一つの文字パターン発生
装置を複数台のディスプレイ装置で共有ザる方式を採用
していた。

これをブロック図で示したのが第１図である。

図中１は文字パターン発生装置、２．３．４は各々ディ
スプレイ装置、５はＣＰｕを示す。

各ディスプレイ装置は構成においＣ人差がないので、デ
ィスプレイ装置２を代表とし−Ｃ説明１−ると、ディス
プレイ装置２はリフレッシュパターンメモリ６、アドレ
ス発生回路７、セレクタ８、レジスタ９、パラレル−シ
リアル変換回路１０、ＣＲＴｌｌ、マイクロブ１］セツ
１す（数十μｍＰＲと称す）１２を具備している。１３
はシステムバスを示し、システムバス１３は文字パター
ン発生装置１、ディスプレイ装置２．３．４、ＣＰＵ５
を相々に接続する為のものである。

リ−ルッシコパターンメ上り６は文字パターン発生装置
１からシステムバス１３に出力された文字パターンを１
画面分保持する為のメモリである。

アドレス発生回路７はリフレッシコバターンメモリ６の
読み出しアドレスを発生ηる回路である。

セレクタ８はアドレス発生回路７によっ−Ｃ発生された
リフレッシコバターンメモリ６の読み出しアドレス又は
μｍＰＲ１２から供給されるリフレッシュパターンメモ
リ６の書き込みアドレスのいずれかを選択してリフレッ
シコバターンメモリ６に供給づる回路である。

レジスタ９はμｍＰＲ１２から供給される文字］−ドを
保持号−る回路である。

パラレル−シリアル変換回路１０はリルッシ７パターン
メ［す６から読み出された並列パターンデータをシリア
ルドツトに変換してＣＲＴｌｌに供給する回路ｒある。

μｍＰＲ１２はディスプレイ装置２を制御づる為のもの
である。

ここで動作を説明する。

先ず、リフレッシコバターンメモリ６に対１−る文字パ
ターンの書き込みを考える。μｍＰＲ１２から文字コー
ドがレジスタ９を介してシステムバス１３に出力される
。

これにＪこって文字］−トに対応した文字パターンが文
字パターン発生回路１からシステムバス１３に出力され
る。

一方すフレッシーＪパターンメモリ６にはレレクタ８を
介しＵｌき込みアドレスが供給されてａ３す、システム
バス１３上のパターンデータはリフレッ〜　Ｊ　− シコパターンメモリ６の書き込みアドレスで指定された
番地に順次格納されでいく。

この様にし−Ｃリフレッシコバターンメモリ６に格納さ
れた１画面分の文字パターンは次の様にしてＣＲＴｌｌ
に表示される。

アドレス発生回路７によって発生された読み出しアドレ
スはセレクタ８を介して順次リフレッシコパターンメ（
す６に供給されＣいく。

−、ｔ、ｔ−ＰＲ１２からりフレッシコパターンメモリ
６に読み出し命令が供給されると、リフレッシコバター
ンメモリ６から文字パターンが読み出され、読み出され
た文字パターンはパラレル−シリアル変換回路１０を介
してＣＲＴｌｌに供給され画面上に表示される。

［背景技術の問題点］ しかしながら従来のディスプレイ装置には次の様な欠点
があった。

■画面の一部をスクロールさせる場合の欠点。

画面全体を上又は下にシフトするスクロール動作の場合
は、リフレッシコバターンメモリ６の初＝　４　− 期アドレスレジスタ（図示ゼず）の内容を変更すればよ
い。しかしながら、画面の一部のみをスクロールする場
合、（例えば第２図の如く、画面の第１行にタイ１〜ル
が又最終ｔｉにガイダンスが表示されており、その中間
の表示内容のみをスクロールする様な場合。）従来のデ
ィスプレイ装置ではリフレッシコバターンメモリ６の内
容を全て書き替えなければならない。

■画面の一部を消去する場合の欠点。

例えば第３図の如く、画面の一部の区画四角部を消去す
る場合がある。この様な場合、従来のディスプレイ装置
では文字パターン発生装置１にオールゼロのパターンを
発生させ、消去する区画と対応するりフレッシコパター
ンメモリ６の番地にオールゼロのパターンを書き込まな
ければならない。

この様に、従来のディスプレイ装置の場合、０画面の一
部をスクロールさせたり、■画面の一部の区画を消去し
たりする場合、その都度文字パターン発生装置１やＣＰ
Ｕ５の介入をめることになる。

従ってシステムバ又１３に接続されるアイスプレイ装置
の数が多くなるとＣＰＵ５や文字パターン発η・装置１
の負相は極めて大きいものとなる。

［発明の目的］ 本発明はこの様な欠点に鑑みなされたものであり、その
目的は、文字パターン発生装置やＣＩ−）　Ｕの介入を
めることなく、各ディスプレイ装置の内部的処理のみで
画面のスクロール動作や画面の一部の区画の潤去ができ
る等、領域編集が容易なディスプレイ制御装置を提供り
ることを目的と１−る。

［発明の概要］ 本発明は、少なくとも一表示画面分のパターンデータを
記憶するリフレッシコバターンメモリを具備する表示装
置において、表示又は書き込みの為のアドレスを与える
ことにより、当該アドレスに格納される前記りフレッシ
７パターンメ七りのアドレス情報を出力する用き替え可
能なアドレス変換メモリと、内部制御部に接続されるデ
ータバスから供給されるデータ又は−上記アドレス変換
メモリからのデータを記憶するレジスタと、このレジス
タに取込んだ１記データを上記アドレス変換メモリ又は
十記データバスに選択的に出力覆る手段とを具備し、−
１−記アドレス変換メモリの内容を高速に転移できるよ
うにし上記目的を達成する。

し発明の実施例］ 以下図面を参照して本発明の一実施例を詳述する。

第４図は本発明の一実施例に係るディスプレイ制御装置
のブロック図である。

図中１４はディスプレイ制御装置を示す。

ディスプレイ制御装置１４はリフレッシュパターンメ［
す１５、アドレス変換メモリ１６、レジスタ１８、アド
レス発生回路１９、セレクタ２２・２３、レジスタ２４
、トライステートゲート２５・２６、レジスタ２７、パ
ラレル−シリアル変換回路２８、文字パターン合成回路
２９、ＣＲＴ３０及びμｍＰＲ３１を具備している。

１７はアドレス変換メモリ１６のデータバス、２０は＝
　７− μｍＰＲ３１側アドレスペアドレスバスｍＰＲ３１側の
データバス。

リフレッシコバターンメモリ１５は１画面分の文字パタ
ーンを１区画毎に記憶づ−るメ［りである。

アドレス変換メモリ１６はＣＲＴ　３０の画面の一区画
ごとのアドレスと同一のアドレス発生回路のメモリであ
り、リフレッシュパターンメモリ１５のアドレスを指定
する為のものである。

アドレス変換メモリ１６の各エントサイは、第５図の如
く、リフレッシコバターンメモリ１５のアドレス情報の
他にアトリビコーション指定ビットや表示禁止ビットが
設（Ｊられている。

レジスタ１８はデータバス１１に現われたリフレッシュ
パターンメモリ１５のアドレスを保持するレジスタであ
る。

アドレス発生回路１９はアドレス変換メモリ１６の読み
出しアドレス、即ら、ＣＲＴ３０の画面アドレスを発生
する回路である。

セレクタ２２はアドレス発生回路１９から供給されるア
ドレス変換メモリ１６の読み出しアドレス、又　８− はμ−ＰＲ３１からアドレスバス２０を介して供給され
るアドレス変換メモリ１６のアドレスのいずれかを選択
しＣ、アドレス変換メモリ１６に供給する回路である。

セレクタ２３はアドレス変換メモリ１６のデータバス１
１に現われるリフレッシコバターンメモリ１５のアドレ
ス又はμｍＰ　Ｒ３１からデータバス２１を介して供給
されるリフレッシコバターンメモリ１５のアドレスのい
ずれか一方を選択して出力する回路である。

レジスタ２４はセレクタ２３の出力を保持する回路であ
る。

トライステートゲート２５はレジスタ２４の内容をアド
レス変換メモリ１６のデータバス１１に出力するゲート
であり、トライステートゲート２６はレジメ以下余白 タ２４の内容をμｍＰＲ３１のデータバス２１に出力り
−るゲー１〜である。

レジスタ２７は文字コードを保持ザるゲー１〜である。

パラレル−シリアル変換回路２８はリフレッシ１パター
ンメモリ１５から１スライスずつ読み出された文字パタ
ーンをシリアルに変換して出力する回路である。

文字パターン合成回路２９はレジスタ１８のアトリビコ
ーションビットや表示禁止ピッ１〜に従って画面修飾を
する回路である。

μｍＰＲ３１はディスプレイ装置全体の制御をする為の
ものｃ′ある。

次に動作を説明する。

先ず第６図を参照して初期設定動作を説明でる。尚、第
６図は初期設定動作終了時のアドレス変換メモリ１６の
内容を示している。

次に基本動作を説明する。

本実施例の基本動作は、初期設定動作（アドレス変換メ
モリ１６の初期セット）・リフレッシコバターンメモリ
１５に対重る文字パターンの書き込み動作・リフレッシ
コバターンメモリ１５からの文字パターンの読み出し動
作（ＣＲ丁３０に対句る表示動作）に分類できる。

先ず初期設定動作を説明する。

セレクタ２２はμｍＰＲ３１のアドレスバス２０を選択
しＣおり、セレクタ２３はμｍＰＲ３１のデータバス２
１を選択している。

μ−ＰＲ３１からデータバス２１、セレクタ２３を介し
−Ｃアドレス変換メモリ１６の第０番地の■ントサイ内
容（具体的にはリフレッシュパターンメ”しり１５の第
０番地のアドレス及びそれに附加されるアトリヒコーシ
」ンビット）が供給され、レジスタ２４にラッチされる
。

次にμｍＰＲ３１からアドレスバス２０．ｔレクタ２２
を介して、アドレス変換メモリ１６の第０番地のアドレ
スが、用き込み命令と同時に、アドレス変換メモリ１６
に供給される。

アドレス変換メモリ１６に書き込み命令が転送されるの
と同時にレジスタ２４の内容は１〜ライスチー−１１＝ トゲ−１〜２５を介してアドレス変換メモリ１６のデー
タバス１７に出力され、アドレス変換メモリ１６の第０
番地にエン１〜リイされる。

以上同様にしで、アドレス変換メモリ１６の第９８３番
地までに、リフレッシコバターンメモリ１５の第９８３
番地までのアドレスがエントサイされる。

この様にして初期設定動作が終了した時点におけるアド
レス変換メモリ１６の内容を示すのが第６図である。尚
、第６図におい７０から９８３の数字はりフレッシコパ
ターンメモリ１５のアドレスを示している。

第６図の如く、初期設定動作終了時には、アドレス変換
メモリ１６の第ｎ番地（ｎは任意）にはりフレツシコパ
ターンメモリ１５の第ｎ番地のアドレスがエントサイさ
れる。

次にリフレッシコバターンメモリ１５への文字パターン
の書き込み動作を説明する。

セレクタ２２はアドレスバス２０を、又セレクタ２３は
アドレス変換メモリ１６のデータバス１１を選択するよ
うに設定され−Ｃいる。

　１２− μｍＰＲ３１はアドレスバス２０及びけレクタ２２を介
して、アドレス変換メモリ１６の第０番地のアドレスを
アドレス変換メモリ１６に転送し、同時に読み出し命令
をアドレス変換メモリ１６に転送する。

アドレス変換メモリ１６の第０番地から読み出されたデ
ータ、即ちリフレッシコバターンメモリ１５の第０番地
のアドレスはアドレス変換メモリ１６のデータバス１１
及びセレクタ２３を介してレジスタ２４にラッチされる
。

次にμｍＰＲ３１はりフレッシコパターンメモリ１５の
第０番地に書き込むべき文字パターンの文字コードをレ
ジスタ２１を介してシステムバス１３に出力する。

文字］−ドを受けつけた文字パターン発生回路１は文字
コードに対応した文字パターンをシステムハス１３に出
力する。

一方μｍＰＲ３１はＣＲＴ３０の非表示タイミングにお
いて、トライステー１〜ゲート２５を開き、レジスタ２
４の内容即ち、リフレッシュパターンメモリ１５の第０
番地のアドレスをレジスタ１８にラッチざけるとともに
、リフレッシコバターンメモリ１５に出き込み命令を転
送りる。

リフレッシコバターンメモリ１５が用ぎ込み命令を受け
付けると、システムハス１３ト【こ現われている文字パ
ターンがリフレッシコバターンメモリ１５の第０番地に
格納される。

第１番地乃至第９８３番地も上記と同様に動作覆−る。

次にリフレッシコバターンメモリ１５からの文字パター
ンの読み出し動作、即ちＣＲＴ’　３０への表示動作を
説明する。

セレクタ２２はアドレス発生回路１９をｊハ択している
。

アドレス発生回路１９はアドレス変換メモリ１６の第０
番地から第９８３番地までのアドレスをアドレス変換メ
モリ１６（二順次供給していく。

μｍＰ　Ｒ３１から読み出し命令が供給される毎にアド
レス変換メモリ１６の第０番地から順次リフレッシ−１
パターンメモリ１５のアドレニス及びアトリビコーシュ
ンビットが読み出され、レジスタ１８にラッチされる。

尚、この様にしてレジスタ１８にラッチされたりフレツ
シコパターンメモリ１５のアドレスは現在ＣＲＴ　３０
に表示されている文字パターンの次に表示される文字パ
ターンが格納されているリフレッシコバターンメモリ１
５のアドレスを示している。

μｍＰＲ３１から読み出し命令が供給される毎にリフレ
ッシコバターンメモリ１５からレジスタ１８の内容に従
って文字パターンが１スライスずつパラレル−シリアル
変換回路２８に供給され、パラレル−シリアル変換回路
２ａにより１ビツトずつ、文字パターン合成回路２９を
介してＣＲＴ３０に供給され表示される。

次に第７図、第８図、第９図、第１０図を参照して、ス
クロール動作を説明する。尚、以下に示す動作例はＣＲ
Ｔ’　３０の第１行目、第２３行目、第２４行目を固定
ｆｊとし、第２行目から第２２行目までを１行ずつシフ
トアップするスクロール動作例であり、具体的にはアド
レス変換メモリ１６の内容をスクロールすることによっ
て行なわれる。

−１５−、− 第７図、第８図、第９図、第１０図に於いて、１Ｇはア
ドレス変換メモリを３２はμｍｐＲ３１のワークメモリ
を示す。

第７図はスクロール動作に着手した時、即ち、初期状態
に於けるアドレス変換メモリ１６の−［ントサイ内容を
示しており、初期状態においては、アドレス変換メモリ
１６のアドレスとそこにエン１〜リイされているリフレ
ッシコバターンメモリ１５のアドレスとは一対一に対応
している。

即ち、初期状態においては、アドレス変換メモリ１６の
第ｎ番地には、リフレッシコバターンメモリ１５の第ｎ
番地のアドレスがＪントサイされている。

セレクタ２２はアドレスバス２０をセレクタ２３はアド
レス変換メモリ１６のデータバス１７を選択している。

μｍｐＲ３１から、アドレスバス２０．セレクタ２２を
介してアドレス変換メモリ１６の第４１番地のアドレス
がアドレス変換メモリ１６に供給され、同時に読み出し
命令がアドレス変換メモリ１６に供給され１６　− る。

アドレス変換メモリ１６の第４１番地の■ン１〜サイ内
容（即ちリフレッシコバターンメモリ１５の第４１番地
のアドレス）はデータバス１７．セレクタ２３を介して
レジスタ２４にラッチされる。

レジスタ２４にラッチさねたりフレツシコパターンメモ
リ１５の第４１番地のアドレスは、所定のタイミングで
、トライステートゲート２６．データバス２１を介して
μｍＰＲ３１のワークメモリ３２の先頭番地に取り込ま
れる。

以下同様にして、アドレス変換メモリ１６の第８１番地
（第２行の最終番地）までの内容、即ち、リフレッシコ
バターンメモリ１５の第８１番地までのアドレスが順次
ＣＰＵ側のワークメモリ３２に退避される。

この様にして、アドレス変換メモリ１６の第２行目にＪ
−ントサイされＣいたりフレツシコパターンメモリ１５
の第２行目の各アドレスがμｍＰＲ３１のワークメモリ
３２に退避させられた状態を示すのが第８図である。即
ち、この状態では第８図の如く、アドレス変換メ七り１
６の第２行目（即ち第４１番地から第８１番地まで）に
は何もＴン１〜サイされＣいない。

次に、μｍＰＲ３１は以トの如くしてア１ヘレス変換メ
−しり１６の第３行目の［ントサイ内容（即ｔ：）リフ
レッシコバターンメモリ１５の第８２番地り冒ら第１２
２番地までのアドレス）をアドレス変換メモリ１６の空
き番地となっている第２行目に移し換える。

μｍＰＲ３１からアドレスバス２０．　Ｌ！レクタ２２
を介してアドレス変換メモリ１６の第８２番地のアドレ
スがアドレス変換メモリ１６に供給され、同時に読出し
命令がアドレス変換メモリ１６に供給される。

アドレス変換メモリ１６の第８２番地のエントサイ内容
、（即ら、リフレッシコバターンメモリ１５の第８２番
地のアドレス）はデータバス１７．セレクタ２３を介し
てｌノジスタ２４にラッチされる。

次にμｍＰＲ３１からアドレスバス２０．　ｔレクタ２
２を介してアドレス変換メ［す１６の第４１番地のアド
レスがアト１ノス変換メ玉り１６に供給され、同時に書
き込み命令がアドレス変換メモリ１６に供給される。

これによって先にレジスタ２４にラッチされていた、リ
フレッシ７パターンメモリ１５の第８２番地のアドレス
が、トライステートゲート２５．データバス１１を介し
て、アドレス変換メモリ１６の第４１番地にエントサイ
される。

以下同様にしてμｍＰＲ３１はアドレス変換メモリ１６
の第１２２番地までにエントサイされているリフレッシ
コバターンメモリ１５の第１２２番地までのアドレスを
アドレス変換メモリ１６の第８１番地までに移し換える
。

この様にしてアドレス変換メモリ１６の第３行目の各番
地にエントサイされていたりフレッシコーパターンメモ
リ１５の第３行目の各アドレスをアドレス変換メモリ１
６の第２行目の各番地に移し換えたら、μｍＰＲ３１は
同様にして、アドレス変換メモリ１６の第２２行目まで
の各番地にエントサイされていたりフレッシコパターン
メモリ１５の第２２行目までの各番地のアト１ノスを、
アドレス変換メモリ１６の第２１行目までに移し換える
。

−１９＝ 以ヒの如くして、アドレス礎換メｔす１６の第３行目か
ら第２２行目までの各番地の−［ン１〜サイされていた
、リフレッシ１−パターンメモリ１５の第３行目から第
２２行目までの各番地のアドレスを、アドレス変換メモ
リ１６の第２行目から第２１行目までの各番地に移し換
えた状態を示しているのが第９図である。この状態では
、第９図の如く、アドレス変換メモリ１６の第２２行目
の各番地は空番地となっている。

次にμｍｐＲ３１は以下の如くして、先にμｍＰＲ３１
のワークメモリ３２に退避させたリフレッシュパターン
メモリ１５の第２行目の各アドレスを、アドレス変換メ
モリ１６の第２２行目の各番地（即ら、第８６１番地か
ら第９０１番地）に移し換える。

セレクタ２２はアドレスバス２０を、セレクタ２３はデ
ータバス２１を選択している。

μｍ１〕Ｒ３１はデータバス２１．Ｌ？レクタ２３を介
してリフレッシュパターンメモリ１５の第２行目の先頭
番地のアドレス（即ちリフレッシ７パターンメモリ１５
の第４１番地のアドレス）をレジスタ２４にラ　２０− ツヂさせる。

同時にμｍＰＲ３１はアドレスバス２０．セレクタ２４
を介して、アドレス変換メモリ１６の第８６１番地のア
ドレスをアドレス変換メモリ１６に供給するとともに、
アドレス変換メモリ１６に書き込み命令を供給する。

これによって、レジスタ２４にラッチされていたリフレ
ッシコバターンメモリ１５の第４１番地の７７ドレスは
トライステートゲート２５．データバス１１を介してア
ドレス変換メモリ１６の第８６１番地に格納される。

駆下同様にして、リフレッシコバターンメモリ１５の第
４２番地から第８１番地目までのアドレスが、アドレス
変換メモリ１６の第８６２番地から第９０１番地目まで
に格納される。

この様にして、スクロール動作が終了した時のアドレス
変換メモリ１６の内容を示すのが第１０図である。

尚この時、リフレッシュパターンメモリ１５の第４１番
地目から第８１番地目までのアドレスがμｍＰＲ３１か
ら）７トレス変換メモリ１６に書き込まれる過程で、各
アドレス情報に附加されている表示禁圧ピッ１〜がμｍ
ＰＲ３１によって立てられている。

一方、この後アドレス変換メ［す１６の第８６１番地か
ら第９０１番地に対応するリフレッシコバターンメモリ
１５へ新たなパターンの書き込みが発生する。

μｍＰＲ３１はアドレスバス２０及びセレクタ２２を介
して、アドレス変換メモリ托の第８６１番地のアドレス
をアドレス変換メモリ１６に転送して、同時に読み出し
命令をアドレス変換メモリ１６に転送する。

アドレス変換メモリ１６の第８６１番地から読み出され
たデータ、即ちリフレッシコバターンメモリ１５の第４
１番地のアドレスはアドレス変換メモリ１６のデータバ
ス１７及びセレクタ２３を介してレジスタ２４にラッチ
される。

次にμｍＰＲ３１はリフレッシ−１パターンメモリ１５
の第４１番地に書き込むべき文字パターンの文字］−ド
をレジスタ２７を介してシステムハス１３に出力１−る
。

文字−コードを受（Ｊつけた文字パターン発生回路１は
文字］−トに対応した文字パターンをシステムバス１３
に出力ザる。

一万μｍＰＲ３１はＣＲＴ３０の非表示タイミングにお
いて、トライステートゲート２５を間き、レジスタ２４
の内容即ち、リフレッシコバターンメモリ１５の第４１
番地のアドレスをレジスタ１８にラッチさせるとともに
、リフレッシュパターンメモリ１５に皇き込み命令を転
送する。

リフレッシコバターンメモリ１５が書き込み命令を受け
付けると、システムバス１３上に表われている文字パタ
ーンがリフレッシコバターンメモリ１５の第４１番地に
格納される。リフレッシュパターンメモリ１５の第４２
番地乃至第８１番地についても上２と同様の書き込み動
作が実行される。

以上の如くして、アドレス変換メモリ１６の内容がスク
ロールされると、μｍＰＲ３１にアドレス変換メモリ１
６の第２行目（即ｔ５ｃＲＴ’３（）の画面の第２行目
）の各番地をアドレス指定されると、アト＝　２３− レス変換メモリ１６からリフレッシ−７パターンメモリ
１５の第３行目の各番地のアドレスが読み出され、これ
によってリフレッシコバターンメモリ１５の第３行目の
各番地に格納され−Ｃいる文字パターンがＣＲＴ　３０
の第２行目に表示される。

同様にして、μｍＰＲ３１にアドレス変換メモリ１６の
第ｍ行目（ｍは２から２１までの整数）の各番地をアド
レス指定されると、アト１ノス変換メモリ１６からリフ
レッシコバターンメモリ１５の第ｍ＋１行目の各番地の
アドレスが読み出され、これによってリフレッシコバタ
ーンメモリ１５の第ｍ＋ｉｆＪ目の各番地に格納されて
いる文字パターンがＣＲＴ３０の第ｍ行目に表示される
。

次に、第１１図及び第５図を参照し２て、ＣＲＴ３０の
一部の区画を表示修飾する場合の動作を説明する。

第１１図はアドレス変換メモリ１６の内容を尽し、初期
状態に於いて、アドレス変換メモリ１６の第ｎ番地のア
ドレスにアトリビュージョンビットが附加されてエント
サイされているものとする。

　２４− 又、第１１図中の斜線部分は、ＣＲＴ３０の画面の上か
ら４行目かつ右端から３文字の区画がアトリビコーショ
ンされることを示Ｊ−。

セレクタ２２はアドレスバス２０を、セレクタ２３はデ
ータバス１１を選択している。

μｍＰＲ３１はアドレスバス２０．セレクタ２２を介し
てアドレス変換メモリ１６の第１６１番地のアドレスを
アドレス変換メモリ１６に与え、アドレス変換メモリ１
６に読み出し命令を与える。

アドレス変換メモリ１６の第１６１番地のエントサイ内
容（即ちリフレッシｌパターンメモリ１５の第１６１番
地のアドレス）はデータバス１７．セレクタ２３を介し
てレジスタ２４にラッチされる。しかる俊に所定のタイ
ミングでトライステートゲート２６が開き、レジスタ２
４の内容は、データバス２１を介してμｍＰＲ３１に供
給される。

次にμｍＰＲ３１はデータバス２１を介して得たリフレ
ッシュパターンメモリ１５のアドレスに附加されたアト
リビュージョンビットのいずれかを立てる。即ち、μｍ
ＰＲ３１は反転であれば第１０ビット、点滅であれば第
１１ビツト、下線表示であれば第１２ビツト、高輝石表
示であれば第１３ピツ１〜、表示禁止であれば第１５ビ
ツトを立てる。

次に、μｍＰＲ３１はセレクタ２２にアドレスバス２０
を、セレクタ２３にデータバス２１を選択させる。

続いて、μｍＰＲ３１は、データバス２１．セレクタ２
３を介して、リフレッシコバターンメモリ１５の第１６
１番地に書き込むデータ（アドレス情報とア［〜リビュ
ージョンビット）をレジスタ２４にラッチされる。

しかる後にμｍＰＲ３１はアドレスバス２０．セレクタ
２２を介してアドレス変換メモリ１６の第１６１番地の
アドレスをアドレス変換メモリ１６に５え、アドレス変
換メモリ１６に書き込み命令を与える。

これににって、レジスタ２４にラッチされたりフレッシ
コパターンメモリ１５の第１６１番地のアドレスは、ト
ライステートゲート２５、データバス１１を介してアド
レス変換メモリ１６の第１６１番地にエントサイされる
。

以下同様にして、アドレス変換メモリ１６の第１６２番
地・第１６３番地内の目的に応じたアトリヒコーション
ピットが立てられる。

以下は先に示したりフレツシコパターンメモリ１５の読
み出し動作（即ち、ＣＲＴ　３０に対する表示動作）を
実行すれば、リフレッシュパターンメモリ１５の第１６
１番地◆第１６２番地・第１６３番地内の文字パターン
がパラレル−シリアル変換回路２８、文字パターン合成
回路２９を介してＣＲＴ３０に表示される過程で、レジ
スタ１８を介して文字パターン合成回路２９に供給され
るアトリビュージョンビットを文字パターン合成回路２
９が解読し、必要な画面修飾を行なう。

［発明の効果］ 以−ト説明した様に本発明に係るディスプレイ制御装置
はＣＲＴ３０の画面の区画と一対一に対応したアドレス
構造のアドレス変換メモリ１６を具備し、アト１ノス変
換メモリの各番地には当該番地に対応したＣＲＴ３０の
画面の区画に表示されるべき文字パターンが、格納され
たリフレッシュパターンメモリ１５のアドレスがエント
サイされていると定義２７− されているので、本発明にＪこれば、リフレッシコバタ
ーンメモリ１５の内容自体を書きかえることなく、アド
レス変換メモリ１６のエン１〜リイ内容を書き苗えるこ
とによって、固定行を有するスクロール動作を行なうこ
とができる。

又、アドレス変換メモリ１６の各番地のエン１〜リイ内
容に表示禁止ビットや各種のアｌ〜リビュージョンピッ
トを附加することによって、アドレス変換メモリ１６の
内容を操作することによって各種の画面修飾を画面の区
画単位に実行することが可能である。

そして、これらの動作過程においてリフレッシュパター
ンメモリ１５の内容自体には手を加えないので、文字パ
ターン発生回路１やＣＰＵ５に負担をか【」ることばな
い。

尚、上述のスクロール動作は上方向にスクロールする場
合を例に説明したが、下方向にスクロールする場合はも
ちろん、右方向にスクロールづる場合、左方向にスクロ
ールする場合にも本発明に係るディスプレイ制御装置は
そのまま適応しうる　２８　− ものである。

【図面の簡単な説明】

第１図は従来のディスプレイ制御装置のブロック図。 第２図・第３図はＣＲＴ画面の説明図。 第４図は本発明に係るディスプレイ制御装置のブロック
図。 第５図はアドレス変換メモリに格納されるデータの構成
図。 第６図は初期状態におけるアドレス変換メモリの記憶内
容の説明図。 第７図・第８図・第９図・第１０図はスクロール動作の
各段階におけるアドレス変換メモリ及びμｍＰＲ側のワ
ークメモリの記憶内容の説明図。 第１１図は画面修飾を行なう時のアドレス変換メモリの
記憶内容の説明図。 １・・・文字パターン発生回路 ２・３・４・−・ディスプレイ制御装置５・・・ＣＰＵ
　６−・・リフレッシコバターンメモリ７・・・アドレ
ス発生回路　８・・・セレクタ９・・・レジスタ １０・・・パラレル−シリアル変換回路１１・・・ＣＲ
Ｔ　１２・・・μ−ＰＲ１３・・・システムバス　１４
・・・ディスプレイ制御装置１５・・・リフレッシコバ
ターンメモリ１６・・・文字パターン発生回路　１１・
・・データバス１８・・・レジスタ　１９・−アドレス
発生回路２０・・・アドレスバス　２１・・・データバ
ス２２・２３・・・セレクタ　２４・・−レジスタ２５
・２６・・・］〜ライスチー１〜ゲート　２１・・・レ
ジスタ２８・・・パラレル−シリアル変換回路２９・・
・文字パターン合成回路　３０・・・ＣＲＴ３１・・・
μｍＰＲ３２・・・ワークメモリ代理人　弁理士　則近
　憲佑 （他１名） 第　ｒ　図 第　ｑ　＠ 第　７９図 第　／ｌ　図

Claims (1)

【特許請求の範囲】
1. 少なくとも一表示画面分のパターンデータを記憶でるリ
   フレッシ７パターンメモリを具備する表示装Ｍｈこおい
   て、表示又は書込みの為のアドレスを与えることにより
   、当該アドレスに格納される前記リフレッシュパターン
   メモリのアドレス情報を出力する書き替え可能なアドレ
   ス変換メモリと、内部制御部に接続されるデータバスか
   ら供給されるデータ又は上記アドレス変換メモリからの
   データを記憶するレジスタと、このレジスタに取込んだ
   上記データを上記アドレス変換メモリ又は上記データバ
   スに選択的に出力する手段とを具備し、上記アドレス変
   換メモリの内容を高速に転移できるようにしたことを特
   徴とする表示制御方式。