JPS63255731A - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JPS63255731A JPS63255731A JP62091242A JP9124287A JPS63255731A JP S63255731 A JPS63255731 A JP S63255731A JP 62091242 A JP62091242 A JP 62091242A JP 9124287 A JP9124287 A JP 9124287A JP S63255731 A JPS63255731 A JP S63255731A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- circuit
- address
- registers
- parameter register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、任意の文字や図形等を表示する表示装置に
関し、特に詳しく言うと、液晶表示装置やＣＲＴ表示装
置において表示画面の各表示点をＸおよびＹの座標位置
で指定するためにメモリのアドレスに変換するアドレス
変換回路に関する。
関し、特に詳しく言うと、液晶表示装置やＣＲＴ表示装
置において表示画面の各表示点をＸおよびＹの座標位置
で指定するためにメモリのアドレスに変換するアドレス
変換回路に関する。
［発明の技術的背景コ
文字や図形等を表示する表示手段として、ＣＲＴや液晶
等が広く利用されている。これら表示手段はその表示画
面の各点をＸ方向およびＹ方向に複数区画し、Ｘ座標値
およびＹ座標値により表示点を特定する方法が採られ、
これをＸ、Ｙ座標値をアドレスに変換する計算回路と、
この変換の際に参照される１組の座標系のパラメータの
値を格納するレジスタと、中央処理ユニット（以下、Ｃ
ＰＵと称する）がこのレジスタに対して読み書きするた
めのインターフェイス回路とを備えたアドレス変換手段
を設け、これによりＸ、Ｙ座標をイメージメモリのアド
レスに変換するようにしている。この場合、レジスタは
原点の位置アドレス、Ｘ軸方向のメモリ幅、現在のＸ、
Ｙ座標、アドレスのポインタ等の値を格納している。
等が広く利用されている。これら表示手段はその表示画
面の各点をＸ方向およびＹ方向に複数区画し、Ｘ座標値
およびＹ座標値により表示点を特定する方法が採られ、
これをＸ、Ｙ座標値をアドレスに変換する計算回路と、
この変換の際に参照される１組の座標系のパラメータの
値を格納するレジスタと、中央処理ユニット（以下、Ｃ
ＰＵと称する）がこのレジスタに対して読み書きするた
めのインターフェイス回路とを備えたアドレス変換手段
を設け、これによりＸ、Ｙ座標をイメージメモリのアド
レスに変換するようにしている。この場合、レジスタは
原点の位置アドレス、Ｘ軸方向のメモリ幅、現在のＸ、
Ｙ座標、アドレスのポインタ等の値を格納している。
このような従来の変換手段では、Ｘ、Ｙ座標をアドレス
に変換する処理の高速化とこの変換処理しこよってＣＰ
Ｕのソフトウェア処理の負担を軽減していた。そして、
各点に対応したメモリを備え、そのメモリに各々の点の
表示あるいは不表示の情報を書込むことによって、任意
の文字や図形等を表示するピットマツプ方式のグラフィ
ックディスプレイにおいては、第３（ａ）図に示すマル
チウィンド表示に代表されるような多様な表示画面を構
成することができる。例えば１表示画面１の左下を原点
としてＸ−Ｙ座標系内にＡからＤで囲まれたウィンド２
を設け、このウィンド２内にｘ−ｙを図形の描画座標系
とする図形３を表示することができ、この場合Ｘ−Ｙと
ｘ−ｙの２つの座標系を取扱うことにより行なっている
。そして更には、第３（ｂ）図や第３（Ｃ）図のように
ウィンド２の位置を移動させたり、ウィンド２内の図形
３を移動させることも可能であるが、多様な表示画面を
構成するためには、複数の座標系を扱う必要があるが、
この場合、Ｘ−Ｙとｘ−ｙの２つの座標系で処理する方
が、処理が簡単であることがわかる。
に変換する処理の高速化とこの変換処理しこよってＣＰ
Ｕのソフトウェア処理の負担を軽減していた。そして、
各点に対応したメモリを備え、そのメモリに各々の点の
表示あるいは不表示の情報を書込むことによって、任意
の文字や図形等を表示するピットマツプ方式のグラフィ
ックディスプレイにおいては、第３（ａ）図に示すマル
チウィンド表示に代表されるような多様な表示画面を構
成することができる。例えば１表示画面１の左下を原点
としてＸ−Ｙ座標系内にＡからＤで囲まれたウィンド２
を設け、このウィンド２内にｘ−ｙを図形の描画座標系
とする図形３を表示することができ、この場合Ｘ−Ｙと
ｘ−ｙの２つの座標系を取扱うことにより行なっている
。そして更には、第３（ｂ）図や第３（Ｃ）図のように
ウィンド２の位置を移動させたり、ウィンド２内の図形
３を移動させることも可能であるが、多様な表示画面を
構成するためには、複数の座標系を扱う必要があるが、
この場合、Ｘ−Ｙとｘ−ｙの２つの座標系で処理する方
が、処理が簡単であることがわかる。
［発明が解決しようとする問題点コ
従来のアドレス変換手段では、１組の座標系パラメータ
を参照するように構成されているため、上述したような
複数の座標系を処理するためには、ＣＰＵが複数の座標
系での座標をイメージメモリ上の１つの座標系の座標に
変換する処理を行ない、変換したい座標系が変わる度に
、アドレス変換の際に参照されるパラメータを全て書き
換えるという方法が採られている。この場合、表示の画
面に対応する座標を処理したり、異なる座標系間のデー
タ転送時のＣＰＵの処理が著しく増加する等、ＣＰＵの
座標処理の負担が増大し、処理速度が低下する問題点が
ある。
を参照するように構成されているため、上述したような
複数の座標系を処理するためには、ＣＰＵが複数の座標
系での座標をイメージメモリ上の１つの座標系の座標に
変換する処理を行ない、変換したい座標系が変わる度に
、アドレス変換の際に参照されるパラメータを全て書き
換えるという方法が採られている。この場合、表示の画
面に対応する座標を処理したり、異なる座標系間のデー
タ転送時のＣＰＵの処理が著しく増加する等、ＣＰＵの
座標処理の負担が増大し、処理速度が低下する問題点が
ある。
そこでこの発明の目的は、簡単な構成によりＣＰＵの負
担を軽減させ、アドレス変換の処理速度を低下すること
なくマルチウィンド表示等の多様な表示を行なうことが
できるアドレス変換装置を提供することである。
担を軽減させ、アドレス変換の処理速度を低下すること
なくマルチウィンド表示等の多様な表示を行なうことが
できるアドレス変換装置を提供することである。
〔問題点を解決するための手段］
この発明のアドレス変換装置は、Ｘ、Ｙ座標を一次元の
イメージメモリアドレスに変換する回路と、変換の際に
参照する値が格納された基準パラメータレジスタと、描
画のために使用する各座標系毎に設けられた複数の座標
パラメータレジスタと、ＣＰＵと基準パラメータレジス
タおよび座標パラメータレジスタとの間に接続され、座
標パラメータレジスタの所望の座標系を選択しそのデー
タを前記基準パラメータレジスタに転送するとともにこ
れらパラメータレジスタとＣＰＵ間のインターフェイス
を行なう転送回路とを有することを特徴とするものであ
る。
イメージメモリアドレスに変換する回路と、変換の際に
参照する値が格納された基準パラメータレジスタと、描
画のために使用する各座標系毎に設けられた複数の座標
パラメータレジスタと、ＣＰＵと基準パラメータレジス
タおよび座標パラメータレジスタとの間に接続され、座
標パラメータレジスタの所望の座標系を選択しそのデー
タを前記基準パラメータレジスタに転送するとともにこ
れらパラメータレジスタとＣＰＵ間のインターフェイス
を行なう転送回路とを有することを特徴とするものであ
る。
［作 用］
最初にＣＰＵは座標パラメータレジスタに各座標系のパ
ラメータをセットする。次いで転送回路が指定した座標
系のパラメータを基準パラメータレジスタに転送する。
ラメータをセットする。次いで転送回路が指定した座標
系のパラメータを基準パラメータレジスタに転送する。
これにより変換回路はこの基準パラメータレジスタに基
づいて変換回路に入力された座標データをアドレス変換
すればよい。
づいて変換回路に入力された座標データをアドレス変換
すればよい。
別の座標系を処理する場合は、それまで基準パラメータ
レジスタに転送されていたパラメータを座標パラメータ
レジスタの所定の位置に戻して、座標パラメータレジス
タの記憶データを更新した後、新しい座標系のパラメー
タを基準パラメータレジスタに転送すればよい。
レジスタに転送されていたパラメータを座標パラメータ
レジスタの所定の位置に戻して、座標パラメータレジス
タの記憶データを更新した後、新しい座標系のパラメー
タを基準パラメータレジスタに転送すればよい。
以下、この発明を図面に示す一実施例について説明する
。アドレス変換計算回路１１は、入力されたＸ、Ｙ座標
をイメージメモリ（図示しない）のアドレスに変換する
ためのもので、算術および論理演算を実行する算術論理
演算装置（ＡＬＵ）と。
。アドレス変換計算回路１１は、入力されたＸ、Ｙ座標
をイメージメモリ（図示しない）のアドレスに変換する
ためのもので、算術および論理演算を実行する算術論理
演算装置（ＡＬＵ）と。
桁送りを行なうシックと、これら算術論理演算装置やシ
フタを制御する制御回路および一時記憶用のラッチ回路
等から構成され、このような回路は従来の画像表示装置
のアドレス変換計算回路と同しであるので、詳細な説明
は省略する。イメージメモリが、例えば５１２にワード
のアドレス空間を持ち、１ワードを１６ビツトで構成し
ている場合には、このアドレス変換計算回路１１の出力
をワードアドレスが１９ビツト、ビットアドレスが４ビ
ツトに構成する。アドレス変換計算回路１１には、この
回路１１が参照する２組の基準パラメータレジスタ１３
、１４を切換えるための切換回路１２が接続されている
。基準パラメータレジスタ１３はソース用であり、基準
パラメータレジスタ１４はディストネーション用である
。これら基準パラメータレジスタ１３゜１４は描画のた
めの各種座標系のパラメータが、この実施例では６つの
種類の、予め記憶されている座標パラメータレジスタ１
５および表示座標パラメータレジスタ１６に接続されて
いる。表示座標パラメータレジスタ１６は、表示コント
ローラ１７からも参照されるようになっている。これら
パラメータレジスタ１３．１４．１５．１６の座標系パ
ラメータは、以下のようなパラメータで構成されている
。
フタを制御する制御回路および一時記憶用のラッチ回路
等から構成され、このような回路は従来の画像表示装置
のアドレス変換計算回路と同しであるので、詳細な説明
は省略する。イメージメモリが、例えば５１２にワード
のアドレス空間を持ち、１ワードを１６ビツトで構成し
ている場合には、このアドレス変換計算回路１１の出力
をワードアドレスが１９ビツト、ビットアドレスが４ビ
ツトに構成する。アドレス変換計算回路１１には、この
回路１１が参照する２組の基準パラメータレジスタ１３
、１４を切換えるための切換回路１２が接続されている
。基準パラメータレジスタ１３はソース用であり、基準
パラメータレジスタ１４はディストネーション用である
。これら基準パラメータレジスタ１３゜１４は描画のた
めの各種座標系のパラメータが、この実施例では６つの
種類の、予め記憶されている座標パラメータレジスタ１
５および表示座標パラメータレジスタ１６に接続されて
いる。表示座標パラメータレジスタ１６は、表示コント
ローラ１７からも参照されるようになっている。これら
パラメータレジスタ１３．１４．１５．１６の座標系パ
ラメータは、以下のようなパラメータで構成されている
。
ＣＰ Ｘ （１６ｂｉｔ）
ＣＰ Ｙ （１６ｂｉｔ）
Ｄ Ｐ （２３ｂｉｔ）
ＯＲＧ （２３ｂｉｔ）
ＡＭＷ （１２ｂｉｔ）
なお、−は座標系の番号であるＯｌｌ、２．３．４、Ｓ
、Ｄが入る。ここで、０は表示座標系の番号、１〜４は
描画座標系の番号、Ｓはソース用基準パラメータレジス
タ１３の座標系の番号、Ｄはディストネーション用基準
パラメータレジスタ１４の座標系の番号である。そして
ＣＰ Ｘ、ＣＰ Ｙは現時点でのポインタの指すＸ
、Ｙ座標値、ＤＰは同じくポインタが指している点のア
ドレス、ＯＲＧはその座標の原点アドレス＋ ＡＭＷは
Ｘ軸方向のメモリの幅をワード単位で示した値である。
、Ｄが入る。ここで、０は表示座標系の番号、１〜４は
描画座標系の番号、Ｓはソース用基準パラメータレジス
タ１３の座標系の番号、Ｄはディストネーション用基準
パラメータレジスタ１４の座標系の番号である。そして
ＣＰ Ｘ、ＣＰ Ｙは現時点でのポインタの指すＸ
、Ｙ座標値、ＤＰは同じくポインタが指している点のア
ドレス、ＯＲＧはその座標の原点アドレス＋ ＡＭＷは
Ｘ軸方向のメモリの幅をワード単位で示した値である。
基準パラメータレジスタ１３．１４への座標パラメータ
レジスタ１５の内容の転送は、ＣＰＵ１８に接続された
転送回路１９により制御される。この転送回路１９は、
ＣＰＵ１８とインターフェイスをとるインターフェイス
回路と、アドレス変換計算回路１１が参照する基準パラ
メータレジスタ１３．１４に転送している座標系の番号
を格納する複数のレジスタ、そして複数のレジスタ間の
転送制御回路とから構成されている。この転送回路１９
には座標系番号を指定する指定手段２０が接続されてい
る。座標パラメータレジスタ１５内の各レジスタには、
アクセスのための番号が付けられており、制御が簡単に
なるように１つの座標系に８アドレスを割当て、その内
の５つを使用している。したがって、ＣＰＵ１８からの
アクセスやレジスタ間の転送もこのレジスタ番号を使っ
て転送回路１９により制御している。
レジスタ１５の内容の転送は、ＣＰＵ１８に接続された
転送回路１９により制御される。この転送回路１９は、
ＣＰＵ１８とインターフェイスをとるインターフェイス
回路と、アドレス変換計算回路１１が参照する基準パラ
メータレジスタ１３．１４に転送している座標系の番号
を格納する複数のレジスタ、そして複数のレジスタ間の
転送制御回路とから構成されている。この転送回路１９
には座標系番号を指定する指定手段２０が接続されてい
る。座標パラメータレジスタ１５内の各レジスタには、
アクセスのための番号が付けられており、制御が簡単に
なるように１つの座標系に８アドレスを割当て、その内
の５つを使用している。したがって、ＣＰＵ１８からの
アクセスやレジスタ間の転送もこのレジスタ番号を使っ
て転送回路１９により制御している。
したがって、アドレス変換計算回路１１はＤＰＮｅｗ＝
ＯＲＧ＋Ｘ Ｙ＊ＡＭＷＤ Ｐ ＮＥｗ ＝ Ｄ Ｐ
ｏｔｏ＋ΔＸ−ΔＹ＊ＡＭＷという式で表示装置のポ
インタのＸ、Ｙ座標をＤＩ）レジスタにイメージメモリ
アドレスとして出力する。ＹおよびΔＹの負号は、Ｙ軸
方向とメモリのアドレスが増加する方向が逆であること
を示す。
ＯＲＧ＋Ｘ Ｙ＊ＡＭＷＤ Ｐ ＮＥｗ ＝ Ｄ Ｐ
ｏｔｏ＋ΔＸ−ΔＹ＊ＡＭＷという式で表示装置のポ
インタのＸ、Ｙ座標をＤＩ）レジスタにイメージメモリ
アドレスとして出力する。ＹおよびΔＹの負号は、Ｙ軸
方向とメモリのアドレスが増加する方向が逆であること
を示す。
次に、座標系のパラメータの設定と処理する座標系の変
更の手順について説明する。まず、初期設定においては
、ＯＲＧ、ＡＭＷに所定の値を設定し、Ｃ’ＰＸ、ＣＰ
ＹにはＯを、そしてＤＰにはＯＲＧと同じ原点アドレス
を設定する。ポインタは原点を指している。この状態か
ら座標系を設定するため、転送回路１９内の座標系番号
レジスタに参照すべき座標パラメータレジスタ１５の番
号を指定手段２０で設定し、２組の基準パラメータレジ
スタ１３．１４に該当する座標パラメータレジスタ１５
の座標系のパラメータを転送する。この初期設定の具体
的なフローチャートを第２図に示す。ここでＳＰＩは転
送回路１９の座標番号を仮にソース用とディストネーシ
ョン用を４に設定している。ＳＦ３では表示座標系のメ
モリ幅や原点等を設定している。ＳＦ３では座標系１の
メモリ幅や原点等を設定している。ＳＦ３では転送回路
１９の座標番号をソース用を１．ディストネーション用
をＯに設定して転送を起動させている。
更の手順について説明する。まず、初期設定においては
、ＯＲＧ、ＡＭＷに所定の値を設定し、Ｃ’ＰＸ、ＣＰ
ＹにはＯを、そしてＤＰにはＯＲＧと同じ原点アドレス
を設定する。ポインタは原点を指している。この状態か
ら座標系を設定するため、転送回路１９内の座標系番号
レジスタに参照すべき座標パラメータレジスタ１５の番
号を指定手段２０で設定し、２組の基準パラメータレジ
スタ１３．１４に該当する座標パラメータレジスタ１５
の座標系のパラメータを転送する。この初期設定の具体
的なフローチャートを第２図に示す。ここでＳＰＩは転
送回路１９の座標番号を仮にソース用とディストネーシ
ョン用を４に設定している。ＳＦ３では表示座標系のメ
モリ幅や原点等を設定している。ＳＦ３では座標系１の
メモリ幅や原点等を設定している。ＳＦ３では転送回路
１９の座標番号をソース用を１．ディストネーション用
をＯに設定して転送を起動させている。
また、座標系を変更する場合には、最初に転送回路１９
内の座標系番号にしたがって、基準レジスタ１３．１４
の値を、座標レジスタ１５の該当レジスタに戻す。これ
は変換計算の過程で現在位置を示すポインタＣＰ Ｘ
、ＣＰ ＹおよびＤＰが更新されているからである。
内の座標系番号にしたがって、基準レジスタ１３．１４
の値を、座標レジスタ１５の該当レジスタに戻す。これ
は変換計算の過程で現在位置を示すポインタＣＰ Ｘ
、ＣＰ ＹおよびＤＰが更新されているからである。
つぎにＣＰＵ１８から新しく設定される座標系の番号を
転送回路１９内の座標系番号レジスタに設定し、その番
号にしたがって座標系パラメータを基準レジスタ１３．
１４に転送する。
転送回路１９内の座標系番号レジスタに設定し、その番
号にしたがって座標系パラメータを基準レジスタ１３．
１４に転送する。
［発明の効果］
以上のようにこの発明のアドレス変換装置は、基準パラ
メータレジスタと種々の座標系を設定する座標パラメー
タレジスタとを設け、転送回路により所望の座標系パラ
メータを基準パラメータレジスタに転送し、この基準パ
ラメータレジスタにしたがってアドレス変換回路でイメ
ージメモリアドレスに変換するようにしたものである。
メータレジスタと種々の座標系を設定する座標パラメー
タレジスタとを設け、転送回路により所望の座標系パラ
メータを基準パラメータレジスタに転送し、この基準パ
ラメータレジスタにしたがってアドレス変換回路でイメ
ージメモリアドレスに変換するようにしたものである。
したがって、従来のようにＣＰＵが複数の座標系の処理
を行う必要はなく、ＣＰＵの負担を軽減でき、かつ処理
速度を低下させることもない。これにより、マルチウィ
ンド表示等の多様な表示処理をより高速に行なうことが
できる。また、表示画面に対応する座標系と描画に関す
る座標系をまとめて処理することも可能である。
を行う必要はなく、ＣＰＵの負担を軽減でき、かつ処理
速度を低下させることもない。これにより、マルチウィ
ンド表示等の多様な表示処理をより高速に行なうことが
できる。また、表示画面に対応する座標系と描画に関す
る座標系をまとめて処理することも可能である。
第１図はこの発明の一実施例を示すブロック線図、第２
図は初期設定のフローチャート、第３（ａ）図、第３（
ｂ）図および第３（ｃ）図はウィンド表示の座標系を説
明する説明図である。 図面において、１１はアドレス変換計算回路、１２は切
換回路、１３はソース用パラメータレジスタ、１４はデ
ィストネーション用パラメータレジスタ、１５は座標パ
ラメータレジスタ、１６は表示座標パラメータレジスタ
、１７は表示コントローラ、１８はＣＰｏ、１９は転送
回路である。
図は初期設定のフローチャート、第３（ａ）図、第３（
ｂ）図および第３（ｃ）図はウィンド表示の座標系を説
明する説明図である。 図面において、１１はアドレス変換計算回路、１２は切
換回路、１３はソース用パラメータレジスタ、１４はデ
ィストネーション用パラメータレジスタ、１５は座標パ
ラメータレジスタ、１６は表示座標パラメータレジスタ
、１７は表示コントローラ、１８はＣＰｏ、１９は転送
回路である。
Claims (3)
- （１）表示画面の各表示点を規定するＸ、Ｙ座標を中央
処理手段からの規制信号によりアドレスコードに変換す
るアドレス変換装置において、前記Ｘ、Ｙ座標を一次元
のイメージメモリアドレスに変換する回路と、前記変換
の際に参照する値が格納された基準パラメータレジスタ
と、描画のために使用する各座標系毎に設けられた複数
の座標パラメータレジスタと、前記中央処理手段と前記
基準パラメータレジスタおよび前記座標パラメータレジ
スタとの間に接続され、前記座標パラメータレジスタの
所望の前記座標系を選択しそのデータを前記基準パラメ
ータレジスタに転送するとともにこれらパラメータレジ
スタと前記中央処理手段間のインターフェイスを行なう
転送回路とを有することを特徴とするアドレス変換装置
。 - （２）特許請求の範囲第１項において、前記基準パラメ
ータレジスタはソース用とデスティネーション用の２つ
から構成され、これらは切換手段により選択的に前記変
換回路に接続されることを特徴とするアドレス変換装置
。 - （３）特許請求の範囲第１項において、前記座標パラメ
ータレジスタは表示コントローラに接続される表示座標
パラメータレジスタを更に有し、この表示座標パラメー
タレジスタは前記表示コントローラおよび前記転送回路
からアクセス可能になっていることを特徴とするアドレ
ス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091242A JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091242A JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63255731A true JPS63255731A (ja) | 1988-10-24 |
| JP2554876B2 JP2554876B2 (ja) | 1996-11-20 |
Family
ID=14020952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62091242A Expired - Fee Related JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554876B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010541031A (ja) * | 2007-09-04 | 2010-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電子文書を確認するためのシステム及び方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234361A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | 画像メモリ制御方式 |
-
1987
- 1987-04-14 JP JP62091242A patent/JP2554876B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234361A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | 画像メモリ制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010541031A (ja) * | 2007-09-04 | 2010-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電子文書を確認するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2554876B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279226B1 (en) | High resolution display adapter | |
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| EP0167600B1 (en) | Apparatus and method for displaying characters in a bit mapped graphics system | |
| EP0164880B1 (en) | A circuit for modifying data in a display memory | |
| EP0279229B1 (en) | A graphics display system | |
| JPH07104734A (ja) | 図形データ並列処理表示装置 | |
| JPH0760423B2 (ja) | データ転送方式 | |
| EP0279225A2 (en) | Reconfigurable counters for addressing in graphics display systems | |
| US5321805A (en) | Raster graphics engine for producing graphics on a display | |
| US5283863A (en) | Process for effecting an array move instruction, a graphics computer system, a display system, a graphics processor and graphics display system | |
| JPS62166453A (ja) | メモリ回路 | |
| JP2554876B2 (ja) | アドレス変換装置 | |
| EP0464601A2 (en) | Arithmetic operation system | |
| JPH0120748B2 (ja) | ||
| JPS6035075B2 (ja) | Ｃｒｔ表示装置 | |
| EP2637164B1 (en) | Drawing device and drawing method | |
| JPS60173588A (ja) | マルチウインドウ表示処理方式 | |
| JPS61180290A (ja) | 図形表示装置 | |
| JPH0476598A (ja) | 表示制御装置 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPS60254378A (ja) | 情報転送装置 | |
| JPH05313644A (ja) | 画像メモリ | |
| JPH07199907A (ja) | 表示制御装置 | |
| JPH0697389B2 (ja) | 表示制御装置 | |
| JPS63253396A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |