JP2554876B2 - アドレス変換装置 - Google Patents
アドレス変換装置Info
- Publication number
- JP2554876B2 JP2554876B2 JP62091242A JP9124287A JP2554876B2 JP 2554876 B2 JP2554876 B2 JP 2554876B2 JP 62091242 A JP62091242 A JP 62091242A JP 9124287 A JP9124287 A JP 9124287A JP 2554876 B2 JP2554876 B2 JP 2554876B2
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- parameter register
- register
- parameter
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 description 10
- 239000013256 coordination polymer Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、任意の文字や図形等を表示する表示装置
に関し、特に詳しく言うと、液晶表示装置やCRT表示装
置において表示画面の各表示点をＸおよびＹの座標位置
で指定するためにメモリのアドレスに変換するアドレス
変換回路に関する。
に関し、特に詳しく言うと、液晶表示装置やCRT表示装
置において表示画面の各表示点をＸおよびＹの座標位置
で指定するためにメモリのアドレスに変換するアドレス
変換回路に関する。
［発明の技術的背景］ 文字や図形等を表示する表示手段として、CRTや液晶
等が広く利用されている。これら表示手段はその表示画
面の各点をＸ方向およびＹ方向に複数区画し、Ｘ座標値
およびＹ座標値により表示点を特定する方法が採られ、
これらＸ、Ｙ座標値をアドレスに変換する計算回路と、
この変換の際に参照される１組の座標系のパラメータの
値を格納するレジスタと、中央処理ユニット（以下、CP
Uと称する）がこのレジスタに対して読み書きするため
のインターフェイス回路とを備えたアドレス変換手段を
設け、これによりＸ、Ｙ座標をイメージメモリのアドレ
スに変換するようにしている。この場合、レジスタは原
点の位置アドレス、Ｘ軸方向のメモリ幅、現在のＸ、Ｙ
座標、アドレスのポインタ等の値を格納している。
等が広く利用されている。これら表示手段はその表示画
面の各点をＸ方向およびＹ方向に複数区画し、Ｘ座標値
およびＹ座標値により表示点を特定する方法が採られ、
これらＸ、Ｙ座標値をアドレスに変換する計算回路と、
この変換の際に参照される１組の座標系のパラメータの
値を格納するレジスタと、中央処理ユニット（以下、CP
Uと称する）がこのレジスタに対して読み書きするため
のインターフェイス回路とを備えたアドレス変換手段を
設け、これによりＸ、Ｙ座標をイメージメモリのアドレ
スに変換するようにしている。この場合、レジスタは原
点の位置アドレス、Ｘ軸方向のメモリ幅、現在のＸ、Ｙ
座標、アドレスのポインタ等の値を格納している。
このような従来の変換手段では、Ｘ、Ｙ座標をアドレ
スに変換する処理の高速化とこの変換処理によってCPU
のソフトウェア処理の負担を軽減していた。そして、各
点に対応したメモリを備え、そのメモリに各々の点の表
示あるいは不表示の情報を書込むことによって、任意の
文字や図形等を表示するビットマップ方式のグラフィッ
クディスプレイにおいては、第３（ａ）図に示すマルチ
ウインド表示に代表されるような多様な表示画面を構成
することができる。例えば、表示画面１の左下を原点と
してＸ−Ｙ座標系内にＡからＤで囲まれたウインド２を
設け、このウインド２内にｘ−ｙを図形の描画座標系と
する図形３を表示することができ、この場合Ｘ−Ｙとｘ
−ｙの２つの座標系を取扱うことにより行なっている。
そして更には、第３（ｂ）図や第３（ｃ）図のようにウ
インド２の位置を移動させたり、ウインド２内の図形３
を移動させることも可能であるが、多様な表示画面を構
成するためには、複数の座標系を扱う必要があるが、こ
の場合、Ｘ−Ｙとｘ−ｙの２つの座標系で処理する方
が、処理が簡単であることがわかる。
スに変換する処理の高速化とこの変換処理によってCPU
のソフトウェア処理の負担を軽減していた。そして、各
点に対応したメモリを備え、そのメモリに各々の点の表
示あるいは不表示の情報を書込むことによって、任意の
文字や図形等を表示するビットマップ方式のグラフィッ
クディスプレイにおいては、第３（ａ）図に示すマルチ
ウインド表示に代表されるような多様な表示画面を構成
することができる。例えば、表示画面１の左下を原点と
してＸ−Ｙ座標系内にＡからＤで囲まれたウインド２を
設け、このウインド２内にｘ−ｙを図形の描画座標系と
する図形３を表示することができ、この場合Ｘ−Ｙとｘ
−ｙの２つの座標系を取扱うことにより行なっている。
そして更には、第３（ｂ）図や第３（ｃ）図のようにウ
インド２の位置を移動させたり、ウインド２内の図形３
を移動させることも可能であるが、多様な表示画面を構
成するためには、複数の座標系を扱う必要があるが、こ
の場合、Ｘ−Ｙとｘ−ｙの２つの座標系で処理する方
が、処理が簡単であることがわかる。
［発明が解決しようとする問題点］ 従来のアドレス変換手段では、１組の座標系パラメー
タを参照するように構成されているため、上述したよう
な複数の座標系を処理するためには、CPUが複数の座標
系での座標をイメージメモリ上の１つの座標系の座標に
変換する処理を行ない、変換したい座標系が変わる度
に、アドレス変換の際に参照されるパラメータを全て書
き換えるという方法が採られている。この場合、表示の
画面に対応する座標を処理したり、異なる座標系間のデ
ータ転送時のCPUの処理が著しく増加する等、CPUの座標
処理の負担が増大し、処理速度が低下する問題点があ
る。
タを参照するように構成されているため、上述したよう
な複数の座標系を処理するためには、CPUが複数の座標
系での座標をイメージメモリ上の１つの座標系の座標に
変換する処理を行ない、変換したい座標系が変わる度
に、アドレス変換の際に参照されるパラメータを全て書
き換えるという方法が採られている。この場合、表示の
画面に対応する座標を処理したり、異なる座標系間のデ
ータ転送時のCPUの処理が著しく増加する等、CPUの座標
処理の負担が増大し、処理速度が低下する問題点があ
る。
そこでこの発明の目的は、簡単な構成によりCPUの負
担を軽減させ、アドレス変換の処理速度を低下すること
なくマルチウインド表示等の多様な表示を行なうことが
できるアドレス変換装置を提供することである。
担を軽減させ、アドレス変換の処理速度を低下すること
なくマルチウインド表示等の多様な表示を行なうことが
できるアドレス変換装置を提供することである。
［問題点を解決するための手段］ 上記目的を達成するため、この発明は、表示画面の各
表示点を規定するＸ、Ｙ座標を中央処理手段からの規制
信号によりアドレスコードに変換するアドレス変換装置
において、前記Ｘ、Ｙ座標を一次元のイメージメモリア
ドレスに変換するアドレス変換計算回路と、そのアドレ
ス変換時に参照するパラメータ値が格納されるソース用
パラメータレジスタおよびディストネーション用パラメ
ータレジスタを含む基準パラメータレジスタと、前記ソ
ース用パラメータレジスタおよび前記ディストネーショ
ン用パラメータレジスタを選択的に前記アドレス変換計
算回路に接続する切換手段と、描画のために使用する各
座標系毎に設けられた複数の座標パラメータレジスタ
と、前記中央処理手段と前記基準パラメータレジスタお
よび前記座標パラメータレジスタとの間に接続され、前
記座標パラメータレジスタ内から所望の座標パラメータ
を選択し、そのデータを前記基準パラメータレジスタの
前記ソース用とディストネーション用の各パラメータレ
ジスタに転送するとともに、これらパラメータレジスタ
と前記中央処理手段間のインターフェイスを行なう転送
回路とを有していることを特徴としている。
表示点を規定するＸ、Ｙ座標を中央処理手段からの規制
信号によりアドレスコードに変換するアドレス変換装置
において、前記Ｘ、Ｙ座標を一次元のイメージメモリア
ドレスに変換するアドレス変換計算回路と、そのアドレ
ス変換時に参照するパラメータ値が格納されるソース用
パラメータレジスタおよびディストネーション用パラメ
ータレジスタを含む基準パラメータレジスタと、前記ソ
ース用パラメータレジスタおよび前記ディストネーショ
ン用パラメータレジスタを選択的に前記アドレス変換計
算回路に接続する切換手段と、描画のために使用する各
座標系毎に設けられた複数の座標パラメータレジスタ
と、前記中央処理手段と前記基準パラメータレジスタお
よび前記座標パラメータレジスタとの間に接続され、前
記座標パラメータレジスタ内から所望の座標パラメータ
を選択し、そのデータを前記基準パラメータレジスタの
前記ソース用とディストネーション用の各パラメータレ
ジスタに転送するとともに、これらパラメータレジスタ
と前記中央処理手段間のインターフェイスを行なう転送
回路とを有していることを特徴としている。
この場合、前記座標パラメータレジスタは表示コント
ローラに接続される表示座標パラメータレジスタをさら
に有し、この表示座標パラメータレジスタは前記表示コ
ントローラおよび前記転送回路からアクセス可能とされ
ていることが好ましい。
ローラに接続される表示座標パラメータレジスタをさら
に有し、この表示座標パラメータレジスタは前記表示コ
ントローラおよび前記転送回路からアクセス可能とされ
ていることが好ましい。
最初に、CPUにより座標パラメータレジスタに描画の
ために使用する各座標系の座標パラメータがセットされ
る。次いで、転送回路により指定された座標系の座標パ
ラメータが基準パラメータレジスタのソース用とディス
トネーション用の各パラメータレジスタにそれぞれ転送
されるとともに、それらの各座標パラメータが切換手段
を介してアドレス変換計算回路に与えられ、これに基づ
いて同アドレス変換計算回路に入力された座標データが
アドレス変換される。この場合、切換手段にてソース用
とディストネーション用の各パラメータレジスタを交互
に切り換えることにより、ソース側のイメージメモリの
アドレスとディストネーション側のイメージメモリのア
ドレスとが交互に容易に変換される。そして、別の座標
系を処理する場合には、それまで基準パラメータレジス
タに転送されていた座標パラメータが転送回路により座
標パラメータレジスタの所定位置に戻され、その座標パ
ラメータレジスタの記憶データが更新された後、新たな
座標系の座標パラメータが基準パラメータレジスタに転
送される。
ために使用する各座標系の座標パラメータがセットされ
る。次いで、転送回路により指定された座標系の座標パ
ラメータが基準パラメータレジスタのソース用とディス
トネーション用の各パラメータレジスタにそれぞれ転送
されるとともに、それらの各座標パラメータが切換手段
を介してアドレス変換計算回路に与えられ、これに基づ
いて同アドレス変換計算回路に入力された座標データが
アドレス変換される。この場合、切換手段にてソース用
とディストネーション用の各パラメータレジスタを交互
に切り換えることにより、ソース側のイメージメモリの
アドレスとディストネーション側のイメージメモリのア
ドレスとが交互に容易に変換される。そして、別の座標
系を処理する場合には、それまで基準パラメータレジス
タに転送されていた座標パラメータが転送回路により座
標パラメータレジスタの所定位置に戻され、その座標パ
ラメータレジスタの記憶データが更新された後、新たな
座標系の座標パラメータが基準パラメータレジスタに転
送される。
〔実 施 例〕 以下、この発明を図面に示す一実施例について説明す
る。アドレス変換計算回路11は、入力されたＸ、Ｙ座標
をイメージメモリ（図示しない）のアドレスに変換する
ためのもので、算術および論理演算を実行する算術論理
演算装置（ALU）と、桁送りを行なうシフタと、これら
算術論理演算装置やシフタを制御する制御回路および一
時記憶用のラッチ回路等から構成され、このような回路
は従来の画像表示装置のアドレス変換計算回路と同じで
あるので、詳細な説明は省略する。イメージメモリが、
例えば512Kワードのアドレス空間を持ち、１ワードを16
ビットで構成している場合には、このアドレス変換計算
回路11の出力をワードアドレスが19ビット、ビットアド
レスが４ビットに構成する。アドレス変換計算回路11に
は、この回路11が参照する２組の基準パラメータレジス
タ13,14を切換えるための切換回路12が接続されてい
る。基準パラメータレジスタ13はソース用であり、基準
パラメータレジスタ14はディストネーション用である。
ここで、ソースとディストネーションとは、画像データ
のコピー操作の場合などの場合におけるコピー元とコピ
ー先との関係に相当している。これら基準パラメータレ
ジスタ13,14は描画のための各種座標系のパラメータ
が、この実施例では４つの種類の、予め記憶されている
座標パラメータレジスタ15および表示座標パラメータレ
ジスタ16に接続されている。表示座標パラメータレジス
タ16は、表示コントローラ17からも参照されるようにな
っている。これらパラメータレジスタ13,14,15,16の座
標系パラメータは、以下のようなパラメータで構成され
ている。
る。アドレス変換計算回路11は、入力されたＸ、Ｙ座標
をイメージメモリ（図示しない）のアドレスに変換する
ためのもので、算術および論理演算を実行する算術論理
演算装置（ALU）と、桁送りを行なうシフタと、これら
算術論理演算装置やシフタを制御する制御回路および一
時記憶用のラッチ回路等から構成され、このような回路
は従来の画像表示装置のアドレス変換計算回路と同じで
あるので、詳細な説明は省略する。イメージメモリが、
例えば512Kワードのアドレス空間を持ち、１ワードを16
ビットで構成している場合には、このアドレス変換計算
回路11の出力をワードアドレスが19ビット、ビットアド
レスが４ビットに構成する。アドレス変換計算回路11に
は、この回路11が参照する２組の基準パラメータレジス
タ13,14を切換えるための切換回路12が接続されてい
る。基準パラメータレジスタ13はソース用であり、基準
パラメータレジスタ14はディストネーション用である。
ここで、ソースとディストネーションとは、画像データ
のコピー操作の場合などの場合におけるコピー元とコピ
ー先との関係に相当している。これら基準パラメータレ
ジスタ13,14は描画のための各種座標系のパラメータ
が、この実施例では４つの種類の、予め記憶されている
座標パラメータレジスタ15および表示座標パラメータレ
ジスタ16に接続されている。表示座標パラメータレジス
タ16は、表示コントローラ17からも参照されるようにな
っている。これらパラメータレジスタ13,14,15,16の座
標系パラメータは、以下のようなパラメータで構成され
ている。
CP-X （16bit） CP-Y （16bit） DP- （23bit） ORG- （23bit） AMW- （12bit） なお、−は座標系の番号である０、１、２、３、４、
Ｓ、Ｄが入る。ここで、０は表示座標系の番号、１〜４
は描画座標系の番号、Ｓはソース用基準パラメータレジ
スタ13の座標系の番号、Ｄはディストネーション用基準
パラメータレジスタ14の座標系の番号である。そしてCP
-X、CP-Yは現時点でのポインタの指すＸ、Ｙ座標値、DP
は同じくポインタが指している点のアドレス、ORGはそ
の座標の原点アドレス、AMWはＸ軸方向のメモリの幅を
ワード単位で示した値である。
Ｓ、Ｄが入る。ここで、０は表示座標系の番号、１〜４
は描画座標系の番号、Ｓはソース用基準パラメータレジ
スタ13の座標系の番号、Ｄはディストネーション用基準
パラメータレジスタ14の座標系の番号である。そしてCP
-X、CP-Yは現時点でのポインタの指すＸ、Ｙ座標値、DP
は同じくポインタが指している点のアドレス、ORGはそ
の座標の原点アドレス、AMWはＸ軸方向のメモリの幅を
ワード単位で示した値である。
基準パラメータレジスタ13,14への座標パラメータレ
ジスタ15の内容の転送は、CPU18に接続された転送回路1
9により制御される。この転送回路19は、CPU18とインタ
ーフェイスをとるインターフェイス回路と、アドレス変
換計算回路11が参照する基準パラメータレジスタ13,14
に転送している座標系の番号を格納する複数のレジス
タ、そして複数のレジスタ間の転送制御回路とから構成
されている。この転送回路19には座標系番号を指定する
指定手段20が接続されている。座標パラメータレジスタ
15内の各レジスタには、アクセスのための番号が付けら
れており、制御が簡単になるように１つの座標系に８ア
ドレスを割当て、その内の５つを使用している。したが
って、CPU18からのアクセスやレジスタ間の転送もこの
レジスタ番号を使って転送回路19により制御している。
したがって、アドレス変換計算回路11は DPNEW＝ORG＋Ｘ−Ｙ＊AMW DPNEW＝DPOLD＋ΔＸ−ΔＹ＊AMW という式で表示装置のポインタのＸ、Ｙ座標をDPレジス
タにイメージメモリアドレスとして出力する。Ｙおよび
ΔＹの負号は、Ｙ軸方向とメモリのアドレスが増加する
方向が逆であることを示す。
ジスタ15の内容の転送は、CPU18に接続された転送回路1
9により制御される。この転送回路19は、CPU18とインタ
ーフェイスをとるインターフェイス回路と、アドレス変
換計算回路11が参照する基準パラメータレジスタ13,14
に転送している座標系の番号を格納する複数のレジス
タ、そして複数のレジスタ間の転送制御回路とから構成
されている。この転送回路19には座標系番号を指定する
指定手段20が接続されている。座標パラメータレジスタ
15内の各レジスタには、アクセスのための番号が付けら
れており、制御が簡単になるように１つの座標系に８ア
ドレスを割当て、その内の５つを使用している。したが
って、CPU18からのアクセスやレジスタ間の転送もこの
レジスタ番号を使って転送回路19により制御している。
したがって、アドレス変換計算回路11は DPNEW＝ORG＋Ｘ−Ｙ＊AMW DPNEW＝DPOLD＋ΔＸ−ΔＹ＊AMW という式で表示装置のポインタのＸ、Ｙ座標をDPレジス
タにイメージメモリアドレスとして出力する。Ｙおよび
ΔＹの負号は、Ｙ軸方向とメモリのアドレスが増加する
方向が逆であることを示す。
次に、座標系のパラメータの設定と処理する座標系の
変更の手順について説明する。まず、初期設定において
は、ORG,AMWに所定の値を設定し、CPX,CPYには０を、そ
してDPにはORGと同じ原点アドレスを設定する。ポイン
タは原点を指している。この状態から座標系を設定する
ため、転送回路19内の座標系番号レジスタに参照すべき
座標パラメータレジスタ15の番号を指定手段20で設定
し、２組の基準パラメータレジスタ13,14に該当する座
標パラメータレジスタ15の座標系のパラメータを転送す
る。この初期設定の具体的なフローチャートを第２図に
示す。ここでSP1は転送回路19の座標番号を仮にソース
用とディストネーション用を４に設定している。SP2で
は表示座標系のメモリ幅や原点等を設定している。SP3
では座標系１のメモリ幅や原点等を設定している。SP4
では転送回路19の座標番号をソース用を１、ディストネ
ーション用を０に設定して転送を起動させている。な
お、図示されていないが、この例においてその転送先の
指定番号「０」は表示座標パラメータレジスタ16を意味
している。
変更の手順について説明する。まず、初期設定において
は、ORG,AMWに所定の値を設定し、CPX,CPYには０を、そ
してDPにはORGと同じ原点アドレスを設定する。ポイン
タは原点を指している。この状態から座標系を設定する
ため、転送回路19内の座標系番号レジスタに参照すべき
座標パラメータレジスタ15の番号を指定手段20で設定
し、２組の基準パラメータレジスタ13,14に該当する座
標パラメータレジスタ15の座標系のパラメータを転送す
る。この初期設定の具体的なフローチャートを第２図に
示す。ここでSP1は転送回路19の座標番号を仮にソース
用とディストネーション用を４に設定している。SP2で
は表示座標系のメモリ幅や原点等を設定している。SP3
では座標系１のメモリ幅や原点等を設定している。SP4
では転送回路19の座標番号をソース用を１、ディストネ
ーション用を０に設定して転送を起動させている。な
お、図示されていないが、この例においてその転送先の
指定番号「０」は表示座標パラメータレジスタ16を意味
している。
また、座標系を変更する場合には、最初に転送回路19
内の座標系番号にしたがって、基準レジスタ13,14の値
を、座標レジスタ15もしくは表示座標パラメータレジス
タ16の該当レジスタに戻す。これは変換計算の過程で現
在位置を示すポインタCP-X、CP-YおよびDPが更新されて
いるからである。つぎにCPU18から新しく設定される座
標系の番号を転送回路19内の座標系番号レジスタに設定
し、その番号にしたがって座標系パラメータを基準レジ
スタ13,14に転送する。
内の座標系番号にしたがって、基準レジスタ13,14の値
を、座標レジスタ15もしくは表示座標パラメータレジス
タ16の該当レジスタに戻す。これは変換計算の過程で現
在位置を示すポインタCP-X、CP-YおよびDPが更新されて
いるからである。つぎにCPU18から新しく設定される座
標系の番号を転送回路19内の座標系番号レジスタに設定
し、その番号にしたがって座標系パラメータを基準レジ
スタ13,14に転送する。
［発明の効果］ 以上のようにこの発明のアドレス変換装置は、基準パ
ラメータレジスタと種々の座標系を設定する座標パラメ
ータレジスタとを設け、転送回路により所望の座標系パ
ラメータを基準パラメータレジスタに転送し、この基準
パラメータレジスタにしたがってアドレス変換回路でイ
メージメモリアドレスに変換するようにしたものであ
る。したがって、従来のようにCPUが複数の座標系の処
理を行う必要はなく、CPUの負担を軽減でき、かつ処理
速度を低下させることもない。これにより、マルチウイ
ンド表示等の多様な表示処理をより高速に行なうことが
できる。また、表示画面に対応する座標系と描画に関す
る座標系をまとめて処理することも可能である。
ラメータレジスタと種々の座標系を設定する座標パラメ
ータレジスタとを設け、転送回路により所望の座標系パ
ラメータを基準パラメータレジスタに転送し、この基準
パラメータレジスタにしたがってアドレス変換回路でイ
メージメモリアドレスに変換するようにしたものであ
る。したがって、従来のようにCPUが複数の座標系の処
理を行う必要はなく、CPUの負担を軽減でき、かつ処理
速度を低下させることもない。これにより、マルチウイ
ンド表示等の多様な表示処理をより高速に行なうことが
できる。また、表示画面に対応する座標系と描画に関す
る座標系をまとめて処理することも可能である。
第１図はこの発明の一実施例を示すブロック線図、第２
図は初期設定のフローチャート、第３（ａ）図、第３
（ｂ）図および第３（ｃ）図はウインド表示の座標系を
説明する説明図である。 図面において、11はアドレス変換計算回路、12は切換回
路、13はソース用パラメータレジスタ、14はディストネ
ーション用パラメータレジスタ、15は座標パラメータレ
ジスタ、16は表示座標パラメータレジスタ、17は表示コ
ントローラ、18はCPU、19は転送回路である。
図は初期設定のフローチャート、第３（ａ）図、第３
（ｂ）図および第３（ｃ）図はウインド表示の座標系を
説明する説明図である。 図面において、11はアドレス変換計算回路、12は切換回
路、13はソース用パラメータレジスタ、14はディストネ
ーション用パラメータレジスタ、15は座標パラメータレ
ジスタ、16は表示座標パラメータレジスタ、17は表示コ
ントローラ、18はCPU、19は転送回路である。
Claims (2)
- 【請求項１】表示画面の各表示点を規定するＸ、Ｙ座標
を中央処理手段からの規制信号によりアドレスコードに
変換するアドレス変換装置において、前記Ｘ、Ｙ座標を
一次元のイメージメモリアドレスに変換するアドレス変
換計算回路と、そのアドレス変換時に参照するパラメー
タ値が格納されるソース用パラメータレジスタおよびデ
ィストネーション用パラメータレジスタを含む基準パラ
メータレジスタと、前記ソース用パラメータレジスタお
よび前記ディストネーション用パラメータレジスタを選
択的に前記アドレス変換計算回路に接続する切換手段
と、描画のために使用する各座標系毎に設けられた複数
の座標パラメータレジスタと、前記中央処理手段と前記
基準パラメータレジスタおよび前記座標パラメータレジ
スタとの間に接続され、前記座標パラメータレジスタ内
から所望の座標パラメータを選択し、そのデータを前記
基準パラメータレジスタの前記ソース用とディストネー
ション用の各パラメータレジスタに転送するとともに、
これらパラメータレジスタと前記中央処理手段間のイン
ターフェイスを行なう転送回路とを有することを特徴と
するアドレス変換装置。 - 【請求項２】特許請求の範囲第１項において、前記座標
パラメータレジスタは表示コントローラに接続される表
示座標パラメータレジスタを更に有し、この表示座標パ
ラメータレジスタは前記表示コントローラおよび前記転
送回路からアクセス可能になっていることを特徴とする
アドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091242A JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62091242A JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63255731A JPS63255731A (ja) | 1988-10-24 |
| JP2554876B2 true JP2554876B2 (ja) | 1996-11-20 |
Family
ID=14020952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62091242A Expired - Fee Related JP2554876B2 (ja) | 1987-04-14 | 1987-04-14 | アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554876B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101796526A (zh) * | 2007-09-04 | 2010-08-04 | 国际商业机器公司 | 用于验证电子文档的系统和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234361A (ja) * | 1987-03-23 | 1988-09-29 | Fujitsu Ltd | 画像メモリ制御方式 |
-
1987
- 1987-04-14 JP JP62091242A patent/JP2554876B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63255731A (ja) | 1988-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| EP0279226B1 (en) | High resolution display adapter | |
| JP3359393B2 (ja) | 図形データ並列処理表示装置 | |
| EP0279229B1 (en) | A graphics display system | |
| JP3622033B2 (ja) | データをメモリに効率良く転送するための方法および装置 | |
| JPS61159686A (ja) | 画像表示装置 | |
| JPH0760423B2 (ja) | データ転送方式 | |
| US6005572A (en) | Display unit having plurality of frame buffers | |
| US5283863A (en) | Process for effecting an array move instruction, a graphics computer system, a display system, a graphics processor and graphics display system | |
| JP2554876B2 (ja) | アドレス変換装置 | |
| JPH0646378B2 (ja) | コンピュータ表示装置 | |
| EP0464601A2 (en) | Arithmetic operation system | |
| US6137464A (en) | Display control circuit including hardware elements for preventing undesired display within the display space of the display unit | |
| JP3846142B2 (ja) | 画像データ転送装置及び画像表示処理システム | |
| JP3337385B2 (ja) | 表示制御回路 | |
| JP2605609B2 (ja) | ドット表示処理装置 | |
| JP3191468B2 (ja) | ビデオ表示用メモリ集積回路 | |
| JPH04288593A (ja) | 画像表示装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPS60254378A (ja) | 情報転送装置 | |
| JPH05313644A (ja) | 画像メモリ | |
| JPS6159484A (ja) | セグメント制御方式 | |
| JPS62274370A (ja) | マルチウインドウ制御方式 | |
| JPS61180290A (ja) | 図形表示装置 | |
| JPH03102395A (ja) | 文字表示方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |