JPS6263991A - スクロ−ル表示制御方式 - Google Patents
スクロ−ル表示制御方式Info
- Publication number
- JPS6263991A JPS6263991A JP60203478A JP20347885A JPS6263991A JP S6263991 A JPS6263991 A JP S6263991A JP 60203478 A JP60203478 A JP 60203478A JP 20347885 A JP20347885 A JP 20347885A JP S6263991 A JPS6263991 A JP S6263991A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- memory block
- scroll
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スクロール表示制御回路に関し、特に複数の
ファイルに分割されている地図情報等の連続したイメー
ジ情報の一部を表示メモリ上に展開し１表示メモリ上の
表示領域を移動する際に。
ファイルに分割されている地図情報等の連続したイメー
ジ情報の一部を表示メモリ上に展開し１表示メモリ上の
表示領域を移動する際に。
表示メモリをスクロール表示制御する基本単位に分割し
、その分割単位で表示データのアクセス転送制御を行う
ことにより、高速に表示画面のスクロールを可能とする
スクロール表示制御方式に関する。
、その分割単位で表示データのアクセス転送制御を行う
ことにより、高速に表示画面のスクロールを可能とする
スクロール表示制御方式に関する。
従来２表示画面のスクロール制御を行う場合。
グラフィックディスプレイコントローラ等の専用の表示
制御回路を使用して、イメージメモリ上の表示領域のア
ドレス制御を行い、これによって表示画面のスクロール
を行っている。
制御回路を使用して、イメージメモリ上の表示領域のア
ドレス制御を行い、これによって表示画面のスクロール
を行っている。
ところで、従来の画面スクロール表示制御方式の場合１
表示制御回路の制御できるアドレス空間のサイズが制約
されること１表示領域の分割数が限定されること２表示
領域が垂直方向の分割しかできないこと８分割した表示
領域の実メモリアドレスの順序が決まっていること等２
画面の表示領域が限定されるという問題点がある。丑だ
、地図情報等の連続したイメージ情報が複数のファイル
に分割されている場合、そのイメージ情報の一部が表示
メモリ上に展開されているため１表示メモリ領域外の位
置へのスクロール表示を行うためには、スクロール位置
とその表示内容に対応して表示メモリの内容を逐次すべ
て書換える必要があるという問題点があり、このため、
高速な表示画面のスクロールができない。
表示制御回路の制御できるアドレス空間のサイズが制約
されること１表示領域の分割数が限定されること２表示
領域が垂直方向の分割しかできないこと８分割した表示
領域の実メモリアドレスの順序が決まっていること等２
画面の表示領域が限定されるという問題点がある。丑だ
、地図情報等の連続したイメージ情報が複数のファイル
に分割されている場合、そのイメージ情報の一部が表示
メモリ上に展開されているため１表示メモリ領域外の位
置へのスクロール表示を行うためには、スクロール位置
とその表示内容に対応して表示メモリの内容を逐次すべ
て書換える必要があるという問題点があり、このため、
高速な表示画面のスクロールができない。
本発明のスクロール表示制御方式では、複数のファイル
に分割、蓄積されている連続したイメー”情報を表示し
ている画面のスムーズなスクロールを行うために１表示
データのアクセス転送制御を行う基本のメモリ単位であ
るメモリブロックが格子状に配置された表示メモリと、
そのメモリブロックに対応する表示メモリ上の位置情報
（例えば先頭アドレス等）を記憶するマツピングメモリ
と、メモリブロックの位置情報と表示メモリ及びメモリ
ブロックのサイズ情報等から与えられた論理アドレスに
対応して表示メモリのブロック分割制御と実アドレス生
成とを行う表示メモリ制御回路とを有している。
に分割、蓄積されている連続したイメー”情報を表示し
ている画面のスムーズなスクロールを行うために１表示
データのアクセス転送制御を行う基本のメモリ単位であ
るメモリブロックが格子状に配置された表示メモリと、
そのメモリブロックに対応する表示メモリ上の位置情報
（例えば先頭アドレス等）を記憶するマツピングメモリ
と、メモリブロックの位置情報と表示メモリ及びメモリ
ブロックのサイズ情報等から与えられた論理アドレスに
対応して表示メモリのブロック分割制御と実アドレス生
成とを行う表示メモリ制御回路とを有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の基本的構成を示す図である
。第１図を参照して２表示メモＩＪ ３１は表示データ
のアクセス制御を行う基本メモリ単位であるメモリブロ
ック３２を格子状に配置することによって構成されてい
る。
。第１図を参照して２表示メモＩＪ ３１は表示データ
のアクセス制御を行う基本メモリ単位であるメモリブロ
ック３２を格子状に配置することによって構成されてい
る。
表示メモリ３１を構成するメモリブロック３２の配置情
報はマツピングメモリ３４に記憶されている。マツピン
グメモリ３４と後述する機能を有する表示メモリ制御回
路３３とはメモリブロック３２の配置情報を表わすメモ
リブロック位置情報をやり取りする。また表示メモリ制
御回路３３と表示メモリ３１とは表示メモリアドレス３
５をやり取りする。一方マソピングメモリ３４及び表示
メモリ制御回路３３はシステムアドレス・々ス３８に接
続されており、またマツピングメモリ３４゜表示メモリ
制御回路３３．及び表示メモリ３１はシステムデータバ
ス３７に接続されている。
報はマツピングメモリ３４に記憶されている。マツピン
グメモリ３４と後述する機能を有する表示メモリ制御回
路３３とはメモリブロック３２の配置情報を表わすメモ
リブロック位置情報をやり取りする。また表示メモリ制
御回路３３と表示メモリ３１とは表示メモリアドレス３
５をやり取りする。一方マソピングメモリ３４及び表示
メモリ制御回路３３はシステムアドレス・々ス３８に接
続されており、またマツピングメモリ３４゜表示メモリ
制御回路３３．及び表示メモリ３１はシステムデータバ
ス３７に接続されている。
続したイメージ情報との関係を示す図及び表示メモリ３
１とメモリブロック３２との関係を示す図である。
１とメモリブロック３２との関係を示す図である。
第２図（ａ）及び（ｂ）を参照して、複数のファイルに
分割し、管理されている連続したイメージ情報２１の表
示しようとする部分は、実メモリが対応している表示メ
モリ３１に展開されている。第２図（ａ）において、イ
メージ情報２１は０で示し２表示メモリ３１の存在する
論理アドレスは１〜１６で示されている。表示メモリ３
１は、ＭＸＮ枚のメモリブロック３２から構成され、そ
の表示領域３１ａは１表示メモリ３１上の自由な位置で
選択できる。なお、メモリブロック３２は８表示メモリ
３１のアクセス転送の基本単位となるｍ Ｘ ｎドノド
のメモリ領域である。表示領域３１ａの周囲には、最低
１つのメモリゾロツク３２が配置されており１表示領域
３１ａのスクロールを行なった場合８表示メモリ３１の
書換えは、基本としては。
分割し、管理されている連続したイメージ情報２１の表
示しようとする部分は、実メモリが対応している表示メ
モリ３１に展開されている。第２図（ａ）において、イ
メージ情報２１は０で示し２表示メモリ３１の存在する
論理アドレスは１〜１６で示されている。表示メモリ３
１は、ＭＸＮ枚のメモリブロック３２から構成され、そ
の表示領域３１ａは１表示メモリ３１上の自由な位置で
選択できる。なお、メモリブロック３２は８表示メモリ
３１のアクセス転送の基本単位となるｍ Ｘ ｎドノド
のメモリ領域である。表示領域３１ａの周囲には、最低
１つのメモリゾロツク３２が配置されており１表示領域
３１ａのスクロールを行なった場合８表示メモリ３１の
書換えは、基本としては。
メモリブロック３２単位であるが、一般的には。
複数ブロックの書換えにて行なう。
第３図（ａ）〜（ｅ）は、複数のファイルに分割し、蓄
積されている地図情報等の連続したイメージ情報２１の
一部が２表示メモリ３１上に展開されている時、その表
示領域３］ａのスクロールとメモリブロック３２のアク
セスとの関係を示すものである。第３図（、）〜（ｅ）
を参照して、第３図（ａ）に実線矢印で示す方向に表示
領域３ ］、 ａをスクロールすると１表示メモリ３１
上の表示領域３１ａは、第液図（ｂ） 、 （ｃ） 、
及び（ｄ）に示すように順次移動する。
積されている地図情報等の連続したイメージ情報２１の
一部が２表示メモリ３１上に展開されている時、その表
示領域３］ａのスクロールとメモリブロック３２のアク
セスとの関係を示すものである。第３図（、）〜（ｅ）
を参照して、第３図（ａ）に実線矢印で示す方向に表示
領域３ ］、 ａをスクロールすると１表示メモリ３１
上の表示領域３１ａは、第液図（ｂ） 、 （ｃ） 、
及び（ｄ）に示すように順次移動する。
スクロールが進み１表示領域３１． ａが第゛ノ図（ｄ
）に示す状態になると１表示領域３１ａから離れた位置
にあるメモリブロック３２のデータは不要になる。即ち
、論理アドレス１ 、２ 、３ 、４ 、５ 。
）に示す状態になると１表示領域３１ａから離れた位置
にあるメモリブロック３２のデータは不要になる。即ち
、論理アドレス１ 、２ 、３ 、４ 、５ 。
９及び１３に対応するメモリブロック３２のデータは不
要となる。従って、スクロールが継続することを考慮し
、データが必要になるメモリブロック３２の位置に、空
いたメモリブロック３２を割り当て、この割り当てられ
たメモリブロックの位置に上記のデータが必要となるメ
モリブロック３２に対応するイメージデータ２１を転送
する。
要となる。従って、スクロールが継続することを考慮し
、データが必要になるメモリブロック３２の位置に、空
いたメモリブロック３２を割り当て、この割り当てられ
たメモリブロックの位置に上記のデータが必要となるメ
モリブロック３２に対応するイメージデータ２１を転送
する。
即ち、第３図（ｄ）に示す状態から第３図（ｅ）に示す
状態に空いたメモリブロック３２の配置交換を行カい、
データを転送する。表示メモリ３１のメモリブロック３
２の配置が第３図（ｅ）に示す状態となることによシ表
示領域３１ａの周囲にメモリブロック３２が存在し１次
のスクロールが可能になる。
状態に空いたメモリブロック３２の配置交換を行カい、
データを転送する。表示メモリ３１のメモリブロック３
２の配置が第３図（ｅ）に示す状態となることによシ表
示領域３１ａの周囲にメモリブロック３２が存在し１次
のスクロールが可能になる。
また、メモリブロック３２の配置交換を行なったため、
第３図（ｅ）に示すように論理アドレスが更新３３によ
ってマツピングメモリ３４の内容を書換えることにより
行う。
第３図（ｅ）に示すように論理アドレスが更新３３によ
ってマツピングメモリ３４の内容を書換えることにより
行う。
次にマツピングメモリについて説明する。マツピングメ
モリの内容を示す第４図（ａ）及び（ｂ）を参照して、
マツピングメモリ３４には、メモリブロック３２が表示
メモリ３１上で位置する論理アドレスの順番に、メモリ
ブロック３２の先頭アドレスが書込まれている。
モリの内容を示す第４図（ａ）及び（ｂ）を参照して、
マツピングメモリ３４には、メモリブロック３２が表示
メモリ３１上で位置する論理アドレスの順番に、メモリ
ブロック３２の先頭アドレスが書込まれている。
メモリブロック３２の実アドレス生成は、与えられた論
理アドレスに対して表示メモリ３１のブロック分割制御
を表示メモリ制御回路３３により行う。即ち２表示領域
３］ａのスクロールに伴うデータ転送の場合、データ転
送するメモリブロック３２の先頭アドレス（Ａ（添字省
略）で示す）がマツピングメモリ３４を参照することに
より求められる。メモリブロック３２内のアドレスは。
理アドレスに対して表示メモリ３１のブロック分割制御
を表示メモリ制御回路３３により行う。即ち２表示領域
３］ａのスクロールに伴うデータ転送の場合、データ転
送するメモリブロック３２の先頭アドレス（Ａ（添字省
略）で示す）がマツピングメモリ３４を参照することに
より求められる。メモリブロック３２内のアドレスは。
メモリブロック３２ごとに物理アドレスが連続となって
いるため、マツピングメモリ３４内のメモリブロック３
２の先頭アドレスを参照することにより、物理アドレス
が生成される。
いるため、マツピングメモリ３４内のメモリブロック３
２の先頭アドレスを参照することにより、物理アドレス
が生成される。
一方２表示データ３１の連送は、アクセスする位置の論
理アドレスから対応するメモリブロック３２を求め、マ
ツピングメモリ３４のメモリブロック３２の先頭アドレ
スを順次参照して、メモリブロック３２及び表示メモリ
３１のサイズ情報から表示メモリ３１の表示領域３］ａ
の物理アドレスを生成し、この物理アドレスに対応する
実メモリがアクセスされる。
理アドレスから対応するメモリブロック３２を求め、マ
ツピングメモリ３４のメモリブロック３２の先頭アドレ
スを順次参照して、メモリブロック３２及び表示メモリ
３１のサイズ情報から表示メモリ３１の表示領域３］ａ
の物理アドレスを生成し、この物理アドレスに対応する
実メモリがアクセスされる。
以上説明したように１本発明は表示メモリを複数のメモ
リブロックに分割し、メモリブロックの先頭アドレスを
制御することにより２表示領域のスクロール制御を高速
で簡単に行なうことが可能になる。
リブロックに分割し、メモリブロックの先頭アドレスを
制御することにより２表示領域のスクロール制御を高速
で簡単に行なうことが可能になる。
スクロールの制御は、マツピングメモリによってメモリ
ブロック単位に行なっているため、連続したイメージ情
報の一部を表示している様な場合。
ブロック単位に行なっているため、連続したイメージ情
報の一部を表示している様な場合。
表示メモリ領域外のスクロール制御に対し、必要とする
データをメモリブロック単位で、順次書換えることによ
り、高速なスクロール制御ができる。
データをメモリブロック単位で、順次書換えることによ
り、高速なスクロール制御ができる。
また９表示領域は、複数のメモリブロックにより構成さ
れるため、自由に分割することができ、また、メモリブ
ロックは、マツピングメモリによりその先頭アドレスが
管理されているため、物理メモリ上の自由な位置に設定
することができる。
れるため、自由に分割することができ、また、メモリブ
ロックは、マツピングメモリによりその先頭アドレスが
管理されているため、物理メモリ上の自由な位置に設定
することができる。
第１図は本発明によるスクロール表示制御方式の一実施
例の基本的構成を示す図、第グ図（ａ）及び（ｂ）はそ
れぞれ本発明によるスクロール表示制御方式による表示
メモリとイメージ情報との関係及び表示メモリとメモリ
ブロックとの関係を示す図。 第３図（ａ）〜（ｅ）は表示領域のスクロール制御とメ
モリブロックのアクセス転送との関係を示す図、第４図
（ａ）及び（ｈ）はメモリブロックとマツピングメモリ
の内容との関係を示す図である。 ２１・・・イメージ情報、３１・・・表示メモリ、３１
ａ・・・表示領域、３２・・・メモリブロック、３３・
・・表示メモリ制御回路、３４・・・マツピングメモリ
、３５代理人（７７８３）弁理士池田憲保 ｔ１ハＡ 、２１ 第２ 図 （Ｑ）表ホメモリ 第４図 （ｂ）マッビングメモリ
例の基本的構成を示す図、第グ図（ａ）及び（ｂ）はそ
れぞれ本発明によるスクロール表示制御方式による表示
メモリとイメージ情報との関係及び表示メモリとメモリ
ブロックとの関係を示す図。 第３図（ａ）〜（ｅ）は表示領域のスクロール制御とメ
モリブロックのアクセス転送との関係を示す図、第４図
（ａ）及び（ｈ）はメモリブロックとマツピングメモリ
の内容との関係を示す図である。 ２１・・・イメージ情報、３１・・・表示メモリ、３１
ａ・・・表示領域、３２・・・メモリブロック、３３・
・・表示メモリ制御回路、３４・・・マツピングメモリ
、３５代理人（７７８３）弁理士池田憲保 ｔ１ハＡ 、２１ 第２ 図 （Ｑ）表ホメモリ 第４図 （ｂ）マッビングメモリ
Claims (1)
- １、表示データのアクセス制御が行われる基本メモリ単
位であるメモリブロックが格子状に配置された表示メモ
リと、該表示メモリ上における前記メモリブロックの位
置情報を記憶するマッピングメモリと、該マッピングメ
モリの情報と前記表示メモリ及び前記メモリブロックの
サイズ情報から論理アドレスに対応して前記メモリブロ
ックの割当て制御と前記表示メモリの実アドレス生成と
を行う表示メモリ制御回路とを備えていることを特徴と
するスクロール表示制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203478A JP2531619B2 (ja) | 1985-09-17 | 1985-09-17 | スクロ−ル表示制御方式 |
| US06/908,432 US4920504A (en) | 1985-09-17 | 1986-09-17 | Display managing arrangement with a display memory divided into a matrix of memory blocks, each serving as a unit for display management |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203478A JP2531619B2 (ja) | 1985-09-17 | 1985-09-17 | スクロ−ル表示制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6263991A true JPS6263991A (ja) | 1987-03-20 |
| JP2531619B2 JP2531619B2 (ja) | 1996-09-04 |
Family
ID=16474808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60203478A Expired - Lifetime JP2531619B2 (ja) | 1985-09-17 | 1985-09-17 | スクロ−ル表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531619B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139689A (ja) * | 1989-10-25 | 1991-06-13 | Fujitsu Ten Ltd | 地図の表示装置 |
| JP4759687B2 (ja) * | 2002-10-16 | 2011-08-31 | トムソン ライセンシング | スクロール処理能力のあるディスプレイスクリーン |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118146A (en) * | 1980-02-22 | 1981-09-17 | Nec Corp | Crt display device |
| JPS57112780A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Divided screen display circuit in display device |
-
1985
- 1985-09-17 JP JP60203478A patent/JP2531619B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56118146A (en) * | 1980-02-22 | 1981-09-17 | Nec Corp | Crt display device |
| JPS57112780A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Divided screen display circuit in display device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139689A (ja) * | 1989-10-25 | 1991-06-13 | Fujitsu Ten Ltd | 地図の表示装置 |
| JP4759687B2 (ja) * | 2002-10-16 | 2011-08-31 | トムソン ライセンシング | スクロール処理能力のあるディスプレイスクリーン |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531619B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06180685A (ja) | マルチバンクフレームバッファランダムアクセスポートへ書込み、およびそれから読出すための装置および画素をマルチバンクフレームバッファへ書込む速度を向上させる方法 | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| EP0147542B1 (en) | A multiple window display system | |
| JPS6263991A (ja) | スクロ−ル表示制御方式 | |
| JP2892001B2 (ja) | 画像検策表示装置 | |
| JPS6184687A (ja) | グラフィックディスプレイ装置 | |
| JP2954589B2 (ja) | 情報処理装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS62178294A (ja) | デイスプレイ装置のスクリ−ン移動制御方式 | |
| JPS6067986A (ja) | 表示装置への表示デ−タ書き込み方法 | |
| JPS60173588A (ja) | マルチウインドウ表示処理方式 | |
| JPS62147482A (ja) | カ−ソル制御装置 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPS59210485A (ja) | ビデオｒａｍ制御回路 | |
| JPH0246956B2 (ja) | ||
| JPS62191883A (ja) | 文字表示制御装置 | |
| JPH04140795A (ja) | ディスプレイ制御装置 | |
| JPH05265440A (ja) | グラフィックディスプレイ表示装置 | |
| JPS5991486A (ja) | デイスプレイ装置 | |
| JPH03196375A (ja) | 画像メモリ | |
| JPS59229668A (ja) | 画像デ−タ処理装置 | |
| JPH0262591A (ja) | 表示データ記憶装置 | |
| JPS6159482A (ja) | 表示画面切換え制御方式 | |
| JPS63280381A (ja) | イメ−ジデ−タ表示制御方式 |